JP2005167005A - 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 - Google Patents

半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 Download PDF

Info

Publication number
JP2005167005A
JP2005167005A JP2003404593A JP2003404593A JP2005167005A JP 2005167005 A JP2005167005 A JP 2005167005A JP 2003404593 A JP2003404593 A JP 2003404593A JP 2003404593 A JP2003404593 A JP 2003404593A JP 2005167005 A JP2005167005 A JP 2005167005A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
lamp
preheating
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003404593A
Other languages
English (en)
Inventor
Koji Yamashita
幸司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003404593A priority Critical patent/JP2005167005A/ja
Publication of JP2005167005A publication Critical patent/JP2005167005A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 不純物の濃度プロファイルを動かすことなく、且つ、基板の機械的強度を低下させることなく、注入不純物を活性化させる。
【解決手段】 シリコン基板2上にゲート絶縁膜8を形成し、ゲート絶縁膜8上にゲート電極10を形成し、エクステンション領域14を形成する。ゲート電極10の側壁にサイドウォール16を形成した後、このサイドウォール16及びゲート電極10をマスクとして不純物を注入する。その後、予備加熱ランプ31を用いてシリコン基板2の表面から基板表層のみを予備加熱した後、フラッシュランプ32を用いてシリコン基板2の極表層を加熱することにより、注入不純物を活性化させ、ソース/ドレイン領域18を形成する。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に係り、特に不純物注入後に行われる半導体基板の熱処理方法及び熱処理を行う熱処理装置に関する。
LSIの微細化を実現するためには、ソース/ドレイン領域などの不純物拡散領域やゲート絶縁膜直下のチャネル領域などの機能領域を形成する際に、イオン注入およびその後の熱処理を最適化する必要がある。
例えば、ソース/ドレイン領域に求められる、不純物濃度が濃く、その分布が浅く、かつそれら不純物の活性化率が高いという要求を満たすため、低加速のイオン注入技術と共に、高温かつ短時間の熱処理技術が求められる。従来、この短時間熱処理を行うために、W(タングステン)ハロゲンランプを熱源とするRTA(Rapid Thermal Annealing)装置や、レーザを用いたアニール装置が使用されてきた。
しかし、上記RTA装置は昇降温速度が遅く、かつ、基板に加える熱量が大きいため、ゲート長が100nm以下の微細なLSIでは、注入した不純物の拡散が起こってしまい、必要な深さのPN接合を形成できないという問題があった。一方、レーザを用いたアニール装置では、レーザに対する吸収係数が大きい材料からなるパターンが揮発してしまうという問題があった。
これらの問題を解決するため、WランプのRTAよりさらに急峻な昇降温度特性を有し、レーザよりもシリコンへの加熱分布や強度制御に優れるXe(キセノン)などのガスプラズマによるフラッシュランプを熱源としたフラッシュランプアニール装置が提案されている(例えば、特許文献1参照)。
特開2003−7633号公報(第3頁、図1)
しかしながら、従来のフラッシュランプアニール装置では、ホットプレート等の加熱部を用いた抵抗加熱法や、ハロゲンランプ等を用いたランプ加熱法により、基板裏面方向から基板の予備加熱を行っていた。このため、フラッシュランプ点灯前に、基板全体が予備加熱されていた。例えば、予備加熱温度が400℃以上になると基板の機械的強度が低下し、予備加熱後のフラッシュランプ点灯により結晶欠陥やウエハ割れが発生してしまうという問題があった。さらに、抵抗加熱法により予備加熱する場合には、基板裏面と加熱部とが接触しないと面内温度分布が均一にならないため、基板に反りなどがあると面内温度分布が不均一になってしまい、ウエハ割れが更に発生しやすくなるという問題があった。
また、300mm以上のウエハの大口径化が進むと、前述した非常に急速な昇降温熱処理の繰り返しにより発生する熱ストレスは、結晶欠陥やウエハ割れの原因となり、デバイス特性やチップ歩留まりに大きく影響する。
本発明は、上記従来の課題を解決するためになされたもので、不純物の濃度プロファイルを動かすことなく、且つ、基板の機械的強度を低下させることなく、注入不純物を活性化させることを目的とする。
本発明に係る半導体基板の熱処理方法は、予備加熱ランプを1秒以下の時間点灯させて、不純物が注入された半導体基板を予備加熱する工程と、
フラッシュランプを0.01秒以下の時間点灯させて、前記予備加熱された半導体基板を加熱する工程と、
を含むことを特徴とするものである。
本発明に係る半導体基板の熱処理方法は、予備加熱ランプを点灯させて、不純物が注入された半導体基板の表層のみを予備加熱する工程と、
フラッシュランプを点灯させて、前記予備加熱された半導体基板の表層のうち、前記半導体基板の表面に近い極表層のみを加熱する工程と、
を含むことを特徴とするものである。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板内に不純物を注入する工程と、
前記不純物を注入した後、予備加熱ランプを1秒以下の時間点灯させて、前記半導体基板を予備加熱する工程と、
フラッシュランプを0.01秒以下の時間点灯させて、前記予備加熱された半導体基板を加熱して前記注入された不純物を活性化させる工程と、
を含むことを特徴とするものである。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板内に不純物を注入する工程と、
前記不純物を注入した後、予備加熱ランプを点灯させて、前記半導体基板の表層のみを予備加熱する工程と、
フラッシュランプを点灯させて、前記予備加熱された半導体基板の表層のうち、前記半導体基板の表面に近い極表層のみを加熱して前記注入された不純物を活性化させる工程と、
を含むことを特徴とするものである。
本発明に係る半導体装置の製造方法において、前記予備加熱ランプにより前記半導体基板の表面から基板深さ方向に4μm以内の領域を予備加熱し、前記フラッシュランプにより前記半導体基板の表面から基板深さ方向に2μm以内の領域を加熱することが好適である。
本発明に係る熱処理装置は、半導体基板の熱処理を行う熱処理装置であって、
処理室内に前記半導体基板を保持する保持部と、
前記保持された半導体基板の表面と対向して配置され、前記半導体基板の表層を予備加熱するための予備加熱ランプと、
前記保持された半導体基板の表面と対向して配置され、前記予備加熱された半導体基板の極表層を加熱するためのフラッシュランプと、
を備えたことを特徴とするものである。
本発明に係る熱処理装置において、前記保持部は、前記処理室内に前記半導体基板を垂直に保持し、
前記予備加熱ランプ及び前記フラッシュランプは、前記垂直に保持された半導体基板の表面と対向して配置されたことが好適である。
本発明に係る熱処理装置において、前記予備加熱ランプ及び前記フラッシュランプに対して複数の半導体基板の表面がそれぞれ対向するように、該複数の半導体基板を前記処理室内に保持することが好適である。
本発明は以上説明したように、基板表層のみを加熱することにより、不純物の濃度プロファイルを動かすことなく、且つ、基板の機械的強度を低下させることなく、注入不純物を活性化させることができる。
実施の形態1.
図1は、本発明の実施の形態1による半導体装置の製造方法を説明する工程断面図である。詳細には、MOSトランジスタの形成方法を説明する断面図である。
先ず、図1(a)に示すように、半導体基板としての導電型のシリコン基板2内に、不純物の注入及び熱処理によりウェル領域4を形成する。ここで、不純物は、所望の導電型の不純物拡散層を形成するために注入されるIn、P、As、B等である(後述するエクステンション領域14及びソース/ドレイン領域18の形成についても同様)。そして、シリコン基板2の素子分離領域に、STI(shallow trench isolation)法により素子分離構造6を形成する。
次に、図1(b)に示すように、シリコン基板2上にゲート絶縁膜8を形成する。ここで、ゲート絶縁膜8としては、シリコン酸化膜若しくはシリコン酸窒化膜、又は金属酸化物膜や金属シリケート膜のような高誘電体膜、又はそれらの積層膜を用いることができる。
そして、ゲート絶縁膜8上に、ポリシリコン膜からなるゲート電極10を形成する。ゲート電極10の材料としては、ポリシリコン膜以外に、タングステンやシリコンゲルマニウム膜のような金属膜、タングステンシリサイドのような金属シリサイド膜、又はそれらの積層膜を用いることができる。
その後、ゲート電極10の側壁にシリコン酸化膜12を熱酸化法により形成する。さらに、ゲート電極10をマスクとしてシリコン基板2内に不純物を低濃度で注入し、熱処理による不純物の活性化を行う。これにより、ゲート絶縁膜8直下のチャネル領域を挟んでエクステンション領域14が形成される。
次に、図1(c)に示すように、シリコン基板2全体にシリコン窒化膜を形成した後、該シリコン窒化膜を異方性ドライエッチングする。これにより、ゲート電極10の側壁にシリコン窒化膜からなるサイドウォール16が形成される。なお、シリコン酸化膜12によりゲート電極10とサイドウォール16との密着性が高くなる。
次に、図1(d)に示すように、ゲート電極10及びサイドウォール16をマスクとしてシリコン基板2内に不純物を高濃度且つ所望のプロファイルで注入する。そして、以下に詳述するように、予備加熱ランプ31とフラッシュランプ32とを有するランプユニット30を用いてシリコン基板2の熱処理を行うことにより、シリコン基板2内に注入された不純物を活性化させる。
先ず、予備加熱ランプ31を点灯させてランプ光を照射し、シリコン基板2の表層のみを150℃〜750℃程度の温度に予備加熱する。ここで、シリコン基板2の表層とは、シリコン基板2の表面から基板深さ方向に4μm以内の領域をいう。予備加熱ランプ31の点灯時間は、半値幅で1秒以下の短時間とすることが好適である。通常のRTP(Rapid Thermal Process)用ランプでは、半値全幅(FWHM:Full Width at Half Maximum)で1秒以下の点灯は難しい。上記シリコン基板2の表層が所定の温度に達すると、予備加熱ランプ31を消灯する。
予備加熱ランプ31の点灯中若しくは消灯直後に、フラッシュランプ32を点灯させてランプ光を照射し、予備加熱されたシリコン基板2の表層のうち、シリコン基板2表面に近い極表層のみを750℃〜1350℃程度の温度に加熱する。予備加熱ランプ31消灯直後にフラッシュランプ32を点灯させる場合、予備加熱された基板温度が低下する前にフラッシュランプ32を点灯させる。ここで、シリコン基板2の極表層とは、シリコン基板2の表面から基板深さ方向に2μm以内の領域をいう。フラッシュランプ32の点灯時間は、半値幅で0.01秒以下の極短時間とすることが好適である。基板表面温度が上昇してから降温するまでに5.0msec程度要するためである。
なお、予備加熱ランプ31により予備加熱される領域と、フラッシュランプ32により加熱される領域とが一致してもよい。シリコン基板2周囲をヘリウム、アルゴン、窒素、酸素等の雰囲気にした後に、予備加熱ランプ31を点灯させてもよい。また、1Pa以下の減圧状態で、熱処理を行ってもよい。
また、ランプユニット30とシリコン基板2との間に光学フィルタを配置して、熱処理を行ってもよい。
図2は、不純物活性時における半導体基板の温度分布を示す概念図である。図2に示すように、予備加熱ランプ31によりシリコン基板2の表層21が予備加熱され、フラッシュランプ32によりシリコン基板2の極表層22が加熱されている。予備加熱ランプ31による加熱領域である基板表層21と、フラッシュランプ32による加熱領域である基板極表層22については、上述した通りである。このように、不純物活性時にシリコン基板2全体が加熱されず、シリコン基板2の素子形成面領域の表面近傍のみが急速に加熱(その後、冷却)される。
上述した熱処理により、図1(d)に示すように、エクステンション14と接続するソース/ドレイン領域18が形成される。
以上説明したように、本実施の形態1では、不純物注入後にシリコン基板2を熱処理する際、予備加熱ランプ31によりシリコン基板2の表面から基板表層のみを予備加熱した後、フラッシュランプ32によりシリコン基板2の極表層を加熱するようにした。よって、不純物の濃度プロファイルを動かすことなく、且つ、基板の機械的強度を低下させることなく、注入不純物を活性化させることができる。これにより、半導体装置の信頼性を向上させることができる。
なお、ランプ31,32を用いた熱処理は、ソース/ドレイン領域18形成以外に、ウェル領域4やエクステンション領域14の形成にも適用することができる。
実施の形態2.
図3は、本発明の実施の形態2による熱処理装置を説明するための図である。図3に示す熱処理装置は、前述した実施の形態1における熱処理を行うための装置である。
図3に示すように、処理室33内に、クリップ等の保持部34によりシリコン基板2が水平に保持されている。シリコン基板2の表面と対向して予備加熱ランプ31とフラッシュランプ32とを有するランプユニット30が水平に配置されている。
図4は、図3に示したランプユニットにおける予備加熱ランプとフラッシュランプの配置状態を示す平面図である。図4(a)に示すように、ランプユニット30において棒状の予備加熱ランプ31と棒状のフラッシュランプ32とを交互に(縞状に)配置してもよく、図4(b)に示すように、ランプユニット30において予備加熱ランプ31とフラッシュランプ32とを格子状に配置してもよい。また、図示しないが、予備加熱ランプ31とフラッシュランプ32を蜂の巣状に配置してもよい。すなわち、ランプユニット30において、2種類のランプ31,32が規則的に配置されている。
なお、ランプユニット30は必ずしも処理室33内に配置する必要はなく、処理室33の壁面でランプ光が照射される部分に光透過性を持たせておけば(例えば、石英ガラス窓を設ける等の方法によって)、処理室33の外部に配置してもよい。
フラッシュランプ32としては、発光波長が紫外領域であり、かつ、波長の広がりが1μm以下であるインコヒーレントな光を発するフラッシュランプであって、例えば、キセノンランプ、キセノン−水銀ランプ、クリプトンランプ、クリプトン−水銀ランプ、キセノン−クリプトンランプ、キセノン−クリプトン−水銀ランプ、メタルハイドライドランプ等を用いることができる。また、予備加熱ランプ31としては、上記フラッシュランプ32として用いられるランプや、発光波長が赤外領域にあるハロゲンランプを用いることができる。予備加熱ランプ31とフラッシュランプ32とが例えばキセノンランプである場合には、フラッシュランプ32よりも予備加熱ランプ31の照射エネルギーを小さくすることが好適である。
また、処理室33の対向する壁面には、ヘリウム、アルゴン、窒素、酸素等の雰囲気ガスを処理室33内に導入するガス導入部35と、該雰囲気ガスを処理室33から排出するガス排出部36とが設けられている。また、ガス排出部36により、処理室33内を1Pa以下の減圧状態にすることができる。
本実施の形態2による熱処理装置は、予備加熱ランプ31がシリコン基板2の表面側に配置されている。すなわち、ランプユニット30とシリコン基板2表面とが対向配置されている。このため、予備加熱ランプ31を用いてシリコン基板2表面からシリコン基板2の予備加熱を行うことができる。よって、シリコン基板2全体を予備加熱する必要がないため、基板の機械的強度の低下を抑制することができ、ウェハ割れの発生を防止することができる。
実施の形態3.
図5は、本発明の実施の形態3による熱処理装置を説明するための図である。図5に示す熱処理装置は、前述した実施の形態1における熱処理を行うための装置である。
図5に示すように、本実施の形態3においては、シリコン基板2を垂直に保持するようにし、さらにシリコン基板2の表面と対向するようにランプユニット30が垂直に配置されている。なお、ランプユニット30内の予備加熱ランプ31及びフラッシュランプ32並びにそれらの配置については実施の形態2と同様であるので説明を省略する。
また、処理室33の上面にはガス導入部35が設けられ、該上面と対向する処理室底面にはガス排気部36が設けられている。なお、ガス導入部35及びガス排気部36は、処理室33の対向する壁面に設けてもよい。
本実施の形態3による熱処理装置においても、ランプユニット30とシリコン基板2表面とが対向配置されているため、シリコン基板2の予備加熱を基板表面から行うことができる。よって、シリコン基板2全体を予備加熱する必要がないため、基板の機械的強度の低下を抑制することができ、ウェハ割れの発生を防止することができる。
さらに、本実施の形態3による熱処理装置では、シリコン基板2を垂直に保持した状態で、熱処理を行っている。これにより、シリコン基板2の自重によるシリコン基板2裏面へのストレスを緩和することができ、基板の機械的強度の低下を更に抑制することができる。
次に、実施の形態3の変形例について説明する。
図6は、本発明の実施の形態3の変形例を説明するための断面図である。
図6に示すように、本変形例は、上述した実施の形態3において、複数のシリコン基板2を垂直に保持し、各シリコン基板2の表面がランプユニット30に対向するようにした。図6は、ランプユニット30を介して2枚のシリコン基板2をその表面が対向するように配置した状態を示している。3枚以上のシリコン基板3を配置する場合には、ランプユニット30におけるランプ31,32の配置を蜂の巣状にすればよい。このようにランプユニット30を処理室33の中心に配置し、その周辺にシリコン基板2を垂直保持することにより、ランプユニット30の周囲のスペースを有効活用することができる。
本変形例によれば、実施の形態3で得られた効果に加え、複数枚のシリコン基板2の熱処理を同時に行うことができるためスループットが向上するという効果が得られる。
本発明の実施の形態1による半導体装置の製造方法を説明する工程断面図である。 不純物活性時における半導体基板の温度分布を示す概念図である。 本発明の実施の形態2による熱処理装置を説明するための断面図である。 図3に示したランプユニットにおける予備加熱ランプとフラッシュランプの配置状態を示す平面図である。 本発明の実施の形態3による熱処理装置を説明するための断面図である。 本発明の実施の形態3の変形例を説明するための断面図である。
符号の説明
2 半導体基板(シリコン基板)
4 ウェル領域
6 素子分離
8 ゲート絶縁膜
10 ゲート電極
12 シリコン酸化膜
14 エクステンション領域
16 サイドウォール
18 ソース/ドレイン領域
21 表層
22 極表層
30 ランプユニット
31 予備加熱ランプ
32 フラッシュランプ
33 処理室
34 保持部
35 ガス導入部
36 ガス排出部

Claims (8)

  1. 予備加熱ランプを1秒以下の時間点灯させて、不純物が注入された半導体基板を予備加熱する工程と、
    フラッシュランプを0.01秒以下の時間点灯させて、前記予備加熱された半導体基板を加熱する工程と、
    を含むことを特徴とする半導体基板の熱処理方法。
  2. 予備加熱ランプを点灯させて、不純物が注入された半導体基板の表層のみを予備加熱する工程と、
    フラッシュランプを点灯させて、前記予備加熱された半導体基板の表層のうち、前記半導体基板の表面に近い極表層のみを加熱する工程と、
    を含むことを特徴とする半導体基板の熱処理方法。
  3. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記半導体基板内に不純物を注入する工程と、
    前記不純物を注入した後、予備加熱ランプを1秒以下の時間点灯させて、前記半導体基板を予備加熱する工程と、
    フラッシュランプを0.01秒以下の時間点灯させて、前記予備加熱された半導体基板を加熱して前記注入された不純物を活性化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 半導体基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記半導体基板内に不純物を注入する工程と、
    前記不純物を注入した後、予備加熱ランプを点灯させて、前記半導体基板の表層のみを予備加熱する工程と、
    フラッシュランプを点灯させて、前記予備加熱された半導体基板の表層のうち、前記半導体基板の表面に近い極表層のみを加熱して前記注入された不純物を活性化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、
    前記予備加熱ランプにより前記半導体基板の表面から基板深さ方向に4μm以内の領域を予備加熱し、
    前記フラッシュランプにより前記半導体基板の表面から基板深さ方向に2μm以内の領域を加熱することを特徴とする半導体装置の製造方法。
  6. 半導体基板の熱処理を行う熱処理装置であって、
    処理室内に前記半導体基板を保持する保持部と、
    前記保持された半導体基板の表面と対向して配置され、前記半導体基板の表層を予備加熱するための予備加熱ランプと、
    前記保持された半導体基板の表面と対向して配置され、前記予備加熱された半導体基板の極表層を加熱するためのフラッシュランプと、
    を備えたことを特徴とする熱処理装置。
  7. 請求項6に記載の熱処理装置において、
    前記保持部は、前記処理室内に前記半導体基板を垂直に保持し、
    前記予備加熱ランプ及び前記フラッシュランプは、前記垂直に保持された半導体基板の表面と対向して配置されたことを特徴とする熱処理装置。
  8. 請求項7に記載の熱処理装置において、
    前記予備加熱ランプ及び前記フラッシュランプに対して複数の半導体基板の表面がそれぞれ対向するように、該複数の半導体基板を前記処理室内に保持することを特徴とする熱処理装置。
JP2003404593A 2003-12-03 2003-12-03 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 Withdrawn JP2005167005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404593A JP2005167005A (ja) 2003-12-03 2003-12-03 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404593A JP2005167005A (ja) 2003-12-03 2003-12-03 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置

Publications (1)

Publication Number Publication Date
JP2005167005A true JP2005167005A (ja) 2005-06-23

Family

ID=34727545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404593A Withdrawn JP2005167005A (ja) 2003-12-03 2003-12-03 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置

Country Status (1)

Country Link
JP (1) JP2005167005A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置
JP2008198674A (ja) * 2007-02-09 2008-08-28 Dainippon Screen Mfg Co Ltd 熱処理装置
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2010141103A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 半導体装置の製造方法および熱処理装置
JP2012054598A (ja) * 2011-11-07 2012-03-15 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2012054599A (ja) * 2011-11-07 2012-03-15 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2012064959A (ja) * 2011-11-07 2012-03-29 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2014007413A (ja) * 2013-08-19 2014-01-16 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2015057842A (ja) * 2007-05-01 2015-03-26 マトソン テクノロジー、インコーポレイテッド 照射パルス熱処理方法および装置
JP2015159326A (ja) * 2015-05-01 2015-09-03 株式会社Screenホールディングス 熱処理方法
CN110010448A (zh) * 2014-09-12 2019-07-12 株式会社思可林集团 热处理方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置
US8513574B2 (en) 2007-02-09 2013-08-20 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus emitting flash of light
JP2008198674A (ja) * 2007-02-09 2008-08-28 Dainippon Screen Mfg Co Ltd 熱処理装置
US10541150B2 (en) 2007-02-09 2020-01-21 SCREEN Holdings Co., Ltd. Heat treatment apparatus emitting flash of light
US9437456B2 (en) 2007-02-09 2016-09-06 SCREEN Holdings Co., Ltd. Heat treatment apparatus emitting flash of light
US8686320B2 (en) 2007-02-09 2014-04-01 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus emitting flash of light
US8592727B2 (en) 2007-02-09 2013-11-26 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus emitting flash of light
JP2015057842A (ja) * 2007-05-01 2015-03-26 マトソン テクノロジー、インコーポレイテッド 照射パルス熱処理方法および装置
JP2008277599A (ja) * 2007-05-01 2008-11-13 Ihi Corp レーザアニール方法及びレーザアニール装置
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2010141103A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 半導体装置の製造方法および熱処理装置
JP2012064959A (ja) * 2011-11-07 2012-03-29 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2012054599A (ja) * 2011-11-07 2012-03-15 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2012054598A (ja) * 2011-11-07 2012-03-15 Dainippon Screen Mfg Co Ltd 熱処理方法
JP2014007413A (ja) * 2013-08-19 2014-01-16 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
CN110010448A (zh) * 2014-09-12 2019-07-12 株式会社思可林集团 热处理方法
CN110010448B (zh) * 2014-09-12 2023-04-25 株式会社思可林集团 热处理方法
JP2015159326A (ja) * 2015-05-01 2015-09-03 株式会社Screenホールディングス 熱処理方法

Similar Documents

Publication Publication Date Title
JP4874830B2 (ja) 半導体装置の製造方法
US8558291B2 (en) Apparatus for annealing, method for annealing, and method for manufacturing a semiconductor device
JP3910603B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
JP5297323B2 (ja) 半導体装置の製造方法
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
JP2005011891A (ja) 半導体装置及び半導体装置の製造方法
JP2006351871A (ja) 熱処理装置、熱処理方法および半導体装置の製造方法
US7759259B2 (en) Method of manufacturing semiconductor device
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2005072045A (ja) 半導体装置およびその製造方法
JP2002246328A (ja) 熱処理方法、熱処理装置及び半導体装置の製造方法
JP2010141103A (ja) 半導体装置の製造方法および熱処理装置
JP2009094404A (ja) 熱処理方法及び熱処理装置
JP5132695B2 (ja) 半導体装置の製造方法
JP4869130B2 (ja) 半導体装置の製造方法
JP2002124483A (ja) 熱処理装置およびそれを用いた熱処理方法と成膜方法
JP2012064948A (ja) 半導体装置の製造方法
JP2008294397A (ja) 半導体装置の製造方法
JP2663523B2 (ja) 半導体酸化薄膜の形成方法
JP2006261695A (ja) 半導体装置の製造方法
JPH0963980A (ja) 半導体集積回路装置の製造方法および製造装置
JP2005079110A (ja) 半導体装置およびその製造方法
JPH07335884A (ja) サイドウォールスペーサの形成方法
JP2010118516A (ja) 薄膜形成方法、及び薄膜形成装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20050512

Free format text: JAPANESE INTERMEDIATE CODE: A711

A621 Written request for application examination

Effective date: 20060821

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20090714

Free format text: JAPANESE INTERMEDIATE CODE: A761