JP5297323B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5297323B2 JP5297323B2 JP2009228924A JP2009228924A JP5297323B2 JP 5297323 B2 JP5297323 B2 JP 5297323B2 JP 2009228924 A JP2009228924 A JP 2009228924A JP 2009228924 A JP2009228924 A JP 2009228924A JP 5297323 B2 JP5297323 B2 JP 5297323B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- annealing
- silicon substrate
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 83
- 238000005468 ion implantation Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 14
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 238000013021 overheating Methods 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 238000009792 diffusion process Methods 0.000 description 45
- 239000010410 layer Substances 0.000 description 38
- 239000012535 impurity Substances 0.000 description 37
- 230000007547 defect Effects 0.000 description 27
- 239000013078 crystal Substances 0.000 description 26
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置の製造方法に係り、特に不純物拡散層の形成方法に関する。
大規模集積回路（ＬＳＩ）を高性能化するために、ＬＳＩを構成する素子の微細化が推
進されてきた。素子の微細化には、不純物拡散層の面積を縮小するだけでなく、不純物拡
散層を浅く形成する必要がある。不純物拡散層を浅く形成するためには、不純物イオンを
注入するイオン注入法、及びイオン注入により半導体基板に注入された不純物イオンの活
性化及びイオン注入により半導体基板に形成された結晶欠陥の回復をさせるための熱処理
（アニール）法を最適化することが重要である。
進されてきた。素子の微細化には、不純物拡散層の面積を縮小するだけでなく、不純物拡
散層を浅く形成する必要がある。不純物拡散層を浅く形成するためには、不純物イオンを
注入するイオン注入法、及びイオン注入により半導体基板に注入された不純物イオンの活
性化及びイオン注入により半導体基板に形成された結晶欠陥の回復をさせるための熱処理
（アニール）法を最適化することが重要である。
従来、アニール法として、ハロゲンランプを用いたＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）が用いられてきた。しかし、半導体基板に注入される不純物イオン（
例えば、ボロン（Ｂ）イオン、リン（Ｐ）イオン、砒素（Ａｓ）イオン等）は、半導体基
板（例えば、シリコン（Ｓｉ）基板）中での拡散係数が大きいため、ＲＴＡでは不純物イ
オンの拡散が生じ、浅い不純物拡散層を形成することは困難である。また、不純物イオン
の拡散を抑制するために、アニール温度を下げることも可能であるが、アニール温度を下
げることにより不純物の活性化率が低下し、不純物拡散層の電気抵抗が増大するという問
題が生じる。このように、従来のハロゲンランプを用いたＲＴＡ処理では、低抵抗かつ浅
い（深さ２０ｎｍ以下）不純物拡散層を形成することが困難であった。
ｌ Ａｎｎｅａｌ）が用いられてきた。しかし、半導体基板に注入される不純物イオン（
例えば、ボロン（Ｂ）イオン、リン（Ｐ）イオン、砒素（Ａｓ）イオン等）は、半導体基
板（例えば、シリコン（Ｓｉ）基板）中での拡散係数が大きいため、ＲＴＡでは不純物イ
オンの拡散が生じ、浅い不純物拡散層を形成することは困難である。また、不純物イオン
の拡散を抑制するために、アニール温度を下げることも可能であるが、アニール温度を下
げることにより不純物の活性化率が低下し、不純物拡散層の電気抵抗が増大するという問
題が生じる。このように、従来のハロゲンランプを用いたＲＴＡ処理では、低抵抗かつ浅
い（深さ２０ｎｍ以下）不純物拡散層を形成することが困難であった。
これに対し、近年、低抵抗かつ浅い不純物拡散層を形成することを可能にする技術とし
て、キセノン（Ｘｅ）等の希ガスが封入されたフラッシュランプによるアニール法（以下
、フラッシュランプアニール）、及びＣＯ２レーザー等によるアニール法（以下、レーザ
ーアニール）が検討されている。フラッシュランプアニール及びレーザーアニールは、ミ
リ秒オーダーの超短時間のアニール（以下、ＭＳＡ（Ｍｉｌｌｉｓｅｃｏｎｄ Ａｎｎｅ
ａｌ））であり、超短時間かつ高温のアニールであるために、不純物イオンの抑制と、不
純物イオンの高活性率化を両立でき、低抵抗かつ浅い拡散層の形成が可能となる（例えば
、特許文献１参照）。ＭＳＡでは、短時間で半導体基板を高温にアニールするため、アニ
ール前に半導体基板を予備過熱する必要があり、例えば、ハロゲンランプで予備過熱後、
フラッシュランプアニールする（例えば、特許文献１参照。）。このように、ＭＳＡでは
、低抵抗かつ浅い不純物拡散層の形成が可能であるが、アニール時間が超端時間であるた
め、イオン注入の際に半導体基板に形成された結晶欠陥を十分に回復することができない
おそれがある。結晶欠陥が十分に回復しない場合、結晶欠陥を介して電流が流れる、所謂
ジャンクションリークにより、消費電力の増大、トランジスタのオン・オフ動作がしない
等の問題が発生する可能性がある。
て、キセノン（Ｘｅ）等の希ガスが封入されたフラッシュランプによるアニール法（以下
、フラッシュランプアニール）、及びＣＯ２レーザー等によるアニール法（以下、レーザ
ーアニール）が検討されている。フラッシュランプアニール及びレーザーアニールは、ミ
リ秒オーダーの超短時間のアニール（以下、ＭＳＡ（Ｍｉｌｌｉｓｅｃｏｎｄ Ａｎｎｅ
ａｌ））であり、超短時間かつ高温のアニールであるために、不純物イオンの抑制と、不
純物イオンの高活性率化を両立でき、低抵抗かつ浅い拡散層の形成が可能となる（例えば
、特許文献１参照）。ＭＳＡでは、短時間で半導体基板を高温にアニールするため、アニ
ール前に半導体基板を予備過熱する必要があり、例えば、ハロゲンランプで予備過熱後、
フラッシュランプアニールする（例えば、特許文献１参照。）。このように、ＭＳＡでは
、低抵抗かつ浅い不純物拡散層の形成が可能であるが、アニール時間が超端時間であるた
め、イオン注入の際に半導体基板に形成された結晶欠陥を十分に回復することができない
おそれがある。結晶欠陥が十分に回復しない場合、結晶欠陥を介して電流が流れる、所謂
ジャンクションリークにより、消費電力の増大、トランジスタのオン・オフ動作がしない
等の問題が発生する可能性がある。
これに対して、特許文献２に開示されているように、フラッシュランプアニールとスパ
イクＲＴＡを組み合わせることにより、フラッシュランプアニールにより不純物イオンの
活性化を行い、スパイクＲＴＡにより半導体基板に形成された結晶欠陥回復を行うことが
可能である。しかし、スパイクＲＴＡにより結晶欠陥を回復させるには、半導体基板温度
を比較的高温（例えば、１０００℃以上）にする必要があるため、半導体基板に注入され
た不純物イオンが拡散してしまい、浅い不純物拡散層を形成することが困難である。
イクＲＴＡを組み合わせることにより、フラッシュランプアニールにより不純物イオンの
活性化を行い、スパイクＲＴＡにより半導体基板に形成された結晶欠陥回復を行うことが
可能である。しかし、スパイクＲＴＡにより結晶欠陥を回復させるには、半導体基板温度
を比較的高温（例えば、１０００℃以上）にする必要があるため、半導体基板に注入され
た不純物イオンが拡散してしまい、浅い不純物拡散層を形成することが困難である。
本発明は、所望の極浅拡散層を形成することが可能な半導体製造方法を提供することを
目的とする。
目的とする。
本発明の一態様の半導体装置の製造方法は、半導体基板にイオン注入するイオン注入工程と、前記イオン注入工程の後に、前記半導体基板にマイクロ波を照射して前記半導体基板の基板温度を６００℃以下で処理するマイクロ波照射工程と、前記マイクロ波照射工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒以下のパルス幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、を備えることを特徴とする。
本発明は、所望の極浅拡散層を形成することが可能な半導体製造方法を提供することが
可能である。
可能である。
以下、本発明の実施例について図面を参照して説明する。
本発明の実施例１に係る半導体装置の製造方法について、図１を参照して説明する。図
１は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である
。
１は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である
。
以下、本発明の実施例１に半導体装置の製造方法を用いて、ＭＯＳ（Ｍｅｔａｌ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの拡散層を形成する方法について説
明する。
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの拡散層を形成する方法について説
明する。
まず、図１Ａに示すように、既知の方法により、シリコン基板１の主表面に素子分離領
域２を形成した後、既知のイオン注入技術により、シリコン基板１の主面にウェル拡散層
領域３を形成する。次いで、既知の方法により、ウェル拡散層領域３上にゲート絶縁膜４
及び多結晶シリコンなどからなるゲート電極５を形成する。
域２を形成した後、既知のイオン注入技術により、シリコン基板１の主面にウェル拡散層
領域３を形成する。次いで、既知の方法により、ウェル拡散層領域３上にゲート絶縁膜４
及び多結晶シリコンなどからなるゲート電極５を形成する。
次に、図１Ｂに示すように、既知のイオン注入技術により、ゲート電極５をマスクとし
てシリコン基板１の主面にイオン注入を行うことにより、トランジスタのソース・ドレイ
ン・エクステンション領域となる比較的浅いイオン注入領域６を形成する。このとき、浅
いイオン注入領域６には、イオン注入により、結晶欠陥が形成される。
てシリコン基板１の主面にイオン注入を行うことにより、トランジスタのソース・ドレイ
ン・エクステンション領域となる比較的浅いイオン注入領域６を形成する。このとき、浅
いイオン注入領域６には、イオン注入により、結晶欠陥が形成される。
次に、図１Ｃに示すように、シリコン基板１の主面全面にシリコン酸化膜などを堆積し
た後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等により、シリコン酸化
膜をエッチバックすることにより、ゲート側壁絶縁膜７を形成する。次いで、ゲート電極
５及びゲート側壁絶縁膜７をマスクとして、既知のイオン注入技術により、トランジスタ
のソース・ドレイン・コンタクト領域となる比較的深いイオン注入領域８を形成する。こ
のとき、深いイオン注入領域８には、イオン注入により、結晶欠陥が形成される。
た後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法等により、シリコン酸化
膜をエッチバックすることにより、ゲート側壁絶縁膜７を形成する。次いで、ゲート電極
５及びゲート側壁絶縁膜７をマスクとして、既知のイオン注入技術により、トランジスタ
のソース・ドレイン・コンタクト領域となる比較的深いイオン注入領域８を形成する。こ
のとき、深いイオン注入領域８には、イオン注入により、結晶欠陥が形成される。
次に、図１Ｄに示すように、シリコン基板１の全面にマイクロ波を照射することにより
シリコン基板１のアニールを実施する（以下、「マイクロ波アニール」と称する）。照射
するマイクロ波の周波数は３ＧＨｚ〜３ＴＨｚの範囲であり、例えば、５．８ＧＨｚ程度
の周波数を用いる。シリコン基板１にマイクロ波を照射することにより、シリコン基板１
の温度を６００℃以下、例えば、５００℃程度となるようにアニールする。マイクロ波ア
ニールでは、数分間アニールを行うため、シリコン基板１の表面裏面の温度はほぼ均一と
なる。シリコン基板１の表面又は裏面の温度は、非接触の放射温度計により測定可能であ
る。このように、シリコン基板１にマイクロ波を照射することにより、浅いイオン注入領
域６と、深いイオン注入領域８に形成された結晶欠陥を回復させることが可能である。
シリコン基板１のアニールを実施する（以下、「マイクロ波アニール」と称する）。照射
するマイクロ波の周波数は３ＧＨｚ〜３ＴＨｚの範囲であり、例えば、５．８ＧＨｚ程度
の周波数を用いる。シリコン基板１にマイクロ波を照射することにより、シリコン基板１
の温度を６００℃以下、例えば、５００℃程度となるようにアニールする。マイクロ波ア
ニールでは、数分間アニールを行うため、シリコン基板１の表面裏面の温度はほぼ均一と
なる。シリコン基板１の表面又は裏面の温度は、非接触の放射温度計により測定可能であ
る。このように、シリコン基板１にマイクロ波を照射することにより、浅いイオン注入領
域６と、深いイオン注入領域８に形成された結晶欠陥を回復させることが可能である。
ここで、結晶欠陥を回復するためにマイクロ波アニールを用いる利点について説明する
。上述のように、マイクロ波アニールを、シリコン基板１のイオン注入領域（浅いイオン
注入領域６及び深いイオン注入領域８）に形成された結晶欠陥を回復するために用いられ
る。結晶欠陥は、主に、イオン注入領域を形成する際のイオン注入により形成されたもの
である。従来、イオン注入領域に形成された結晶欠陥を回復するには、スパイクＲＴＡ（
ｓｐｉｋｅ Ｒａｐｉｄ Ｔｈａｒｍａｌ Ａｎｎｅａｌ）等が用いられる。スパイクＲ
ＴＡでは、比較的短時間（例えば、半値幅が１〜２秒程度）で、シリコン基板をアニール
することによりイオン注入領域に形成された結晶欠陥を回復させる。このとき、スパイク
ＲＴＡでは、結晶欠陥を回復させるために、シリコン基板の温度を１０００℃程度以上に
する必要がある。このため、スパイクＲＴＡにより、イオン注入領域の結晶欠陥が回復す
るとともに、イオン注入領域の不純物イオンが拡散してしまう問題があった。これに対し
、本実施例で用いる、マイクロ波によりアニール（マイクロ波アニール）では、マイクロ
波をシリコン基板に照射することによりシリコン基板にシリコン原子の振動或は回転が励
起され、シリコン基板表現温度を２００℃〜６００℃程度の低温に保ちアニールすること
ができる。このため、温度勾配による不純物の急速な拡散を抑制しながら、結晶欠陥の回
復が可能である。このように、マイクロ波アニールによれば、イオン注入領域中の不純物
イオンの拡散を抑制しつつ、イオン注入領域に形成された結晶欠陥を回復させることが可
能である。
。上述のように、マイクロ波アニールを、シリコン基板１のイオン注入領域（浅いイオン
注入領域６及び深いイオン注入領域８）に形成された結晶欠陥を回復するために用いられ
る。結晶欠陥は、主に、イオン注入領域を形成する際のイオン注入により形成されたもの
である。従来、イオン注入領域に形成された結晶欠陥を回復するには、スパイクＲＴＡ（
ｓｐｉｋｅ Ｒａｐｉｄ Ｔｈａｒｍａｌ Ａｎｎｅａｌ）等が用いられる。スパイクＲ
ＴＡでは、比較的短時間（例えば、半値幅が１〜２秒程度）で、シリコン基板をアニール
することによりイオン注入領域に形成された結晶欠陥を回復させる。このとき、スパイク
ＲＴＡでは、結晶欠陥を回復させるために、シリコン基板の温度を１０００℃程度以上に
する必要がある。このため、スパイクＲＴＡにより、イオン注入領域の結晶欠陥が回復す
るとともに、イオン注入領域の不純物イオンが拡散してしまう問題があった。これに対し
、本実施例で用いる、マイクロ波によりアニール（マイクロ波アニール）では、マイクロ
波をシリコン基板に照射することによりシリコン基板にシリコン原子の振動或は回転が励
起され、シリコン基板表現温度を２００℃〜６００℃程度の低温に保ちアニールすること
ができる。このため、温度勾配による不純物の急速な拡散を抑制しながら、結晶欠陥の回
復が可能である。このように、マイクロ波アニールによれば、イオン注入領域中の不純物
イオンの拡散を抑制しつつ、イオン注入領域に形成された結晶欠陥を回復させることが可
能である。
次に、図１Ｅに示すように、シリコン基板１を熱処理装置に移し、フラッシュランプア
ニールによりシリコン基板１のアニールを実施する。シリコン基板１をフラッシュランプ
アニールにより熱処理することにより、浅いイオン注入領域６と、深いイオン注入領域８
とに導入された不純物イオンが活性化され、各々、ソース・ドレイン・エクステンション
拡散層領域１６、及びソース・ドレイン・コンタクト拡散層領域１８が得られる。
ニールによりシリコン基板１のアニールを実施する。シリコン基板１をフラッシュランプ
アニールにより熱処理することにより、浅いイオン注入領域６と、深いイオン注入領域８
とに導入された不純物イオンが活性化され、各々、ソース・ドレイン・エクステンション
拡散層領域１６、及びソース・ドレイン・コンタクト拡散層領域１８が得られる。
フラッシュランプアニールでは、０．１ミリ秒以上１００ｍ以下のパルス幅の光を用い
て、シリコン基板１の表面の温度が１１００℃程度以上となるようにアニールを行う。こ
のように、フラッシュランプアニールでは、超短時間かつ高温のアニールであるために、
不純物イオンの抑制と、不純物イオンの高活性率化を両立できる。なお、フラッシュラン
プアニールの光源から出力される光のエネルギー密度は、例えば、２５Ｊ／ｃｍ２程度で
ある。フラッシュランプアニールの光源としては、例えば、キセノンフラッシュランプを
用いる。
て、シリコン基板１の表面の温度が１１００℃程度以上となるようにアニールを行う。こ
のように、フラッシュランプアニールでは、超短時間かつ高温のアニールであるために、
不純物イオンの抑制と、不純物イオンの高活性率化を両立できる。なお、フラッシュラン
プアニールの光源から出力される光のエネルギー密度は、例えば、２５Ｊ／ｃｍ２程度で
ある。フラッシュランプアニールの光源としては、例えば、キセノンフラッシュランプを
用いる。
また、フラッシュランプアニールを実施する際には、熱処理装置に設けられた予備過熱
装置３０により、シリコン基板１を３００℃から６００℃程度の温度に加熱（予備過熱）
し、シリコン基板１を予備過熱された温度に保持した状態で、フラッシュランプアニール
してもよい。これは、フラッシュランプアニールにより、シリコン基板１の温度が急激に
上昇し、熱応力によりシリコン基板１が割れることを防ぐためである。予備過熱装置とし
て、例えば、内部に抵抗発熱ヒーターを内蔵した金属板から構成されるホットプレートを
用い、内部に埋め込まれた熱電対式の温度計によりホットプレートの温度を制御する。
装置３０により、シリコン基板１を３００℃から６００℃程度の温度に加熱（予備過熱）
し、シリコン基板１を予備過熱された温度に保持した状態で、フラッシュランプアニール
してもよい。これは、フラッシュランプアニールにより、シリコン基板１の温度が急激に
上昇し、熱応力によりシリコン基板１が割れることを防ぐためである。予備過熱装置とし
て、例えば、内部に抵抗発熱ヒーターを内蔵した金属板から構成されるホットプレートを
用い、内部に埋め込まれた熱電対式の温度計によりホットプレートの温度を制御する。
なお、本実施例では、熱処理として、フラッシュランプアニールを用いる場合について
説明したが、レーザーアニールを用いてもよい。レーザーアニールを用いる場合も、０．
１ミリ以上１００ｍ秒以下のパルス幅の光を用いる。レーザーアニールの場合には、波長
が５００ｎｍ〜１１μｍのレーザー（例えば、ＣＯ２レーザー）を用いることが望ましい
。
説明したが、レーザーアニールを用いてもよい。レーザーアニールを用いる場合も、０．
１ミリ以上１００ｍ秒以下のパルス幅の光を用いる。レーザーアニールの場合には、波長
が５００ｎｍ〜１１μｍのレーザー（例えば、ＣＯ２レーザー）を用いることが望ましい
。
次に、図１Ｆに示すように、スパッタ法等により、シリコン基板１の表面にニッケル（
Ｎｉ）等の金属を堆積し、加熱処理を行うことにより、ゲート電極５上及びソース・ドレ
イン・コンタクト拡散層領域１８上をそれぞれシリサイド化し、ニッケルシリサイド膜１
９を形成する。加熱処理後、素子分離領域２上等に残った未反応の金属をウェットエッチ
ング等により除去する。次いで、シリコン基板１の表面に、例えば、シリコン酸化膜等の
層間絶縁膜２０を堆積した後、ゲート電極５上及びソース・ドレイン・コンタクト拡散層
領域１８上に、それぞれコンタクトホールを形成する。次いで、コンタクトホールに金属
等の導電性材料を埋め込みコンタクトプラグ２１を形成し、さらに、コンタクトプラグ２
１に金属配線２２を接続することにより半導体装置が製造される。以上の工程により、Ｍ
ＯＳトランジスタが形成される。
Ｎｉ）等の金属を堆積し、加熱処理を行うことにより、ゲート電極５上及びソース・ドレ
イン・コンタクト拡散層領域１８上をそれぞれシリサイド化し、ニッケルシリサイド膜１
９を形成する。加熱処理後、素子分離領域２上等に残った未反応の金属をウェットエッチ
ング等により除去する。次いで、シリコン基板１の表面に、例えば、シリコン酸化膜等の
層間絶縁膜２０を堆積した後、ゲート電極５上及びソース・ドレイン・コンタクト拡散層
領域１８上に、それぞれコンタクトホールを形成する。次いで、コンタクトホールに金属
等の導電性材料を埋め込みコンタクトプラグ２１を形成し、さらに、コンタクトプラグ２
１に金属配線２２を接続することにより半導体装置が製造される。以上の工程により、Ｍ
ＯＳトランジスタが形成される。
次に、図２、図３を参照して、従来のスパイクＲＴＡに対するマイクロ波アニールの優
位性について説明する。図２は、シリコン基板にボロンを注入した後に、それぞれマイク
ロ波アニールした場合（アニール時間１０分、シリコン基板温度５２５℃）と、スパイク
ＲＴＡした場合（シリコン基板温度１０５０℃）との、シリコン基板断面ＴＥＭ（Ｔｒａ
ｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像である。図２に示
すように、ボロン注入後にマイクロ波アニールした場合、ボロン注入後にスパイクＲＴＡ
した場合、共に明確な欠陥が見られない。このように、マイクロ波アニールでは、スパイ
クＲＴＡよりアニール温度（アニール時のシリコン基板温度）が低温であるにも拘らず、
ボロン注入後にシリコン基板に形成されるシリコン基板の結晶欠陥を回復させることがで
きる。図３は、図２に示したシリコン基板における深さ方向に対する不純物濃度をＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍ
ｅｔｅｒ）により測定したグラフである。図３に示すように、スパイクＲＴＡ後の不純物
のプロファイル（ｓｐｉｋｅ Ａｎｎｅａｌ）に対して、マイクロ波アニール後の不純物
のプロファイル（Ｍｉｃｒｏ Ｗａｖｅ Ａｎｎｅａｌ）では、イオン注入直後の不純物
プロファイル（ａｓ−Ｄｏｐｅｄ）からの拡散が抑えられているのがわかる。このように
、マイクロ波アニールでは、スパイクＲＴＡに比べ、低温でアニールすることにより不純
物の拡散を抑制しながら、スパイクＲＴＡと同様に結晶欠陥の回復をさせることが可能で
ある。
位性について説明する。図２は、シリコン基板にボロンを注入した後に、それぞれマイク
ロ波アニールした場合（アニール時間１０分、シリコン基板温度５２５℃）と、スパイク
ＲＴＡした場合（シリコン基板温度１０５０℃）との、シリコン基板断面ＴＥＭ（Ｔｒａ
ｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像である。図２に示
すように、ボロン注入後にマイクロ波アニールした場合、ボロン注入後にスパイクＲＴＡ
した場合、共に明確な欠陥が見られない。このように、マイクロ波アニールでは、スパイ
クＲＴＡよりアニール温度（アニール時のシリコン基板温度）が低温であるにも拘らず、
ボロン注入後にシリコン基板に形成されるシリコン基板の結晶欠陥を回復させることがで
きる。図３は、図２に示したシリコン基板における深さ方向に対する不純物濃度をＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍ
ｅｔｅｒ）により測定したグラフである。図３に示すように、スパイクＲＴＡ後の不純物
のプロファイル（ｓｐｉｋｅ Ａｎｎｅａｌ）に対して、マイクロ波アニール後の不純物
のプロファイル（Ｍｉｃｒｏ Ｗａｖｅ Ａｎｎｅａｌ）では、イオン注入直後の不純物
プロファイル（ａｓ−Ｄｏｐｅｄ）からの拡散が抑えられているのがわかる。このように
、マイクロ波アニールでは、スパイクＲＴＡに比べ、低温でアニールすることにより不純
物の拡散を抑制しながら、スパイクＲＴＡと同様に結晶欠陥の回復をさせることが可能で
ある。
以上のように、本実施例では、シリコン基板１にイオン注入によりイオン注入領域を形
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
本実施例では、図１Ｄに示すマイクロ波アニール工程の後に、シリコン基板１を熱処理
装置に移し、図１Ｅに示すフラッシュランプアニール工程を行う場合について説明した。
このようにすることで、アニール時間が比較的長いマイクロ波アニールをバッチ式装置に
より行い、アニール時間が短いマイクロ波アニールを枚葉式装置により行うことができ、
高いスループットを保つことが可能である。なお、マイクロ波アニールとフラッシュラン
プを行うことが可能な熱処理装置を用いることにより、マイクロ波アニール工程の後に直
ちにフラッシュランプアニールをすることも可能である。この場合には、マイクロ波アニ
ールは、結晶欠陥の回復と、フラッシュランプアニールのための予備過熱を兼ねることが
でき、予備過熱装置３０が不要となる。
装置に移し、図１Ｅに示すフラッシュランプアニール工程を行う場合について説明した。
このようにすることで、アニール時間が比較的長いマイクロ波アニールをバッチ式装置に
より行い、アニール時間が短いマイクロ波アニールを枚葉式装置により行うことができ、
高いスループットを保つことが可能である。なお、マイクロ波アニールとフラッシュラン
プを行うことが可能な熱処理装置を用いることにより、マイクロ波アニール工程の後に直
ちにフラッシュランプアニールをすることも可能である。この場合には、マイクロ波アニ
ールは、結晶欠陥の回復と、フラッシュランプアニールのための予備過熱を兼ねることが
でき、予備過熱装置３０が不要となる。
なお、フラッシュランプアニールによっても、イオン注入領域の結晶欠陥の一部は回復
され、マイクロ波アニールによっても、イオン注入領域の一部活性化されることを断って
おく。
され、マイクロ波アニールによっても、イオン注入領域の一部活性化されることを断って
おく。
なお、本実施例では、ＭＯＳトランジスタのソース・ドレイン・エクステンション拡散
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
また、本実施例では、シリコン基板に拡散層を形成する場合について説明したが、シリ
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
次に、本発明の実施例２に係る半導体装置の製造方法について、図４を参照して説明す
る。図４は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図
である。本発明の実施例２に係る半導体装置の製造方法が実施例１に係る半導体装置の製
造方法と、マイクロ波を照射する工程とフラッシュランプアニールの工程の順序が異なる
。実施例１と同様の構成については同一の符号を付す。実施例１と同様の構成、同様の工
程については、説明を省略する。
る。図４は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図
である。本発明の実施例２に係る半導体装置の製造方法が実施例１に係る半導体装置の製
造方法と、マイクロ波を照射する工程とフラッシュランプアニールの工程の順序が異なる
。実施例１と同様の構成については同一の符号を付す。実施例１と同様の構成、同様の工
程については、説明を省略する。
まず、図４Ａに示すように、実施例１の図１Ａから図１Ｃに示した工程と同様にして、
シリコン基板１に浅いイオン注入領域６、深いイオン注入領域８を形成する。このとき、
実施例１で説明したように、浅いイオン注入領域６及び深いイオン注入領域８には、結晶
欠陥が形成されている。
シリコン基板１に浅いイオン注入領域６、深いイオン注入領域８を形成する。このとき、
実施例１で説明したように、浅いイオン注入領域６及び深いイオン注入領域８には、結晶
欠陥が形成されている。
次に、図４Ｂに示すように、フラッシュランプアニールによりシリコン基板１のアニー
ルを実施する。シリコン基板１をフラッシュランプアニールにより熱処理することにより
、浅いイオン注入領域６と、深いイオン注入領域８とに導入された不純物イオンが活性化
され、各々、ソース・ドレイン・エクステンション拡散層領域１６、及びソース・ドレイ
ン・コンタクト拡散層領域１８が得られる。なお、実施例１で説明したように、フラッシ
ュランプアニールを実施する際に、予備過熱装置３０により、シリコン基板１を予備過熱
してもよい。フラッシュランプアニールによる効果等は、実施例１と同様であるので説明
を省略する。
ルを実施する。シリコン基板１をフラッシュランプアニールにより熱処理することにより
、浅いイオン注入領域６と、深いイオン注入領域８とに導入された不純物イオンが活性化
され、各々、ソース・ドレイン・エクステンション拡散層領域１６、及びソース・ドレイ
ン・コンタクト拡散層領域１８が得られる。なお、実施例１で説明したように、フラッシ
ュランプアニールを実施する際に、予備過熱装置３０により、シリコン基板１を予備過熱
してもよい。フラッシュランプアニールによる効果等は、実施例１と同様であるので説明
を省略する。
次に、図４Ｃに示すように、シリコン基板１の全面にマイクロ波を照射することにより
、シリコン基板１のアニールを実施する（マイクロ波アニール）。シリコン基板１にマイ
クロ波を照射することにより、シリコン基板１を６００℃以下、例えば、５００℃程度で
アニールを行うことが可能である。これにより、浅いイオン注入領域６と、深いイオン注
入領域８に形成された結晶欠陥を回復することが可能である。
、シリコン基板１のアニールを実施する（マイクロ波アニール）。シリコン基板１にマイ
クロ波を照射することにより、シリコン基板１を６００℃以下、例えば、５００℃程度で
アニールを行うことが可能である。これにより、浅いイオン注入領域６と、深いイオン注
入領域８に形成された結晶欠陥を回復することが可能である。
次に、図４Ｄに示すように、実施例１の図１Ｆに示した工程と同様にして、ニッケルシ
リサイド膜１９、層間絶縁膜２０、コンタクトプラグ２１、金属配線２２を形成する。以
上の工程により、ＭＯＳトランジスタが形成される。
リサイド膜１９、層間絶縁膜２０、コンタクトプラグ２１、金属配線２２を形成する。以
上の工程により、ＭＯＳトランジスタが形成される。
以上のように、本実施例では、シリコン基板１にイオン注入によりイオン注入領域を形
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
成した後、シリコン基板１にマイクロ波を照射し、さらにフラッシュランプアニールを行
う。これにより、マイクロ波アニールにより、イオン注入領域の不純物イオンの拡散を抑
制しつつ、イオン注入領域の結晶欠陥の回復を行い、フラッシュランプアニールにより、
イオン注入領域の不純物イオンの拡散を抑制しつつ、イオン注入領域の活性化を行うこと
が可能である。
なお、本実施例では、ＭＯＳトランジスタのソース・ドレイン・エクステンション拡散
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
層領域及びソース・ドレイン・コンタクト拡散層領域を形成する場合について説明したが
、本発明に係る半導体装置の製造方法は、この場合に限定されず、種々の極浅拡散層を形
成する場合に適用できる。
また、本実施例では、シリコン基板に拡散層を形成する場合について説明したが、シリ
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
コン基板に限定されず、エピタキシャルウェハ、ＳＯＩウェハ等、種々の半導体基板若し
くは半導体層に拡散層を形成する場合に適用できる。
なお、前述した各実施例は、本発明の理解を容易にするためのものであり、本発明を限
定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改
良されうると共に、本発明にはその等価物も含まれる。
定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改
良されうると共に、本発明にはその等価物も含まれる。
１ シリコン基板
２ 素子分離領域
３ ウェル拡散層領域
４ ゲート絶縁膜
５ ゲート電極
６ 浅いイオン注入領域
７ ゲート側壁絶縁膜
８ 深いイオン注入領域
１６ ソース・ドレイン・エクステンション拡散層領域
１８ ソース・ドレイン・コンタクト拡散層領域
１９ ニッケルシリサイド膜
２０ 層間絶縁膜
２１ コンタクトプラグ
３０ 予備過熱装置
２ 素子分離領域
３ ウェル拡散層領域
４ ゲート絶縁膜
５ ゲート電極
６ 浅いイオン注入領域
７ ゲート側壁絶縁膜
８ 深いイオン注入領域
１６ ソース・ドレイン・エクステンション拡散層領域
１８ ソース・ドレイン・コンタクト拡散層領域
１９ ニッケルシリサイド膜
２０ 層間絶縁膜
２１ コンタクトプラグ
３０ 予備過熱装置
Claims (3)
- 半導体基板にイオン注入するイオン注入工程と、
前記イオン注入工程の後に、前記半導体基板にマイクロ波を照射して前記半導体基板の基板温度を６００℃以下で処理するマイクロ波照射工程と、
前記マイクロ波照射工程の後に、前記半導体基板に０．１ミリ以上１００ｍ秒以下のパルス幅の光を照射することにより、前記半導体基板を熱処理する熱処理工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記熱処理工程の前に、前記半導体基板を予備過熱する予備過熱工程をさらに備え、前記半導体基板を前記予備過熱工程により予備過熱された温度に保持した状態で、前記熱処理工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記熱処理工程において、前記半導体基板に照射する前記光の光源が、キセノンフラッシュランプ、又は、波長が５００ｎｍ〜１１μｍのレーザーであることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009228924A JP5297323B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置の製造方法 |
| US12/894,424 US8426285B2 (en) | 2009-09-30 | 2010-09-30 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009228924A JP5297323B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011077408A JP2011077408A (ja) | 2011-04-14 |
| JP5297323B2 true JP5297323B2 (ja) | 2013-09-25 |
Family
ID=43780851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009228924A Expired - Fee Related JP5297323B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8426285B2 (ja) |
| JP (1) | JP5297323B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182312A (ja) | 2011-03-01 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法 |
| JP5615207B2 (ja) | 2011-03-03 | 2014-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| US20130023111A1 (en) * | 2011-06-29 | 2013-01-24 | Purtell Robert J | Low temperature methods and apparatus for microwave crystal regrowth |
| US20130023097A1 (en) * | 2011-07-14 | 2013-01-24 | Purtell Robert J | U-mos trench profile optimization and etch damage removal using microwaves |
| JP5823780B2 (ja) * | 2011-08-31 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2013073950A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013069977A (ja) | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013251361A (ja) * | 2012-05-31 | 2013-12-12 | Tokyo Electron Ltd | 半導体装置の製造方法およびアニール方法 |
| US8765570B2 (en) * | 2012-06-12 | 2014-07-01 | Intermolecular, Inc. | Manufacturable high-k DRAM MIM capacitor structure |
| JP5738814B2 (ja) * | 2012-09-12 | 2015-06-24 | 株式会社東芝 | マイクロ波アニール装置及び半導体装置の製造方法 |
| JP2014063897A (ja) | 2012-09-21 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法、アニール装置及びアニール方法 |
| JP2014241363A (ja) * | 2013-06-12 | 2014-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5939362B2 (ja) * | 2014-04-18 | 2016-06-22 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN105977124A (zh) * | 2016-07-29 | 2016-09-28 | 上海华力微电子有限公司 | 半导体衬底的承载台、离子注入设备及工艺 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519193A (en) * | 1992-10-27 | 1996-05-21 | International Business Machines Corporation | Method and apparatus for stressing, burning in and reducing leakage current of electronic devices using microwave radiation |
| US6410430B1 (en) * | 2000-07-12 | 2002-06-25 | International Business Machines Corporation | Enhanced ultra-shallow junctions in CMOS using high temperature silicide process |
| US7026229B2 (en) * | 2001-11-28 | 2006-04-11 | Vartan Semiconductor Equipment Associates, Inc. | Athermal annealing with rapid thermal annealing system and method |
| JP4484697B2 (ja) | 2002-05-07 | 2010-06-16 | サイマー インコーポレイテッド | 長寿命光学部品を有する高出力遠紫外線レーザ |
| US7135423B2 (en) * | 2002-05-09 | 2006-11-14 | Varian Semiconductor Equipment Associates, Inc | Methods for forming low resistivity, ultrashallow junctions with low damage |
| KR100621776B1 (ko) * | 2005-07-05 | 2006-09-08 | 삼성전자주식회사 | 선택적 에피택셜 성장법을 이용한 반도체 디바이스제조방법 |
| JP2007220755A (ja) * | 2006-02-14 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4874830B2 (ja) * | 2007-02-06 | 2012-02-15 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2008277696A (ja) * | 2007-05-07 | 2008-11-13 | Toshiba Corp | 半導体装置の製造方法 |
| US7842583B2 (en) * | 2007-12-27 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
| TWI384556B (zh) * | 2008-11-12 | 2013-02-01 | Nat Applied Res Laboratoires | Microwave activation annealing process |
-
2009
- 2009-09-30 JP JP2009228924A patent/JP5297323B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-30 US US12/894,424 patent/US8426285B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110076842A1 (en) | 2011-03-31 |
| JP2011077408A (ja) | 2011-04-14 |
| US8426285B2 (en) | 2013-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5297323B2 (ja) | 半導体装置の製造方法 | |
| US7157340B2 (en) | Method of fabrication of semiconductor device | |
| JP4874830B2 (ja) | 半導体装置の製造方法 | |
| US6770519B2 (en) | Semiconductor manufacturing method using two-stage annealing | |
| US7825016B2 (en) | Method of producing a semiconductor element | |
| CN101207011B (zh) | 半导体器件的制造方法 | |
| TWI325604B (en) | Methods of heat-treating a semiconductor wafer | |
| US20070243701A1 (en) | Semiconductor device fabrication method using ultra-rapid thermal annealing | |
| JP2006278532A (ja) | 熱処理方法及び半導体装置の製造方法 | |
| US7629275B2 (en) | Multiple-time flash anneal process | |
| US6825115B1 (en) | Post silicide laser thermal annealing to avoid dopant deactivation | |
| JP2005317767A (ja) | 固体試料の表面改質方法、不純物活性化方法、半導体装置の製造方法 | |
| TW201013788A (en) | Manufacturing method for semiconductor device and semiconductor device | |
| US8349732B2 (en) | Implanted metal silicide for semiconductor device | |
| JP2009130243A (ja) | 半導体装置の製造方法 | |
| JP2005136198A (ja) | 半導体装置の製造方法 | |
| JP2005167005A (ja) | 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置 | |
| US7098111B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2000323427A (ja) | 半導体装置の製造方法 | |
| CN117438297B (zh) | 一种半导体器件及其制备方法 | |
| KR100576826B1 (ko) | 니켈 샐리사이드 공정 및 이를 사용한 반도체 소자의제조방법 | |
| JP2008294397A (ja) | 半導体装置の製造方法 | |
| JP5010352B2 (ja) | 半導体装置の製造方法 | |
| JP2005079110A (ja) | 半導体装置およびその製造方法 | |
| JP2012064948A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130614 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5297323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |