JP5939362B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5939362B2
JP5939362B2 JP2015550110A JP2015550110A JP5939362B2 JP 5939362 B2 JP5939362 B2 JP 5939362B2 JP 2015550110 A JP2015550110 A JP 2015550110A JP 2015550110 A JP2015550110 A JP 2015550110A JP 5939362 B2 JP5939362 B2 JP 5939362B2
Authority
JP
Japan
Prior art keywords
transition metal
metal layer
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550110A
Other languages
English (en)
Other versions
JPWO2015159437A1 (ja
Inventor
中澤　治雄
治雄 中澤
荻野　正明
正明 荻野
中嶋　経宏
経宏 中嶋
研一 井口
研一 井口
正明 立岡
正明 立岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of JP5939362B2 publication Critical patent/JP5939362B2/ja
Publication of JPWO2015159437A1 publication Critical patent/JPWO2015159437A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

この発明は、半導体装置の製造方法に関する。
従来、シリコン（Ｓｉ）半導体や炭化珪素（ＳｉＣ）半導体を用いた半導体デバイス（半導体装置）において、半導体部と遷移金属層（電極）とのオーミックコンタクト（電気的接触部）を熱処理（アニール）によって形成することが公知である。
このようなオーミックコンタクトを形成する方法として、シリコン半導体からなる半導体基板（以下、シリコン基板とする）の表面上に遷移金属層を堆積する工程と、遷移金属層を熱処理する工程と、を備え、熱処理工程では、４００℃〜７５０℃の温度で３０秒〜９０秒間の熱処理によりシリコン基板全体を加熱する方法が提案されている（例えば、下記特許文献１参照。）。
また、別の方法として、炭化珪素基板上のコンタクトに遷移金属層を蒸着し、１０００℃の温度で２分間の急速加熱処理により炭化珪素基板全体を加熱して、炭素高含有シリサイド電極を形成する方法が提案されている（例えば、下記特許文献２（第００１７段落）参照。）。
また、別の方法として、チタン（Ｔｉ）層、アルミニウム（Ａｌ）層およびシリコン層を炭化珪素基板上に、スパッタリングによりこの順に形成してコンタクト電極を形成した後、レーザーの光でアニールすることにより、コンタクト電極に含まれるチタン、アルミニウムおよびシリコンと、炭化珪素基板に含まれるシリコンおよび炭素とを合金化する方法が提案されている（例えば、下記特許文献３（第００４２〜００４４段落）参照。）。
また、別の方法として、シリコン半導体基板表面にソース・エクステンション領域およびドレイン・エクステンション領域を形成するイオン注入を行い、ゲート電極も含めて全体を覆う絶縁膜および金属膜からなるアブゾーバ膜を形成し、アブゾーバ膜上にレーザー光を照射してソース・エクステンション領域及びドレイン・エクステンション領域をレーザーアニールする方法が提案されている（例えば、下記特許文献４参照。）。
また、別の方法として、ゲート電極をマスクとして半導体層に不純物を注入する工程、ゲート電極を覆うように層間絶縁膜を形成する工程、層間絶縁膜上に半導体層より高い融点を有する金属からなる光吸収膜を形成する工程、光吸収膜に光を照射し、光吸収膜が光を吸収することで生じた熱により半導体層中の不純物を活性化する工程とを具備することを特徴とする方法が提案されている（例えば、下記特許文献５参照。）。
また、別の方法として、炭化珪素層と、炭化珪素層上に形成された吸収層とを備えるアニール対象物を準備し、アニール対象物の吸収層にレーザビームを照射し、吸収層に吸収されるレーザビームのエネルギーによって吸収層を発熱させ、吸収層で発生した熱によって、炭化珪素層を加熱する方法が提案されている（例えば、下記特許文献６参照。）。
特開２０１２−２４６２１６号公報 特開２００９−１７７１０２号公報 特開２０１２−０９９５９９号公報 特開２００２−２８０５４８号公報 特開２０１０−０４０５４５号公報 特開２０１２−０６９７４８号公報
しかしながら、上記特許文献１，２では、オーミックコンタクトを形成する部分（すなわち遷移金属層や、基板と遷移金属層との界面）のみを加熱することができず、基板全体（素子全体）が一様に加熱される。例えば、炭化珪素半導体部と遷移金属層とのオーミックコンタクトを形成する場合、上述したように１０００℃以上の高温度で熱処理される。このため、半導体部とゲート絶縁膜との界面特性や素子を構成する材料が劣化する虞がある。上記特許文献３では、スポット径を絞った状態でレーザーを照射し所定領域を選択的に加熱するため、上記特許文献１，２で生じる上記問題を解消することができる。
しかしながら、上記特許文献３では、レーザーを集光するレンズから遷移金属層の表面までの距離は、遷移金属層の全面にわたって等しいことが求められる。すなわち、素子表面が平坦で凹凸のない素子構造であることが求められる。このため、トレンチ側壁やチップ側壁に遷移金属層が設けられているなどによって、レーザーを集光するレンズから遷移金属層の表面までの距離が一定でない場合、各配置に対応した条件でレーザー照射を行う必要があることから、すべての遷移金属層を同時に加熱することができず、スループットが低下する虞がある。
さらに、上記特許文献３では、レーザー照射によって所定領域を選択的に加熱するため、レーザーの照射位置や照射軌跡などのプログラミング制御が複雑になる。また、レーザー照射の位置ずれなどによって、照射むらが生じてコンタクト抵抗がばらついたり、遷移金属層の周囲に配置された遷移金属層以外の構成部（例えばゲート絶縁膜など）が加熱されて素子特性が劣化する虞がある。また、遷移金属層の表面積がレーザーのスポット径に対応する面積よりも小さい場合、遷移金属層のみを選択的に加熱することができないという問題がある。
この発明は、上述した従来技術による問題点を解消するため、コンタクト抵抗の低いオーミックコンタクトを形成することができるとともに、素子特性が劣化することを防止することができる半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、スループットを向上させることができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、イオン注入により、半導体基板の表面層に不純物領域を形成する第１形成工程を行う。次に、前記不純物領域の表面に遷移金属層を形成する第２形成工程を行う。次に、マイクロ波によって形成された水素プラズマ雰囲気に、前記遷移金属層が形成された状態の前記半導体基板をさらすことによって前記遷移金属層を発熱させるプラズマ処理工程行う。そして、前記プラズマ処理工程では、前記遷移金属層からの熱伝導によって、前記不純物領域を加熱し、前記遷移金属層と前記不純物領域との界面に、前記遷移金属層と前記不純物領域とが反応してなるオーミックコンタクトを形成するとともに、前記不純物領域を活性化させる。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記プラズマ処理工程前に、前記半導体基板の裏面に第２の遷移金属層を形成する第３形成工程を行う。そして、前記プラズマ処理工程では、前記水素プラズマ雰囲気に、前記遷移金属層および前記第２の遷移金属層を同時にさらすことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記プラズマ処理工程前に、前記半導体基板の裏面に第２の遷移金属層を形成する第３形成工程を行う。前記第２形成工程および前記第３形成工程後、前記プラズマ処理工程前に、前記第２の遷移金属層の表面を覆うように、遷移金属以外の材料からなる遮蔽基板を配置する遮蔽工程を行う。そして、前記プラズマ処理工程では、前記遮蔽基板によって前記第２の遷移金属層を覆った状態で、前記水素プラズマ雰囲気に前記半導体基板をさらすことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに次の特徴を有する。前記不純物領域は、前記半導体基板の主面から側面にわたって形成されている。前記遷移金属層は、前記半導体基板の主面から側面にわたって前記不純物領域の表面に形成されている。そして、前記プラズマ処理工程では、前記半導体基板の主面から側面にわたって形成された前記遷移金属層からの熱伝導によって、前記半導体基板の主面から側面にわたって形成された前記不純物領域を加熱する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板の側面は、前記半導体基板の主面に対して所定の斜度で傾斜していることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２形成工程前に、前記半導体基板の表面に、金属−酸化膜−前記不純物領域からなる絶縁ゲート構造を形成することを特徴とする。
上述した発明によれば、遷移金属層に吸着した水素ラジカルが水素分子になるときに放出する結合エネルギーにより遷移金属が加熱され、遷移金属層からの熱伝導によって炭化珪素基板の、遷移金属層と接する部分が加熱される。これにより、炭化珪素基板とのオーミックコンタクトとなる金属シリサイド層を形成することができる。また、遷移金属層以外の構成部は発熱しないため、例えばＭＯＳゲート構造のゲート絶縁膜付近は加熱されない。したがって、ゲート絶縁膜と炭化珪素半導体部との界面特性が劣化することを防止することができる。また、金属シリサイド層を形成するとともに、遷移金属層からの熱伝導によって、金属シリサイド層の直下のイオン注入層を活性化させることができる。したがって、イオン注入領域を活性化させるためだけの熱処理工程を行う必要がなくなり、製造工程を簡略化することができる。
本発明にかかる半導体装置の製造方法によれば、コンタクト抵抗の低いオーミックコンタクトを形成することができるとともに、素子特性が劣化することを防止することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、スループットを向上させることができるという効果を奏する。
実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造途中の基板おもて面側の状態を具体的に示す断面図である。 実施の形態１にかかる半導体装置の製造途中の基板裏面側の状態を具体的に示す断面図である。 実施の形態１にかかる半導体装置の製造途中の基板裏面側の状態を具体的に示す断面図である。 実施の形態２にかかる半導体装置の製造途中の基板裏面側の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の基板裏面側の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の基板裏面側の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法によって製造することができる半導体装置の一例を示す断面図である。 実施の形態５にかかる半導体装置の製造方法によって製造することができる半導体装置の別の一例を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について、炭化珪素からなる半導体基板（炭化珪素基板）を用いて半導体装置を作製（製造）する場合を例に説明する。図１〜５は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。まず、図１に示すように、例えばイオン注入によって、炭化珪素基板（炭化珪素ウェハ）１に所定の素子構造を構成する半導体領域（以下、イオン注入領域とする）２を形成する。このとき、イオン注入領域２を活性化するための熱処理は行わない。次に、図２に示すように、例えばスパッタリング法や蒸着法などによって、イオン注入領域２の表面にコンタクト電極３を形成する。
コンタクト電極３は、例えば、遷移金属で構成される場合にはタングステン層４よりも融点の低いニッケル（Ｎｉ）またはチタン（Ｔｉ）、遷移金属以外の金属で構成される場合にはアルミニウム（Ａｌ）、もしくはこれらの金属を主成分として１つ以上含む合金で構成されていてもよい。遷移金属とは、元素周期表の第３族元素から第１１族元素までの間に存在する元素（金属）である。コンタクト電極３を遷移金属で構成する場合、遷移金属としてニッケルまたはチタンを用いるのがよい。その理由は、ニッケルおよびチタンが他の遷移金属に比べて、材料コストが安く、かつ半導体部とのオーミックコンタクト（電気的接触部）を形成しやすいため、実用性が高いからである。また、遷移金属層の厚さは、遷移金属層と炭化珪素基板１との界面を十分に加熱することができる程度に発熱量を確保することができる厚さであり、かつ熱伝導ロスやオーミックコンタクトの形成に必要なエネルギー不足が生じず、熱拡散による周辺への熱伝導を防止することができる程度に遷移金属層表面が炭化珪素基板との界面に近い（薄い）ことが好ましい。具体的には、遷移金属層の厚さは、例えば、１０ｎｍ以上２００ｎｍ以下、より好ましくは２０ｎｍ以上１００ｎｍ以下であることがよい。
次に、図３に示すように、コンタクト電極３の上に、コンタクト電極３の表面全体に接するタングステン層４を形成する。次に、図４に示すように、コンタクト電極３およびタングステン層４が順に積層された炭化珪素基板１全体（基板上に形成されているものを含む素子全体）を水素プラズマ雰囲気にさらす（プラズマ処理）。これによって、タングステン層４（コンタクト電極３を遷移金属で構成している場合には、コンタクト電極３およびタングステン層４）は、水素プラズマ雰囲気中の水素原子または水素ラジカル（Ｈ・）５（以下、まとめて水素ラジカル５とする）が吸着して、水素分子となるときに結合エネルギーを放出し加熱される。このとき、素子表面全体に水素プラズマがあたる（照射される）が、水素ラジカル５からエネルギーを受けて発熱が生じるのは遷移金属層のみである。このため、素子を構成する遷移金属層以外の構成部は発熱しない。
水素ラジカル５からエネルギーを受けて生じたタングステン層４の発熱は炭化珪素基板１側へと伝導され、コンタクト電極３およびイオン注入領域２が加熱される。コンタクト電極３を遷移金属で構成している場合には、コンタクト電極３およびタングステン層４に吸着する水素ラジカルから受けるエネルギーによる発熱が炭化珪素基板１側へと伝導され、イオン注入領域２が加熱される。これによって、図５に示すように、コンタクト電極３とイオン注入領域２との界面に、炭化珪素半導体部（イオン注入領域２）とのオーミックコンタクトとなるシリサイド層６が形成されるとともに、コンタクト電極３の直下（シリサイド層６の直下）のイオン注入領域２が活性化される。
タングステン層４（またはコンタクト電極３およびタングステン層４）の上昇温度は、イオン注入領域２とコンタクト電極３とのオーミックコンタクトを形成可能な温度である例えば１０００℃以上である。例えば、コンタクト電極３を遷移金属で構成している場合、コンタクト電極３自体も発熱するため、さらに加熱温度を高くすることができる。具体的には、水素プラズマ雰囲気を生成する際のマイクロ波電力を１０００Ｗ以上とし、ニッケルからなるコンタクト電極３を形成した場合、タングステン層４およびコンタクト電極３が発熱し、加熱温度は１７００℃程度となる。
また、コンタクト電極３を遷移金属で構成している場合、上述したようにコンタクト電極３自体が発熱するため、タングステン層４を形成してなくてもよい。具体的には、水素プラズマ雰囲気を生成する際のマイクロ波電力を１０００Ｗ以上とし、ニッケルからなるコンタクト電極３を形成した場合、加熱温度は１１００℃程度となる。本発明においては、上述したように、オーミックコンタクトとなるシリサイド層６の形成と同時にイオン注入領域２の活性化も行う。このため、遷移金属からなるコンタクト電極３を形成した後に、コンタクト電極３上にタングステン層４を形成し、コンタクト電極３およびタングステン層４を発熱させて加熱温度を上昇させることで、遷移金属層の発熱に伴う加熱の効果を高めるのが好ましい。
上記プラズマ処理に用いる水素プラズマは、例えば、チャンバー内に導入したほぼ１００％の純度の水素（Ｈ2）ガスを所定圧力に減圧し、マイクロ波による電界によって加速させた電子とガス分子との衝突電離を利用して生成されたマイクロ波プラズマである。マイクロ波として、例えば、産業上使用可能な周波数帯であり、かつプラズマ密度の高い水素プラズマを生成可能な１ＧＨｚ以上のマイクロ波、より好ましくは周波数２．４５ＧＨｚのマイクロ波を用いるのが好ましい。また、プラズマ密度の高い水素プラズマを生成するために、例えば１０Ｐａ以上１００Ｐａ以下程度に水素ガスを減圧するのがよい。以下、マイクロ波によって形成された水素プラズマ雰囲気を、単に水素プラズマ雰囲気と示す。
上記プラズマ処理の条件は、例えば、水素プラズマ雰囲気を生成する際のマイクロ波電力を１０００Ｗ以上とし、炭化珪素基板全体を水素プラズマ雰囲気にさらす時間（プラズマ処理時間）を例えば４００秒間以下程度の短い時間とするのが好ましい。その理由は、プラズマ処理時間が長い場合、プラズマ処理中に遷移金属層からの発熱が炭化珪素基板１全体に熱伝導され、炭化珪素基板１全体が加熱されてしまうからである。遷移金属層の発熱に伴う温度上昇は、水素プラズマのプラズマ密度の高さおよび電力の大きさに依存して高くなる。このため、水素プラズマ雰囲気にさらされる短い時間内に遷移金属層が水素ラジカル５からエネルギーを受けて所定温度まで発熱するように、水素プラズマのプラズマ密度および電力を設定すればよい。
本願の方法では、水素原子または水素ラジカルが水素分子となるときの結合エネルギーを直接遷移金属層に放出し、かつマイクロ波により高密度プラズマを実現しているため、従来よりも急速加熱が可能である。このために、反応生成物である炭素が大きな塊に成長しづらくなるという利点がある。さらに、反応により生成された炭素の一部、特に表面近くの炭素は水素と反応してメタンなどの気体として除去される。したがって、本発明の方法により形成したシリサイド層には炭素の析出が少なくなるので、コンタクト抵抗を下げられるとともに、後工程において密着性に与える悪影響が少ないという利点がある。
次に、上述した実施の形態１にかかる半導体装置の製造方法を適用した一例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）の製造方法について説明する。図６は、実施の形態１にかかる半導体装置の製造途中の基板おもて面側の状態を具体的に示す断面図である。まず、図６に示すように、ドリフト領域１１となる炭化珪素基板のおもて面側に、一般的な方法により、ソース領域１２、ドレイン領域１３、ゲート絶縁膜１４およびゲート電極１５からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造を形成する。
次に、炭化珪素基板のおもて面に、層間絶縁膜１６を形成する。次に、例えばフォトリソグラフィおよびエッチングによって層間絶縁膜１６をパターニングし、ソース領域１２を露出するコンタクトホールと、ドレイン領域１３を露出するコンタクトホールとをそれぞれ形成する。次に、スパッタリング法や蒸着法などによって、各コンタクトホールの内部にそれぞれ、ソース領域１２に接する例えばニッケル層１７と、ドレイン領域１３に接する例えばニッケル層１７とをそれぞれ形成する。さらに、ニッケル層１７の上に、ニッケル層１７の表面全体を覆うようにタングステン層（不図示）を形成してもよい。次に、ＭＯＳゲート構造とニッケル層１７（またはニッケル層１７およびタングステン層）とを形成した炭化珪素基板全体（素子全体）を水素プラズマ雰囲気にさらす。
水素プラズマ雰囲気にさらされることにより、ニッケル層１７（またはニッケル層１７およびタングステン層）は、水素プラズマ雰囲気中の水素ラジカル２１が吸着し、水素分子となるときに結合エネルギーを放出し加熱される。そして、この発熱が熱伝導されることによってニッケル層１７の直下のソース領域１２およびドレイン領域１３が加熱される。これによって、炭化珪素半導体部（点線楕円で囲む部分）とのオーミックコンタクトとなるニッケルシリサイド層１７ａが形成されるとともに、ソース領域１２およびドレイン領域１３が活性化される。図６では、ニッケル層１７全体がニッケルシリサイド層１７ａになる場合を例に説明する（図７〜１３においても同様）。プラズマ処理条件は、例えば次のとおりである。チャンバー内にほぼ１００％の純度の水素ガスを１０ｓｃｃｍの流量で導入し２５Ｐａ程度に減圧した後、１０００Ｗのマイクロ波電力を供給してマイクロ波プラズマを生成する。プラズマ処理時間は６０〜９０秒間である。
その後、基板おもて面に、コンタクトホールに埋め込むように、ニッケルシリサイド層１７ａに接する例えばアルミニウム（Ａｌ）からなる電極パッド（不図示）を形成することで、おもて面電極が完成する。さらに、その後、基板おもて面側のパッシベーション膜などの残りの素子構造（不図示）や、基板裏面側の裏面電極などを形成し、チップ状に切断（ダイシング）することにより、ＭＯＳＦＥＴが完成する。このように、遷移金属層であるニッケル層１７からの発熱を利用して、ニッケル層１７の直下のソース領域１２およびドレイン領域１３を加熱する。遷移金属以外の材料は発熱しないため、水素プラズマ雰囲気にさらされたとしても、酸化膜（ＳｉＯ2）からなるゲート絶縁膜１４および層間絶縁膜１６や、ポリシリコン（ｐｏｌｙ−Ｓｉ）からなるゲート電極１５に余分な熱は加わらない。
また、炭化珪素基板の裏面にオーミックコンタクトを形成する場合においても、上述したおもて面にオーミックコンタクトを形成する場合と同様に、遷移金属層のみを発熱させてオーミックコンタクトを形成することができる。具体的には、次のように炭化珪素基板の裏面にオーミックコンタクトを形成する。図７，８は、実施の形態１にかかる半導体装置の製造途中の基板裏面側の状態を具体的に示す断面図である。図７，８では基板裏面を上側に図示し、基板おもて面側の素子構造を図示省略している（図９〜１１においても同様）。
まず、図７に示すように、例えばイオン注入により、ドリフト領域１１となる炭化珪素基板の裏面の表面層にイオン注入領域１８を形成する。次に、スパッタリング法や蒸着法などによって、イオン注入領域１８の上にニッケル層１９を形成する。さらに、ニッケル層１９の上にタングステン層（不図示）を形成してもよい。次に、ニッケル層１９（またはニッケル層１９およびタングステン層）を形成した炭化珪素基板全体（素子全体）を水素プラズマ雰囲気にさらす。
水素プラズマ雰囲気にさらされることにより、ニッケル層１９（またはニッケル層１９およびタングステン層）は、水素プラズマ雰囲気中の水素ラジカル２２が吸着し、水素分子となるときに放出される結合エネルギーにより加熱される。そして、ニッケル層１９からの発熱が熱伝導されることによって、ニッケル層１９の直下のイオン注入領域１８が加熱される。これにより、図８に示すように、ニッケル層１９がシリサイド化されて、炭化珪素半導体部（イオン注入領域１８）とのオーミックコンタクトとなるニッケルシリサイド層１９ａが形成されるとともに、イオン注入領域１８が活性化される。
このとき、炭化珪素基板のおもて面側にＭＯＳゲート構造および層間絶縁膜が形成されていた場合であっても、ＭＯＳゲート構造および層間絶縁膜は遷移金属以外の材料で構成されているため、発熱しない。また、ニッケル層１９からの発熱は短時間でオーミックコンタクトを形成可能な温度まで上昇するため、基板裏面側のニッケル層１９からの発熱による熱伝導が基板おもて面側にまで伝わることはない。したがって、基板おもて面側の構造部が加熱されることを回避することができる。ニッケルシリサイド層１９ａを形成するためのプラズマ処理条件は、基板おもて面にオーミックコンタクトを形成するためのプラズマ処理と同じであってもよい。
次に、例えば蒸着法により、ニッケルシリサイド層１９ａの表面に、チタン層、ニッケル層および金（Ａｕ）層が順に積層されてなる金属積層膜２０を形成することで、裏面電極が完成する。金属積層膜２０を形成する前にすでにオーミックコンタクト（ニッケルシリサイド層１９ａ）が形成されているため、金属積層膜２０に対する熱処理（アニール）は、他の構成部に悪影響が及ばない程度に低温度で行うことができる。ここでは、シリサイド化される電極の材料に遷移金属（ニッケル）を用いた場合を例に説明しているが、電極材料として遷移金属以外の金属を用いる場合には、シリサイド化される電極上にタングステン層を形成してからプラズマ処理を行う。
以上、説明したように、実施の形態１によれば、イオン注入領域上に遷移金属層（コンタクト電極、またはコンタクト電極およびタングステン層）を形成した素子全体を水素プラズマ雰囲気にさらすことにより、遷移金属層が水素プラズマ雰囲気中の水素ラジカルが吸着して水素分子となるときに放出される結合エネルギーにより加熱され、この遷移金属層からの発熱が熱伝導されることによってシリサイド層の直下のイオン注入領域が加熱される。これにより、オーミックコンタクトとなるコンタクト抵抗の低いシリサイド層を形成することができるとともに、イオン注入領域を活性化させることができる。したがって、イオン注入領域を活性化させるためだけの熱処理工程を行う必要がなくなり、製造工程を簡略化することができ、スループットを向上させることができる。また、実施の形態１によれば、素子全体が水素プラズマ雰囲気にさらされたときに、遷移金属層以外の各構成部は発熱しないため、例えばＭＯＳゲート構造のゲート絶縁膜付近に余分な熱は加わらない。したがって、ゲート絶縁膜と炭化珪素半導体部との界面特性が劣化することを防止することができ、素子特性が劣化することを防止することができる。
また、実施の形態１によれば、遷移金属層の発熱によってオーミックコンタクトを形成し、かつイオン注入領域を活性化させることができるため、素子表面の凹凸の有無やパターンによらず、ウェハ表面に露出した遷移金属層およびその直下のイオン注入領域のみを選択的に一括して加熱することができる。このため、スループットを向上させることができる。また、実施の形態１によれば、制御性よく遷移金属層のみを発熱させて加熱することができるため、レーザーアニールのように複雑なプログラミング制御が必要なく、コンタクト抵抗がばらついたり、意図しない構成部（例えばゲート絶縁膜など）が加熱されて素子特性が劣化することを抑制することができる。また、実施の形態１によれば、加熱可能な最小面積がフォトリソグラフィによる遷移金属層のパターニング技術に律速され、レーザーのスポット径に応じた面積よりも表面積の小さい領域を加熱することができる。
（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について、炭化珪素基板の裏面にオーミックコンタクトを形成する場合を例に説明する。図９〜１１は、実施の形態２にかかる半導体装置の製造途中の基板裏面側の状態を示す断面図である。実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、シリサイド化される遷移金属層（例えばニッケル層１９）の上に、タングステン層に代えて、チタン層２３を形成した後に、炭化珪素基板全体（素子全体）を水素プラズマ雰囲気にさらしている点である。チタン層２３は、ニッケル層１９とイオン注入領域１８とを反応させることで形成されたニッケルシリサイド層１９ａに、炭化珪素半導体部中の炭素（Ｃ）による悪影響が及ぶことを抑制する機能を有する。
具体的には、まず、図９に示すように、実施の形態１と同様に、炭化珪素基板の裏面側にイオン注入領域１８およびニッケル層１９を形成する。次に、ニッケル層１９の上に、ニッケル層１９の表面全体を覆うチタン層２３を形成する。次に、ニッケル層１９およびチタン層２３が順に積層された炭化珪素基板全体を水素プラズマ雰囲気にさらす。水素プラズマ雰囲気にさらされることにより、最表面層であるチタン層２３に水素プラズマ雰囲気中の水素ラジカル２２が吸着して水素分子となるときに放出される結合エネルギーにより発熱し加熱される。そして、チタン層２３からの発熱が熱伝導されることによって、チタン層２３の直下のニッケル層１９およびイオン注入領域１８が加熱される。ニッケル層１９は表面全体をチタン層２３に覆われているため、チタン層２３の発熱が均一に熱伝導され、均一に加熱される。これによって、図１０に示すように、ニッケル層１９がシリサイド化されて、ニッケルシリサイド層１９ａが形成されるとともに、イオン注入領域１８が活性化される。
チタン層２３の厚さは、ニッケル層１９の厚さよりも薄く、例えば、１０ｎｍ以上１００ｎｍ以下であってもよい。好適には、チタン層２３の厚さは、３０ｎｍ以上であるのが好ましい。その理由は、水素プラズマ雰囲気にさらされたときに、水素ラジカルを遮蔽する効果を高くすることができるからである。チタン層２３によって水素ラジカルを遮蔽することで、ニッケル層１９に水素ラジカルが吸着して水素分子となる反応が抑制されるため、ニッケル層１９の表面全体を覆うチタン層２３の発熱が熱伝導されることによってニッケル層１９を均一に加熱することができる。
また、ニッケル層１９は、加熱されることにより溶融されることで凝集や蒸発するため、シリサイド化されてニッケルシリサイド層１９ａとなる際に割れや部分的な空間むらが生じる虞がある。一方、ニッケル層１９よりも融点が高いチタン層２３は、溶解されずに残り、ニッケル層１９の表面全体を覆うキャップ層として機能する。このため、チタン層２３によってニッケル層１９の表面を覆うことにより、ニッケルシリサイド層１９ａに割れや部分的な空間むらが生じることを防止することができる。すなわち、チタン層２３によってニッケル層１９の表面を覆うことにより、ニッケル層１９を均一に加熱し、かつニッケル層１９の凝集や蒸発を抑制することができる。チタン層２３に代えて、実施の形態１のようにタングステン層を形成した場合においても同様にキャップ層として効果が得られる。
また、ニッケルシリサイド層１９ａが形成されるときに、炭化珪素半導体部中のシリコン原子がニッケル層１９と結合することによって生じた余剰の炭素原子は、チタン層２３中のチタン原子と結合する。このため、ニッケルシリサイド層１９ａ中への炭素の析出や凝集を抑制することができる。プラズマ処理後のチタン層２３は、電極層として良好な状態にない虞があり、裏面電極の剥離や電気的特性の劣化（コンタクト抵抗の低下）などの原因となる。このため、プラズマ処理後に、チタン層２３を除去する。次に、図１１に示すように、実施の形態１と同様に、ニッケルシリサイド層１９ａの表面に、チタン層、ニッケル層および金層が順に積層されてなる金属積層膜２０を形成することで、裏面電極が完成する。
上述した実施の形態２にかかる半導体装置の製造方法において、オーミックコンタクトが形成される炭化珪素基板の主面は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）の（０００−１）Ｃ面であってもよいし、（０００１）Ｓｉ面であってもよい。（０００−１）Ｃ面には、他の面方位をもつ結晶面と比べて炭素が析出しやすいため、（０００−１）Ｃ面に形成されるオーミックコンタクト（ニッケルシリサイド層１９ａ）はより炭素の悪影響を受けやすい。したがって、炭化珪素基板中の炭素原子による悪影響が及ぶことを抑制するという効果は、（０００−１）Ｃ面にニッケルシリサイド層１９ａを形成する場合に最も顕著にあらわれる。
また、ニッケル層１９を形成せずに、炭化珪素基板の裏面にチタン層２３のみを形成してもよい。この場合、チタン層２３が水素プラズマ雰囲気中の水素ラジカル２２が吸着して水素分子となるときに放出される結合エネルギーにより発熱し加熱され、炭化珪素基板とのオーミックコンタクトとなるチタンシリサイド層が形成される。チタンは珪素とも炭素とも反応するので、チタン層を用いる場合は余剰の炭素原子の凝集は生じにくく、ニッケル層１９からなるニッケルシリサイド層１９ａを形成する場合よりも、余剰の炭素原子による悪影響が生じることを抑制することができる。一方、ニッケル層１９からなるニッケルシリサイド層１９ａは、チタン層２３からなるチタンシリサイド層よりもコンタクト抵抗を低くすることができる。このため、設計条件にあわせて、シリサイド層を形成するための遷移金属層を選択するのが好ましい。
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
次に、実施の形態３にかかる半導体装置の製造方法について、ＭＯＳＦＥＴを形成する場合を例に説明する。図１２は、実施の形態３にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態３にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、炭化珪素基板の両面にそれぞれニッケル層１７，１９が形成された状態で、基板裏面側のニッケル層１９の表面全体に接するように石英基板２４を配置した状態で炭化珪素基板全体（素子全体）を水素プラズマ雰囲気にさらしている点である。
具体的には、まず、図１２に示すように、実施の形態１と同様に、炭化珪素基板の両面にそれぞれニッケル層１７，１９を形成するまでの工程を行う。次に、基板裏面側のニッケル層１９の表面全体に接するように石英基板２４を配置する。次に、ニッケル層１９の表面全体に石英基板２４が接している状態の炭化珪素基板全体を水素プラズマ雰囲気にさらす。水素ラジカル２１は石英基板２４によって遮蔽され、基板裏面側のニッケル層１９には達しないため、基板裏面側のニッケル層１９は発熱しない。
一方、基板おもて面側のニッケル層１７は、水素プラズマ雰囲気にさらされるため、水素プラズマ雰囲気中の水素ラジカル２１が吸着して水素分子となるときに放出される結合エネルギーにより発熱し加熱される。したがって、例えば基板おもて面側にオーミックコンタクトを形成するためのプラズマ処理までの工程においてすでに裏面電極が完成している場合に、基板裏面側のニッケル層１９に水素ラジカル２１による影響を与えることなく、基板おもて面側のニッケル層１７のみを発熱させて加熱することができる。
すなわち、このプラズマ処理により、基板おもて面側にのみニッケルシリサイド層１７ａが形成され、かつソース領域１２およびドレイン領域１３が活性化される。その後、実施の形態１と同様に、アルミニウムからなる電極パッド（不図示）などを形成することにより、おもて面電極が完成する。石英基板２４に代えて、水素ラジカル２１による発熱を伴わない遷移金属以外の金属板やシリコン基板を用いてもよい。好ましくは、ニッケル層１９への汚れの付着を防止するなどの理由から石英基板２４を用いるのがよい。
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態４）
次に、実施の形態４にかかる半導体装置の製造方法について、ＭＯＳＦＥＴを形成する場合を例に説明する。図１３は、実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態４にかかる半導体装置の製造方法が実施の形態３にかかる半導体装置の製造方法と異なる点は、炭化珪素基板の両面にそれぞれ形成されたニッケル層１７，１９を同時に水素プラズマ雰囲気にさらしている点である。すなわち、基板裏面側のニッケル層１９は石英基板に覆われていない。
具体的には、例えば、ニッケル層１７，１９が形成された状態で炭化珪素ウェハをスリット付きのウエハカセット（不図示）に収納し、水素プラズマ雰囲気にさらせばよい。基板両面にそれぞれ形成されたニッケル層１７，１９を同時に水素プラズマ雰囲気にさらすことで、ニッケル層１７，１９を同時に発熱させて加熱することができる。これにより、基板両面にそれぞれニッケルシリサイド層１７ａ，１９ａを形成することができるとともに、ニッケルシリサイド層１７ａの直下のソース領域１２およびドレイン領域１３が活性化される。基板両面にそれぞれオーミックコンタクトを形成するためのプラズマ処理を１工程で行うことができるため、製造工程を簡略化させることができる。
以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。
（実施の形態５）
次に、本発明にかかる半導体装置の製造方法を適用して作製（製造）する半導体装置の一例について説明する。図１４は、実施の形態５にかかる半導体装置の製造方法によって製造することができる半導体装置の一例を示す断面図である。図１５は、実施の形態５にかかる半導体装置の製造方法によって製造することができる半導体装置の別の一例を示す断面図である。上述した実施の形態１〜４にかかる半導体装置の製造方法を適用することによって、図１４に示す逆阻止型ＭＯＳＦＥＴ（ＲＢ−ＭＯＳＦＥＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＭＯＳＦＥＴ）を精度よく作製することができる。逆阻止型ＭＯＳＦＥＴの構造について説明する。
図１４に示すように、ｎ-型ドリフト領域３１となる炭化珪素基板（半導体チップ）は、例えば裏面からおもて面に向かってチップ幅が広くなるようにチップ側面が傾斜したテーパー状の断面形状を有する。活性領域３０ａにおいて、この炭化珪素基板のおもて面側には、ｐ型ベース領域３２、ｎ+型ソース領域３３、ｎ-型コンタクト領域３４、ゲート絶縁膜３５およびゲート電極３６からなるＭＯＳゲート構造が設けられている。図示省略するソース電極は、ｐ型ベース領域３２およびｎ+型ソース領域３３に接し、層間絶縁膜３７によってゲート電極３６と電気的に絶縁されている。活性領域３０ａとは、オン状態のときに電流が流れる領域である。
活性領域３０ａを囲む耐圧終端構造部３０ｂにおいて、炭化珪素基板のおもて面の表面層には、チップ側面に露出されるようにｐ+型ストッパー領域３８が設けられている。また、チップ側面には、基板裏面（ドレイン側）からおもて面（ソース側）に達するｐ-型領域３９が設けられている。耐圧終端構造部３０ｂは、ｎ-型ドリフト領域３１の基板おもて面側の電界を緩和し耐圧を保持する領域である。炭化珪素基板の裏面の表面層には、活性領域３０ａから耐圧終端構造部３０ｂにわたって、複数のｐ-型領域４０が選択的に設けられている。ｐ-型領域４０は、漏れ電流を低減する機能を有する。
最もチップ側面側に配置されたｐ-型領域４０は、チップ側面のｐ-型領域３９によってｐ+型ストッパー領域３８に接続されている。チップ側面のｐ-型領域３９およびチップ裏面のｐ-型領域４０は、例えばイオン注入によって形成されたイオン注入領域である。裏面電極４１は、チップ裏面からチップ側面にわたって設けられ、ｐ-型領域３９，４０に接する。本発明にかかる半導体装置の製造方法においては、このようにチップ側面がチップ裏面に対して傾斜していることで素子表面に凹凸が生じている半導体装置であっても、チップ側面からチップ裏面にわたってコンタクト抵抗のばらつきなくオーミックコンタクトを形成することができるとともに、イオン注入領域を活性化させることができる。
すなわち、例えば、裏面電極４１を遷移金属で構成する、または、裏面電極４１の表面全体にタングステン層（不図示）を形成する。その後、ｐ-型領域３９，４０および裏面電極４１が形成された状態の炭化珪素基板を水素プラズマ雰囲気にさらす。これによって、裏面電極４１は水素プラズマ雰囲気中の水素ラジカルが吸着して水素分子となるときに放出される結合エネルギーにより発熱し加熱され、この裏面電極４１からの熱伝導によってチップ側面のｐ-型領域３９およびチップ裏面のｐ-型領域４０が同時に加熱される。これによって、コンタクト抵抗のばらつきを生じさせることなく、チップ側面からチップ裏面にわたって裏面電極４１のオーミックコンタクトを形成することができるとともに、チップ側面のｐ-型領域３９およびチップ裏面のｐ-型領域４０を同時に活性化させることができる。
また、上述した実施の形態１〜４にかかる半導体装置の製造方法を適用することによって、図１５に示す逆阻止型絶縁ゲート型バイポーラトランジスタ（ＲＢ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を精度よく作製することができる。逆阻止型ＩＧＢＴの構造について説明する。ｎ-型ドリフト領域５１となる炭化珪素基板（半導体チップ）のおもて面側には、図示省略する活性領域に、ｐ型ベース領域、ｎ+型エミッタ領域、ｐ+型コンタクト領域、ゲート絶縁膜およびゲート電極からなるＭＯＳゲート構造が設けられている。
また、活性領域を囲む耐圧終端構造部において、炭化珪素基板のおもて面の表面層には、活性領域を囲むフローティングの複数のｐ+型領域（フィールドリミテッドリング）５２が設けられている。また、炭化珪素基板のおもて面の表面層には、ダイシングラインにおける切断面（チップ側面）５０ａに露出されるようにｐ+型ストッパー領域５３が設けられている。符号５４は層間絶縁膜である。炭化珪素基板の裏面には、深さ方向にｎ-型ドリフト領域５１を貫通してｐ+型ストッパー領域５３に達するトレンチ５０ｂが設けられている。トレンチ５０ｂの側壁に露出するようにｐ+型領域５５が設けられている。
炭化珪素基板の裏面の表面層には、活性領域３０ａから耐圧終端構造部３０ｂにわたって、ｐ+型コレクタ領域５６が設けられている。ｐ+型コレクタ領域５６は、トレンチ５０ｂの側壁のｐ+型領域５５によってｐ+型ストッパー領域５３に接続されている。ｐ+型領域５５およびｐ+型コレクタ領域５６は、例えばイオン注入によって形成されたイオン注入領域である。コレクタ電極５７は、チップ裏面からトレンチ側壁にわたって設けられ、ｐ+型領域５５およびｐ+型コレクタ領域５６に接する。本発明にかかる半導体装置の製造方法においては、このようにトレンチ５０ｂの側壁がチップ裏面に対して傾斜していることで素子表面に凹凸が生じている半導体装置であっても、トレンチ５０ｂの側壁がチップ裏面にわたってコンタクト抵抗のばらつきなくオーミックコンタクトを形成することができるとともに、イオン注入領域を活性化させることができる。
すなわち、例えば、コレクタ電極５７を遷移金属で構成する、または、コレクタ電極５７の表面全体にタングステン層（不図示）を形成する。その後、ｐ+型領域５５およびｐ+型コレクタ領域５６およびコレクタ電極５７が形成された状態の炭化珪素基板を水素プラズマ雰囲気にさらす。これによって、コレクタ電極５７は水素プラズマ雰囲気中の水素ラジカルが吸着して水素分子となるときに放出される結合エネルギーにより発熱し加熱され、このコレクタ電極５７からの熱伝導によってトレンチ側壁のｐ+型領域５５およびチップ裏面のｐ+型コレクタ領域５６が同時に加熱される。これによって、コンタクト抵抗のばらつきを生じさせることなく、トレンチ側壁からチップ裏面にわたってコレクタ電極５７のオーミックコンタクトを形成することができるとともに、トレンチ側壁のｐ+型領域５５およびチップ裏面のｐ+型コレクタ領域５６を同時に活性化させることができる。
以上、説明したように、実施の形態５によれば、実施の形態１〜４と同様の効果を得ることができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。また、上述した各実施の形態では、炭化珪素基板を用いた場合を例に説明しているが、シリコンを用いた半導体基板（シリコン基板）においても同様の効果を奏する。なお、シリコン基板を用いる場合、水素ラジカルが吸着して水素分子となるときに放出される結合エネルギーによる遷移金属層の発熱温度は、シリコン基板の状態や遷移金属層の融点などに基づいて設定される。また、上述した各実施の形態では、ＭＯＳゲート構造を備えた半導体装置を例に説明しているが、これに限らず、例えば絶縁膜や半導体部などが加熱されることによって素子特性が変化する虞のある素子構造の半導体装置に適用することができる。
以上のように、本発明にかかる半導体装置の製造方法は、特に炭化珪素半導体を用いた半導体デバイスなどに使用されるパワー半導体装置に有用である。
１ 炭化珪素基板
２，１８ イオン注入領域
３ コンタクト電極
４ タングステン層
５，２１，２２ 水素ラジカル
６ シリサイド層
１１ ドリフト領域
１２ ソース領域
１３ ドレイン領域
１４，３５ ゲート絶縁膜
１５，３６ ゲート電極
１６，３７，５４ 層間絶縁膜
１７，１９ ニッケル層
１７ａ，１９ａ ニッケルシリサイド層
２０ 金属積層膜
２３ チタン層
２４ 石英基板
３０ａ 活性領域
３０ｂ 耐圧終端構造部
３１，５１ ｎ-型ドリフト領域
３２ ｐ型ベース領域
３３ ｎ+型ソース領域
３４ ｎ-型コンタクト領域
３８，５３ ｐ+型ストッパー領域
３９，４０ ｐ-型領域
４１ 裏面電極
５０ａ チップ切断面（チップ側面）
５０ｂ トレンチ
５２，５５ ｐ+型領域
５６ ｐ+型コレクタ領域
５７ コレクタ電極

Claims (9)

  1. イオン注入により、半導体基板の表面層に不純物領域を形成する第１形成工程と、
    前記不純物領域の表面に遷移金属層を形成する第２形成工程と、
    前記遷移金属層が形成された状態の前記半導体基板を水素プラズマ雰囲気に所定の時間だけさらすプラズマ処理工程と、
    を含み、
    前記水素プラズマ雰囲気は、前記遷移金属層のみを発熱させて、前記所定の時間で所定の温度まで上昇させるように、所定の電力量のマイクロ波により形成された所定のプラズマ密度の水素プラズマ雰囲気であり、
    前記プラズマ処理工程では、前記遷移金属層からの熱伝導によって、前記不純物領域を加熱し、前記遷移金属層と前記不純物領域との界面に、前記遷移金属層と前記不純物領域とが反応してなるオーミックコンタクトを形成するとともに、前記不純物領域を活性化させることを特徴とする半導体装置の製造方法。
  2. 前記プラズマ処理工程では、前記遷移金属層が形成された状態の前記半導体基板を入れた装置内に水素ガスを１０Ｐａ以上１００Ｐａ以下に導入した状態で、１０００Ｗ以上のマイクロ波電力を供給することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記遷移金属層の厚さは、１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記遷移金属層の厚さは、２０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記プラズマ処理工程前に、前記半導体基板の裏面に第２の遷移金属層を形成する第３形成工程をさら含み、
    前記プラズマ処理工程では、前記水素プラズマ雰囲気に、前記遷移金属層および前記第２の遷移金属層を同時にさらすことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
  6. 前記プラズマ処理工程前に、前記半導体基板の裏面に第２の遷移金属層を形成する第３形成工程と、
    前記第２形成工程および前記第３形成工程後、前記プラズマ処理工程前に、前記第２の遷移金属層の表面を覆うように、遷移金属以外の材料からなる遮蔽基板を配置する遮蔽工程をさらに含み、
    前記プラズマ処理工程では、前記遮蔽基板によって前記第２の遷移金属層を覆った状態で、前記水素プラズマ雰囲気に前記半導体基板をさらすことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
  7. 前記不純物領域は、前記半導体基板の主面から側面にわたって形成されており、
    前記遷移金属層は、前記半導体基板の主面から側面にわたって前記不純物領域の表面に形成されており、
    前記プラズマ処理工程では、前記半導体基板の主面から側面にわたって形成された前記遷移金属層からの熱伝導によって、前記半導体基板の主面から側面にわたって形成された前記不純物領域を加熱することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
  8. 前記半導体基板の側面は、前記半導体基板の主面に対して所定の斜度で傾斜していることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２形成工程前に、前記半導体基板の表面に、金属−酸化膜−前記不純物領域からなる絶縁ゲート構造を形成することを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
JP2015550110A 2014-04-18 2014-04-18 半導体装置の製造方法 Active JP5939362B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061088 WO2015159437A1 (ja) 2014-04-18 2014-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5939362B2 true JP5939362B2 (ja) 2016-06-22
JPWO2015159437A1 JPWO2015159437A1 (ja) 2017-04-13

Family

ID=54323674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550110A Active JP5939362B2 (ja) 2014-04-18 2014-04-18 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9548205B2 (ja)
JP (1) JP5939362B2 (ja)
CN (1) CN105593975B (ja)
DE (1) DE112014003658T5 (ja)
WO (1) WO2015159437A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000137T5 (de) * 2014-04-18 2016-04-28 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN105762263A (zh) * 2016-04-01 2016-07-13 陕西新光源科技有限责任公司 一种led芯片用键合衬底的制备方法
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
JP6827681B2 (ja) * 2017-03-24 2021-02-10 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135635A (ja) * 2006-11-29 2008-06-12 Fujitsu Ltd 半導体装置の製造方法
WO2009118783A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP2012186189A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体装置の製造方法
JP2013178917A (ja) * 2012-02-28 2013-09-09 Nagoya Univ 導電性膜の形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103695B2 (ja) 2001-03-21 2012-12-19 富士通セミコンダクター株式会社 電界効果型半導体装置の製造方法
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
CN1631776A (zh) * 2004-11-11 2005-06-29 上海交通大学 微波氢等离子体制备金属硅化物薄膜的方法
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP2009177102A (ja) 2008-01-28 2009-08-06 Nissan Motor Co Ltd 半導体装置の電極の製造方法
JP2010040545A (ja) 2008-07-31 2010-02-18 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
JP2012069748A (ja) 2010-09-24 2012-04-05 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5668414B2 (ja) 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP2012246216A (ja) 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
DE112015000137T5 (de) * 2014-04-18 2016-04-28 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2015159436A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
JP6387791B2 (ja) * 2014-10-29 2018-09-12 富士電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135635A (ja) * 2006-11-29 2008-06-12 Fujitsu Ltd 半導体装置の製造方法
WO2009118783A1 (ja) * 2008-03-26 2009-10-01 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP2012186189A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体装置の製造方法
JP2013178917A (ja) * 2012-02-28 2013-09-09 Nagoya Univ 導電性膜の形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7008002052; ＭＡＫＩＨＡＲＡ　Ｋ．　ｅｔ　ａｌ．: 'Ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　Ｍｕｌｔｉｐｌｙ-Ｓｔａｃｋｅｄ　Ｓｔｒｕｃｔｕｒｅｓ　ｏｆ　Ｓｉ　Ｑｕａｎｔｕｍ-Ｄｏｔｓ　Ｅｍｂｅｄｄｅｄ　ｉｎ　ＳｉＯ２　ｂｙ　Ｃｏｍｂｉｎａｔｉｏｎ　ｏｆ　Ｌｏｗ' ２００４　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｍｉｃｒｏｐｒｏｃｅｓｓｅｓ　ａｎｄ　Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅ，　２００４．　Ｄｉｇｅｓｔ　ｏｆ　Ｐａｐｅｒｓ , 20041027, ｐｐ．２１６-２１７, ＩＥＥＥ *

Also Published As

Publication number Publication date
CN105593975B (zh) 2018-05-08
JPWO2015159437A1 (ja) 2017-04-13
WO2015159437A1 (ja) 2015-10-22
US20160189968A1 (en) 2016-06-30
DE112014003658T5 (de) 2016-05-12
CN105593975A (zh) 2016-05-18
US9548205B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
JP6037083B2 (ja) 半導体装置の製造方法
US7776660B2 (en) Manufacturing method of a semiconductor device
JP5939363B2 (ja) 半導体装置の製造方法
JP6164220B2 (ja) 半導体装置の製造方法
JP6387791B2 (ja) 半導体装置の製造方法
JP5939362B2 (ja) 半導体装置の製造方法
JP5929741B2 (ja) 半導体装置の製造方法
JP2013219150A (ja) 炭化珪素半導体装置のオーミック電極の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP5920275B2 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2015033740A1 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020537354A (ja) 半導体上に配置された構造物に吸収されるべき所定の波長を有する放射線量を制御するための方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN109545669A (zh) 用于制造半导体器件的方法
JP6776762B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2794071B2 (ja) 電界効果型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5939362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250