JP2009177102A - 半導体装置の電極の製造方法 - Google Patents

半導体装置の電極の製造方法 Download PDF

Info

Publication number
JP2009177102A
JP2009177102A JP2008016937A JP2008016937A JP2009177102A JP 2009177102 A JP2009177102 A JP 2009177102A JP 2008016937 A JP2008016937 A JP 2008016937A JP 2008016937 A JP2008016937 A JP 2008016937A JP 2009177102 A JP2009177102 A JP 2009177102A
Authority
JP
Japan
Prior art keywords
electrode
silicide electrode
manufacturing
carbon
nitric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008016937A
Other languages
English (en)
Inventor
Satoshi Tanimoto
智 谷本
Tatsuhiro Suzuki
達広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2008016937A priority Critical patent/JP2009177102A/ja
Publication of JP2009177102A publication Critical patent/JP2009177102A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】炭素低含有シリサイド電極を有する炭化硅素半導体装置において、炭素低含有シリサイド電極とその上に形成された金属層の密着性を向上することにより、金属層が剥離することを抑制する半導体装置の製造方法を提供する。
【解決手段】炭化硅素基板上のコンタクトに遷移金属を蒸着し、加熱処理して、炭素高含有シリサイド電極を形成する。更に加熱処理し、炭素高含有シリサイド電極内部の炭素および炭化物を析出し炭素低含有シリサイド電極５へ転換する。析出された炭素およびグラファイト性固体５３、５４、複合酸化物５５を除去する。更に、硝酸と硫酸の混合溶液、発煙硝酸と硫酸の混合溶液または発煙硝酸に炭素低含有シリサイド電極の表面を浸漬して、その表面に存在する残滓を除去する。この後、炭素低含有シリサイド電極の表面に配線材５６を形成する。
【選択図】図３

Description

本発明は、半導体装置の電極の製造方法に関する。
従来、炭素低含有電極を含む炭化珪素半導体装置の製造方法が知られている（特許文献１参照）。この製造方法では、まず炭化珪素基板に炭素高含有電極を形成する。その後、非酸素含有雰囲気中で加熱処理し、炭素高含有電極内部の炭素を表面に析出させて、炭素低含有電極を形成する。そして、炭素低含有電極の表面に析出した炭素および炭化物等を薬液法により除去し、外部とコンタクトを取るための金属層を炭素低含有電極上に設けている。
特開２００７−１８４５７１号公報
しかしながら、上記半導体装置の製造方法では、薬液法を用いた場合、炭素および炭化物等を除去した後、炭素低含有電極の表面に残滓が残るので、炭素低含有電極上に形成する金属層が剥離する虞があり、半導体装置の製造歩留まりを低下させる虞があった。
本発明は、こうした問題に鑑みてなされたものであり、炭素および炭化物を薬液法で除去した後に、炭素低含有電極の表面に存在する残滓を除去することを目的とする。
上記目的達成のため、本発明に係る半導体装置の電極の製造方法は、炭素高含有電極から析出させた炭素および炭化物を除去した後、硝酸と硫酸の混合溶液、発煙硝酸と硫酸の混合溶液または発煙硝酸に炭素低含有電極の表面を浸漬することで、残滓を除去する。
本発明に係る半導体装置の電極の製造方法によれば、炭素低含有電極と炭素低含有電極上に形成される金属層との密着性を向上させることができるので、半導体装置の製造歩留まりが低下することを抑制できる。
本発明に係る半導体装置の電極の製造方法の一例として、炭化珪素基板に形成されたシリサイド電極の製造方法について説明する。また、本発明に係る半導体装置の電極の製造方法を適用した電界効果トランジスタの製造方法の一例について説明する。以下に、本発明の第１の実施形態に係るシリサイド電極の製造方法および第２の実施形態に係る電界効果トランジスタの製造方法について、図１乃至図９を参照して説明する。なお、図１乃至図９は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（第１の実施形態）
まず、本発明の第１の実施形態に係るシリサイド電極の製造方法について、図１乃至図４を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の電極の製造方法を示す断面工程図である。図２は図１に続く断面工程図、図３は図２に続く断面工程図、図４は図３に続く断面工程図である。なお、本発明は、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する。）の基板、各晶系基板のすべての結晶面に適用できる。第１の実施形態では、便宜上、基板を４Ｈ−炭化珪素基板（以下、ＳｉＣ基板とする。）として説明する。
図１乃至図４に示すように、第１の実施形態に係るシリサイド電極は、ＳｉＣ基板１の表面（図中上側主面）に形成された所定の厚みを有する絶縁膜３と、絶縁膜３に形成されたコンタクトホール４とを備える。また、コンタクトホール４内で、かつ、ＳｉＣ基板１の表面側に形成された炭素低含有シリサイド電極５と、炭素低含有シリサイド電極５の表面、絶縁膜３の表面およびコンタクトホール４の側面に形成された配線電極６とを備える。
第１の実施形態に係るシリサイド電極の製造方法は、図１（ａ）乃至図４（ｋ）に示した工程を含む。以下、図１（ａ）から図４（ｋ）の順に各工程を説明する。
まず、図１（ａ）に示すように、厚み約１．５μｍのＳｉＯ２のイオン注入マスク２００をＣＶＤ法でＳｉＣ基板１の表面全面に堆積する。次に、高濃度不純物領域２の予定領域に対応する注入予定領域２０１を周知のフォトリソグラフィとエッチングで開口する。開口されたＳｉＣ基板１の表面およびイオン注入マスク２００の表面全面に、薄いＳｉＯ２のイオン注入スルー膜２０２をＣＶＤ法で堆積する。イオン注入スルー膜２０２は、図１（ｂ）の工程におけるイオン注入の飛程（深さ）を調節するためのいわゆるスルー膜である。例えば、図１（ｂ）の工程におけるＰ（リン）イオン注入条件では、イオン注入スルー膜２０２の厚みを２０ｎｍ以上２５ｎｍ以下とする。
次に、図１（ｂ）に示すように、イオン注入スルー膜２０２を堆積した後、イオン注入スルー膜２０２の表面全面に、所定の電導性を示す不純物イオン２０３を注入する。不純物イオン２０３は、Ｐ（リン）イオンである。ＳｉＣの結晶性を損なわず、所望の不純物濃度になるように、イオン注入する。コンタクト抵抗を十分低くするためには、少なくとも、ＳｉＣ基板１の表面の不純物濃度が１×１０２０／ｃｍ２以上にする必要がある。なお、図１（ｂ）の工程において、低抵抗のｎ型領域をＰ（リン）で形成する場合のイオン注入条件の一例を示すと、５００℃に加熱した後、下記の「ドーズ量／加速エネルギー」で多段注入するのが良い。
５×１０１４ｃｍ−２／４０ｋｅＶ
５×１０１４ｃｍ−２／７０ｋｅＶ
１×１０１５ｃｍ−２／１００ｋｅＶ
１×１０１５ｃｍ−２／１５０ｋｅＶ
２×１０１５ｃｍ−２／２００ｋｅＶ
２×１０１５ｃｍ−２／２５０ｋｅＶ
次に、図１（ｃ）に示すように、図１（ｂ）に示したイオン注入が終了した後、ＳｉＯ２のイオン注入マスク２００およびイオン注入スルー膜２０２をフッ酸（ＨＦ）で全面除去する。更に、常圧Ａｒ雰囲気中、１７００℃、１分の急速加熱処理を行う。これにより、イオン注入された不純物、すなわち、Ｐが充分に活性化されて、ＳｉＣ基板１の所定の領域に高いキャリア濃度を有する高濃度不純物領域２が形成される。高濃度不純物領域２はｎ＋型領域である。上記イオン注入条件と上記活性化加熱処理条件で生成される高濃度不純物領域２の深さは、およそ３５０ｎｍである。
次に、図１（ｄ）に示すように、周知のＲＣＡ洗浄（Ｈ２Ｏ２＋ＮＨ４ＯＨ混合液、ＳＣ−１とＨ２Ｏ２＋ＨＣｌ混合液、ＳＣ−２による浸漬処理を組み合わせて行う半導体基板の洗浄法）などで十分洗浄する。洗浄後、高濃度不純物領域２を含むＳｉＣ基板１を酸素雰囲気中でドライ酸化する。高濃度不純物領域２を含むＳｉＣ基板１の表面に１０ｎｍの熱酸化膜を成長させる。更に、上記熱酸化膜の表面に、常圧ＣＶＤ法で１０００ｎｍのＰＳＧ（リン珪酸ガラス）からなる上部絶縁膜を堆積する。これにより、２層からなる絶縁膜３を形成する。なお、絶縁膜３は、図１（ｄ）に示したような積層膜にする必要は必ずしもない。また、絶縁膜３の材料は酸化シリコン以外の材料を用いても良い。成膜法は熱酸化やＣＶＤ以外の方法、例えば、抵抗線加熱蒸着やスパッタでも良い。
次に、図２（ｅ）に示すように、絶縁膜３の表面全面に、厚み１μｍ以上２μｍ以下のフォトレジスト２０４を塗布する。続いて、露光し、現像することによって、コンタクトホール４に対応する部分のフォトレジスト２０４を除去する。続いて、ＣＦ４ガスプラズマなどを用いた反応性イオンエッチング（以下、ＲＩＥとする。）等や、ＲＩＥとウェットエッチングを組み合わせたエッチング手段を用いて、絶縁膜３にコンタクトホール４を開口する。次に、開口に用いた緩衝フッ酸溶液を超純水ですすぎ落とした後、乾燥させる。
次に、ＳｉＣ基板１の表面側に第１の金属層である遷移金属２０５を形成させる第１の工程を処理する。具体的には、高真空に維持された蒸着装置の中で、コンタクトホール４内の高濃度不純物領域２の表面およびフォトレジスト２０４の表面に、遷移金属２０５を蒸着する。遷移金属２０５は、例えば、５０ｎｍ厚のＮｉ（ニッケル）である。なお、遷移金属２０５は、Ｃｏでも他の遷移金属でも良い。ところで、コンタクトホール４の開口工程と遷移金属２０５の形成工程（第１の工程）との間の放置時間と雰囲気は、コンタクト抵抗の大小を左右する極めて重要な因子である。上記放置時間が長いと、コンタクトホール４内の高濃度不純物領域２の表面に自然酸化膜が生成されたり、ハイドロ・カーボンが再付着したりする。自然酸化膜やハイドロ・カーボンが原因となって、図２（ｇ）の工程における炭素高含有シリサイド電極５’の均一な形成が妨げられ、コンタクト抵抗を悪化させる。従って、コンタクトホール４の開口工程後、可能な限り速く遷移金属２０５を形成する必要がある。
次に、図２（ｅ）の状態のシリサイド電極を、アセトンなどの有機溶剤あるいは専用のフォトレジスト剥離液に浸漬させる。そして、図２（ｆ）に示すように、絶縁膜３の表面に残されているフォトレジスト２０４を除去する。このとき、フォトレジスト２０４の表面に形成した遷移金属２０５はフォトレジスト２０４とともに除去される。これから、コンタクトホール４内の高濃度不純物領域２の表面にのみ遷移金属２０５が形成した構造体、すなわち、図２（ｆ）の状態のシリサイド電極ができあがる。なお、上述のコンタクトホール４の開口工程を、ＲＩＥとウェットエッチングを組み合わせたエッチング手段で処理した場合、厳密に言うと、遷移金属２０５とコンタクトホール４の側壁との間に僅少な間隙ができる。
次に、遷移金属２０５を加熱処理して、炭素高含有シリサイド電極５’を形成する（第２の工程）。具体的には、図２（ｇ）に示すように、図２（ｆ）の状態のシリサイド電極を、非酸化雰囲気中で温度１０００℃、２分の急速加熱処理する。これにより、遷移金属２０５は、高濃度不純物領域２と固相反応して、炭素を高濃度に含有する炭素高含有シリサイド電極５’になる。当該炭素高含有シリサイド電極５’の形成工程により、炭素高含有シリサイド電極５’と高濃度不純物領域２との接合面で極めて低抵抗（例えば、１０−７Ωｃｍ２台の値）のオーミックコンタクトが実現される。
なお、上記炭素高含有シリサイド電極５’の形成工程における加熱処理条件は、最適条件の一例であって、処理時間を調整することによって、温度を９００℃以上１１００℃以下の範囲から選ぶことができる。また、炭素高含有シリサイド電極５’の形成に適した雰囲気として、酸素または酸素含有ガス（水蒸気や二酸化炭素など）の分圧を１×１０−５Ｔｏｒｒ未満、好ましくは、１×１０−７Ｔｏｒｒ未満まで下げた不活性ガス（例えば、Ａｒガス）雰囲気あるいは真空を使用できる。仮に、炭素高含有シリサイド電極５’の表面に未反応の遷移金属２０５が残っている場合、図３（ｈ１）の工程または図３（ｈ２）の工程を処理する前に遷移金属２０５を除去する。具体的には、図２（ｇ）の状態のシリサイド電極を、硫酸と過酸化水素水の加熱混合液に浸漬する。
次に、炭素高含有シリサイド電極５’を更に加熱処理し、炭素高含有シリサイド電極５’から炭素を析出する（第３の工程）。第３の工程は、非酸化雰囲気炭素表面析出工程、酸化雰囲気炭素析出工程のいずれかである。これにより、炭素高含有シリサイド電極５’内の炭素濃度を低減する。
まず、非酸化雰囲気炭素表面析出工程について説明する。非酸化雰囲気炭素表面析出工程は、１００℃以上６００℃以下の範囲の非酸化性ガス雰囲気中、例えば、水素雰囲気中で数１０分以上数時間以下、加熱処理する。炭素高含有シリサイド電極５’の内部に不安定な状態で分散していた炭素は、上記加熱処理によって表面へ向かって一斉に移動する。そして、図３（ｈ１）に示すように、炭素高含有シリサイド電極５’から炭素を析出させる。また、析出した炭素によって、炭素低含有シリサイド電極５の表面でグラファイト性固体５３が形成される。ここで、グラファイト性固体５３は、グラファイトを主成分とする炭化物である。次に、シリサイド電極部を王水、フッ化アンムニウム水溶液などに浸漬させることで、析出した炭素およびグラファイト性固体５３が薬液中に分散することで除去される（第４の工程）。なお、炭素高含有シリサイド電極５’は炭素含有率の低い炭素低含有シリサイド電極５へ転換される。炭素低含有シリサイド電極５の典型的な炭素含有量は、珪素に対してモル比で１／５以下の量である。
次に、酸化雰囲気炭素析出工程について説明する。酸化雰囲気炭素析出工程は、１００℃以上６００℃以下の範囲の酸素含有雰囲気中で、加熱処理する。上記加熱処理条件の一例を挙げると、乾燥酸素雰囲気中で５００℃、２０分である。炭素高含有シリサイド電極５’の内部に不安定な状態で分散していた炭素は、上記加熱処理によって表面へ向かって一斉に移動する。そして、図３（ｈ２）に示すように、炭素高含有シリサイド電極５’から炭素を析出させる。これにより、炭素高含有シリサイド電極５’は炭素低含有シリサイド電極５へ転換される。なお、この場合も炭素低含有シリサイド電極５の典型的な炭素含有量は、珪素に対してモル比で１／５以下の量である。
そして、更に酸素雰囲気中で加熱処理を行うことで、炭素高含有シリサイド電極５’から析出された炭素およびグラファイト性固体５３の相当部分は、酸化して二酸化炭素、一酸化炭素となって気相となり外部へ放出される（第４の工程）。なお、上記２０分で表面に析出した炭素が十分に気相となって放出されない場合は、状況に応じてさらに時間を取れば良い。また、炭素低含有シリサイド電極５の表面付近のＮｉシリサイドは酸化されて、グラファイト性固体５４と炭素低含有シリサイド電極５との間にＳｉ（珪素）とＮｉの複合酸化物層５５を形成する。また、酸化雰囲気炭素析出工程は、酸素原子を含むガスのプラズマ中やＵＶ（紫外光）／オゾンなどの活性酸素雰囲気中で、図２（ｇ）の状態のシリサイド電極を１００℃以上６００℃以下にして行っても良い。なお、非酸化雰囲気炭素表面析出工程と酸化雰囲気炭素析出工程を連続して行った場合のシリサイド電極は、図３（ｈ２）の構造となる。
次に、図３（ｉ）に示すように、硝酸と硫酸の混合溶液である濃硝酸と濃硫酸の加熱混酸溶液、発煙硝酸と硫酸の混合溶液である発煙硝酸と濃硫酸の加熱混酸容液または加熱発煙硝酸に、炭素低含有シリサイド電極５の表面を浸漬させ、炭素低含有シリサイド電極５の表面に存在する残滓を除去する（第５の工程）。ここで、残滓とは、炭素低含有シリサイド電極５の表面に存在し、従来薬液法では除去することが出来ない物質である。図５（ｂ）は従来の薬液法により、炭素およびグラファイト性固体５３の除去工程を終えた炭素低含有シリサイド電極５の表面写真である。図５（ｂ）から明らかなように、残滓の存在が確認でき、後の工程で、炭素低含有シリサイド電極５上に配線電極を形成したとしても、炭素低含有シリサイド電極５と配線電極との間に残滓が存在するため、密着性が悪く、電極間のコンタクト特性も悪化することとなり、半導体装置の信頼性や製造歩留まりの低下の原因となる。この残滓を除去するために発明者等は、鋭意研究を重ね、硝酸と硫酸の混合溶液である濃硝酸と濃硫酸の加熱混酸溶液、発煙硝酸と硫酸の混合溶液である発煙硝酸と濃硫酸の加熱混酸容液または加熱発煙硝酸に、炭素低含有シリサイド電極５の表面を浸漬させることで、残滓を除去する方法を見出した。以下、残滓を除去する第５の工程について詳細に説明する。
まず、濃硝酸と濃硫酸の加熱混酸溶液に浸漬させるが、当該加熱混酸溶液の温度を当該加熱混酸溶液の沸点付近の温度とした場合、残滓除去性能が高くなることを見出した。そこで、当該加熱混酸溶液の温度を、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる温度とすることで、短時間に析出炭素除去工程を終了することができる。同様に、発煙硝酸と濃硫酸の加熱混酸溶液の温度を当該加熱混酸溶液の沸点付近の温度とした場合、残滓除去性能が高くなることを見出した。そこで、当該加熱混酸溶液の温度を、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる温度とすることで、短時間に析出炭素除去工程を終了することができる。同様に、加熱発煙硝酸の温度を当該加熱発煙硝酸の沸点付近の温度とした場合、残滓除去性能が高くなることを見出した。そこで、当該加熱発煙硝酸の温度を、当該加熱発煙硝酸の沸点−５０℃以上当該沸点以下の範囲に含まれる温度とすることで、短時間に析出炭素除去工程を終了することができる。
次に、第５の工程に用いられる濃硝酸と濃硫酸の加熱混酸溶液について説明する。第１の実施形態では、一般に販売されている重量濃度９６％の硫酸と重量濃度６１％の硝酸を、硫酸：硝酸＝１：３の混合比率で混合した混酸溶液を用いた。当該混酸溶液の温度を当該混酸容液の沸点（約１２５℃）とした。上記の条件で第５の工程を処理した場合、５分以内で、残滓を除去することができる。また、全体に対する硫酸の混合比率を高めると処理時間を短縮できる。例えば、硫酸：硝酸＝３：１の混酸溶液の温度を、当該混酸溶液の沸点（約２５０℃）とし、第５の工程を処理した場合、２分以内で除去することができる。このように、全体に対する硫酸の混合比率をあげると沸点が上昇し、処理時間が短縮できるという利点がある。
しかし、硫酸の混合比率を上げすぎると、除去効果が逆に低下してくるようになり、また、沸点が上昇するという傾向がますます顕在化してくる。そこで、混酸容液の沸点が６０℃以上２５０℃以下、望ましくは８０℃以上１６０℃以下の範囲に含まれるように、上記混酸溶液の混合比率を調整するのが良い。もし、シリサイド電極の支持治具として、半導体プロセスで一般に用いられているテフロン（登録商標）ホルダーを使用するのが前提であれば、混酸溶液の沸点がテフロンの耐熱温度よりも低くなるような混合比率（硫酸：硝酸＝１：２以下）を選ぶのが得策である。なお、加熱発煙硝酸の温度を加熱発煙硝酸の沸点とし、第５の工程を処理した場合でも、約３０分で除去することができる。
これら第５の工程後の炭素低含有シリサイド電極５の表面写真が図５（ａ）であり、残滓が除去されていることが確認できる。
なお、図３（ｈ２）に示したように、複合酸化物層５５を有する場合、炭素低含有シリサイド電極５の表面をフッ酸含有溶液に浸漬する第７の工程を処理する。第７の工程は、第４の工程と第５の工程との間又は第５の工程と後述する第６の工程との間に少なくとも１回処理される。これにより、複合酸化物層５５を除去することができる。ここで、第７の工程に用いられたフッ酸含有溶液について説明する。第１の実施形態では、重量濃度１０％以下の希釈フッ酸溶液（室温）または、濃フッ化アンモニウム溶液で濃フッ酸を７倍以上に薄めた緩衝フッ酸溶液（室温）を用いた。これにより、複合酸化物層５５を１分以内に除去できる。なお、複合酸化物層５５を１分以内に、望ましくは、３０秒以内に溶解するものなら、他の組成物を含むフッ酸含有溶液を用いても良い。例えば、１０倍の濃フッ化アンモニウム溶液で濃フッ酸を薄めた緩衝フッ酸溶液（室温）を用いた場合には、１５秒以上３０秒以下で除去することができる。
また、活性酸素または不活性ガス・プラズマでグラファイト性固体５３、５４の表面又は残滓の表面を暴露する第８の工程である溶液親和化工程を含んでいても良い。第８の工程は、第４の工程又は第５の工程の前に処理される。ここで、溶液親和化とは、第４の工程で使用される溶液がグラファイト性固体５３、５４に、第５の工程で使用される溶液が炭素低含有シリサイド電極５の表面を濡れ易いようにすることである。第８の工程の有用性は、次のように要約される。一般に、グラファイト性固体５３、５４の表面は撥溶液性が高いため、コンタクトホール４の口径が２μｍより小さくなると、第４の工程または第５の工程で用いる溶液が、コンタクトホール４内に侵入し難くなる。このため、コンタクトホール４の口径やグラファイト性固体５３、５４の表面の状態によって、処理時間が変化するという問題が起こる。残滓が存在する炭素低含有シリサイド電極５表面でも同様のことが起こる。
そこで、溶液親和化工程（第８の工程）を処理することで、コンタクトホール４の口径やグラファイト性固体５３、５４の表面、炭素低含有シリサイド電極５の表面の状態が変化しても、処理時間が変化するという問題を解決できる。すなわち、量産処理に適したシリサイド電極の製造方法を提供することが可能となる。溶液親和化工程は、グラファイト性固体５３、５４の表面又は残滓の表面、すなわち、製造途中のシリサイド電極を、酸素ラジカルまたは不活性ガス・プラズマで暴露する。上記溶液親和化工程の最も量産向きで簡便な方法は、フォトレジストの灰化で使用される酸素プラズマアッシャに、製造途中のシリサイド電極を曝す方法である。この方法なら、製造ラインに新たに専用の装置を導入する必要がなく、既存の装置を流用するだけで済む。
次に、図３（ｊ）に示すように、先の工程によってグラファイト性固体５３、５４および残滓が除去された炭素低含有シリサイド電極５の表面に、第２の金属層である配線材５６を形成する（第６の工程）。具体的には、図３（ｉ）の状態のシリサイド電極を充分洗浄し、乾燥させる。乾燥させたところで、絶縁膜３の表面、炭素低含有シリサイド電極５の表面およびコンタクトホール４の側面に、ＤＣマグネトロンスパッタリングのごとき手段で、１μｍ厚の配線材５６を形成する。ここで、配線材５６は、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ共晶合金などである。なお、Ａｌ以外の材料の配線材を用いても良い。最後に、図４（ｋ）に示すように、フォトリソグラフィとＲＩＥを用いて、配線材５６をパターニングする。これにより、配線電極６を形成する。配線電極６は、少なくともコンタクトホール４を全面被覆して、炭素低含有シリサイド電極５に接続する形状とする。上記図１（ａ）乃至図４（ｋ）の工程により、第１の実施形態に係るシリサイド電極が完成する。
以上より、第１の実施形態に係るシリサイド電極の製造方法では、ＳｉＣ基板１上に遷移金属２０５（第１の金属層）を形成する第１の工程と、遷移金属２０５を加熱処理して、炭素高含有シリサイド電極５’を形成する第２の工程と、炭素高含有シリサイド電極５’を更に加熱処理し、炭素高含有シリサイド電極５’内部の炭素および炭化物を析出する第３の工程とを含む。更に、析出された炭素およびグラファイト性固体５３、５４を除去する第４の工程と、炭素およびグラファイト性固体５３、５４を除去した後、炭素低含有シリサイド電極５の表面を、濃硝酸と濃硫酸の加熱混酸溶液、発煙硝酸と濃硫酸の加熱混酸溶液または加熱発煙硝酸に浸漬させて、炭素低含有シリサイド電極５の表面に存在する残滓を除去する第５の工程と、炭素低含有シリサイド電極５の表面に配線材５６を形成する第６の工程とを含む。これにより、グラファイト性固体５３、５４を薬液法で除去した場合でも、炭素低含有シリサイド電極５の表面に残る残滓を除去することができる。これから、炭素低含有シリサイド電極５と炭素低含有シリサイド電極５上に形成される配線材５６との密着性を向上させることができ、炭素低含有シリサイド電極５から配線材５６が剥離することを抑制でき、シリサイド電極の製造時の歩留まりの低下を防止できる。すなわち、シリサイド電極の製造時の信頼性を向上させることができる。
また、第１の実施形態に係るシリサイド電極の製造方法では、炭素低含有シリサイド電極５の表面をフッ酸含有溶液に浸漬させる第７の工程を含む。また、第３の工程は、酸化性雰囲気中で処理される。更に、第７の工程は、第４の工程と第５の工程の間または第５の工程と第６の工程の間に、少なくとも１回処理される。これにより、グラファイト性固体５４、複合酸化物層５５および残滓を除去できる。
また、第１の実施形態に係るシリサイド電極の製造方法では、第５の工程で濃硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第１の実施形態に係るシリサイド電極の製造方法では、第５の工程で発煙硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第１の実施形態に係るシリサイド電極の製造方法では、第５の工程で加熱発煙硝酸を用いた場合、当該加熱発煙硝酸の温度は、当該加熱発煙硝酸の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第１の実施形態に係るシリサイド電極の製造方法では、濃硫酸と濃硝酸の加熱混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれるように、上記加熱混酸溶液の混合比率を調整する。このようにしても、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第１の実施形態に係るシリサイド電極の製造方法に、活性酸素または不活性ガス・プラズマで、残滓の表面を暴露する第８の工程を含めても良い。これにより、撥溶液性が高い残滓の表面が、第５の工程で用いる溶液に対して、濡れ易くなる。これから、コンタクトホール４の口径が２μｍより小さくなっても、第５の工程で用いる溶液が、コンタクトホール４内に侵入し難くなることを防止できる。よって、コンタクトホール４の口径や炭素低含有シリサイド電極５上の残滓状態によって生じる処理時間のばらつきを抑制でき、量産処理に適したシリサイド電極の製造方法を提供できる。
また、第１の実施形態に係るシリサイド電極の製造方法では、絶縁膜３は、酸化シリコンおよびＰＳＧ（リン珪酸ガラス）からなる。これから、第５の工程を処理しても、絶縁膜３に損傷を与えることなく、残滓を除去できる。
また、第１の実施形態に係るシリサイド電極の製造方法では、第５の工程において、通常のＳｉ半導体製造工程で広く用いられている材料および装置を流用しているので、生産性が高く、また、原価増大を極力抑制させた製造方法を実現できる。
（第２の実施形態）
次に、第２の実施形態に係る電界効果トランジスタの製造方法について、図６乃至図１０を参照して説明する。ここで、第２の実施形態は、縦型パワーデバイスの１つである縦型ＭＯＳＦＥＴ（金属−酸化物−半導体構造の電界効果トランジスタ）に、第１の実施形態に係るシリサイド電極の製造方法を適用した例である。
まず、第２の実施形態に係る縦型ＭＯＳＦＥＴの構造について、図６を参照して説明する。図６は、縦型ＭＯＳＦＥＴユニットセルで見たときの断面図である。ここで、ユニットセルとは、素子領域の最小単位のことである。そして、第２の実施形態に係る半導体装置は、複数の素子領域（ユニットセル）７０と、素子領域（ユニットセル）７０を形成しない部分（不図示、以下、フィールド領域とする。）から構成されている。このように、大電力用半導体装置では、素子領域（ユニットセル）７０を縦横に多数並列配置して、大電流化を図っている。
図６に示すように、素子領域（ユニットセル）７０は、不純物窒素を１０１９／ｃｍ３程度添加したｎ＋型（０００１）Ｓｉ面単結晶４Ｈ−炭化珪素基板（以下、ＳｉＣ基板とする。）であるｎ＋型ＳｉＣ基板７１の表面（図中上側主面）に、厚み１０μｍ、不純物窒素を１×１０１６／ｃｍ３添加したｎ−型エピタキシャル層７２を備える。ｎ＋型ＳｉＣ基板７１の表面にｎ−型エピタキシャル層７２をホモエピタキシャル成長させている。なお、ｎ＋型ＳｉＣ基板７１には、４Ｈの他、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）のＳｉＣ基板を用いることができる。
更に、素子領域（ユニットセル）７０は、ｎ−型エピタキシャル層７２の表面の所定領域に、ｐ型不純物をｎ−型エピタキシャル層７２の不純物濃度よりも高く添加したｐ型ベース領域７３ａ、７３ｂを備える。また、ｐ型ベース領域７３ａ、７３ｂの所定領域に、ｐ型ベース領域７３ａ、７３ｂより浅く高濃度の不純物を添加したｎ＋型ソース領域７４ａ、７４ｂを備える。ｎ＋型ソース領域７４ａ、７４ｂは、第１の実施形態に係る高濃度不純物領域２（図１参照）に相当する。また、ｐ型ベース領域７３ａ、７３ｂの一部であって、かつ、ｎ＋型ソース領域７４ａ、７４ｂの外側に、ｐ型の不純物を高濃度に添加したｐ＋型ベース領域７５ａ、７５ｂを備える。ここで、ｎ−型エピタキシャル層７２、ｐ型ベース領域７３ａ、７３ｂ、ｎ＋型ソース領域７４ａ、７４ｂの不純物濃度を比較すると、ｎ−型エピタキシャル層７２の不純物濃度＜ｐ型ベース領域７３ａ、７３ｂの不純物濃度＜ｎ＋型ソース領域７４ａ、７４ｂの不純物濃度となっている。
また、素子領域（ユニットセル）７０は、ｎ−型エピタキシャル層７２、ｐ型ベース領域７３ａ、７３ｂおよびｎ＋型ソース領域７４ａ、７４ｂと接触するゲート酸化膜７５を備える。更に、ゲート酸化膜７５の表面に、導電性の多結晶シリコンのゲート電極７６を備える。更に、ゲート電極７６の側面および表面に、多結晶シリコン酸化膜７７を備える。ゲート酸化膜７５および多結晶シリコン酸化膜７７と接触する層間絶縁膜７８を備える。また、層間絶縁膜７８、ゲート酸化膜７５、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂにまたがってソース窓７９ａ、７９ｂが開口されている。
ソース窓７９ａ、７９ｂ内で、かつ、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂの異極性領域に同時にオーミックコンタクトを与えるソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂを備える。ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂは、第１の実施形態に係る第３の工程と同様の工程により、炭素濃度を低減される。また、素子領域（ユニットセル）７０は、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂを、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂを介して、半導体装置外の回路や半導体装置上の他の回路要素に結線するための配線電極８２を備える。配線電極８２は、例えば、Ａｌ−Ｓｉ配線電極などでも良い。
一方、素子領域（ユニットセル）７０は、ｎ＋型ＳｉＣ基板７１の裏面に、ＭＯＳＦＥＴセルのドレインにオーミックコンタクトを付与するドレイン電極（炭素低含有シリサイド電極）８１を備える。ドレイン電極（炭素低含有シリサイド電極）８１も、第１の実施形態に係る第３の工程と同様の工程により、炭素濃度を低減される。ドレイン電極（炭素低含有シリサイド電極）８１の裏面に、ダイボンディングを円滑に行うことを目的とした実装配線６１を備える。実装配線６１は、例えば、Ｔｉ／Ｎｉ／Ａｇ積層膜である。更に、ゲート電極７６と接触し、かつ、ゲート窓底部に設けられた炭素低含有シリサイド電極（不図示）と、当該炭素低含有シリサイド電極と接触する配線電極（不図示）を備える。上記の構成によって、素子領域（ユニットセル）７０は電界効果トランジスタの機能を取得している。
次に、図６に示した縦型ＭＯＳＦＥＴの素子領域（ユニットセル）７０の製造方法、すなわち、縦型ＭＯＳＦＥＴの素子領域（ユニットセル）７０を複数含む第２の実施形態に係る半導体装置の製造方法について、図７乃至図１０を参照して説明する。図７は、図６に示す縦型ＭＯＳＦＥＴの製造方法を示す断面工程図である。図８は図７に続く断面工程図、図９は図８に続く断面工程図、図１０は図９に続く断面工程図である。第２の実施形態に係る縦型ＭＯＳＦＥＴの素子領域（ユニットセル）７０を複数有する半導体装置の製造方法は、図７（ａ）乃至図１０（ｉ）に示した工程を含む。以下、図７（ａ）から図１０（ｉ）の順に各工程を説明する。
まず、図７（ａ）に示すように、ｎ＋型ＳｉＣ基板７１の表面に、厚み約１０μｍのｎ−型エピタキシャル層７２をホモエピタキシャル成長させる。次に、図１（ｂ）の工程で説明した高温選択イオン注入法で、ｎ−型エピタキシャル層７２の所定領域に、ｐ型不純物またはｎ型不純物をイオン注入する。イオン注入が終了したところで、最終のイオン注入マスク（不図示）を緩衝フッ酸溶液に浸漬して全面除去する。次に、イオン注入後のｎ−型エピタキシャル層７２およびｎ＋型ＳｉＣ基板７１を十分洗浄し、乾燥させる。次に、活性化アニール工程を処理し、全ての不純物を一挙に活性化させて、ｐ型ベース領域７３ａ、７３ｂ、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂを形成する。
ここで、ｐ型ベース領域７３ａ、７３ｂ、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂのイオン注入条件の一例を示すと次のとおりである。
ｐ型ベース領域７３ａ、７３ｂのイオン注入条件
不純物：Ａｌ＋イオン
基板温度：７５０℃
加速エネルギー／ドーズ量：３６０ｋｅＶ／５×１０１３ｃｍ−２
ｐ＋型ベース領域７５ａ、７５ｂのイオン注入条件
イオン種：Ａｌ＋
注入温度：７５０℃
加速エネルギー／ドーズ量：
３０ｋｅＶ／１．０×１０１５ｃｍ−２
５０ｋｅＶ／１．０×１０１５ｃｍ−２
７０ｋｅＶ／２．０×１０１５ｃｍ−２
１００ｋｅＶ／３．０×１０１５ｃｍ−２
ｎ＋型ソース領域７４ａ、７４ｂのイオン注入条件
イオン種：ｐ＋（リン）
注入温度：５００℃
加速エネルギー／ドーズ量：
４０ｋｅＶ／５．０×１０１４ｃｍ−２
７０ｋｅＶ／６．０×１０１４ｃｍ−２
１００ｋｅＶ／１．０×１０１５ｃｍ−２
１６０ｋｅＶ／２．０×１０１５ｃｍ−２
また、上記活性化アニール工程では、高純度のカーボンサセプタの上に、ｎ−型エピタキシャル層７２の表面が上を向くように置く。すなわち、ｎ＋型ＳｉＣ基板７１の裏面がサセプタに接するように置く。次に、高純度不活性ガス（例えば、Ａｒ）雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気の中で、１６００℃以上の温度で１分以上数分以下の急速加熱処理を行う。
次に、図７（ｂ）に示すように、図７（ａ）の状態の素子領域（ユニットセル）７０を含む半導体装置を十分洗浄し、乾燥させる。次に、１１００℃、ドライ酸素雰囲気中で犠牲酸化し、ｎ−型エピタキシャル層７２、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂの表面に熱酸化膜を成長させる。次に、緩衝フッ酸溶液に浸漬して、当該熱酸化膜を除去する。上記のように、犠牲酸化し、熱酸化膜を成長させ、緩衝フッ酸溶液で当該熱酸化膜を除去する工程を犠牲酸化工程とする。当該熱酸化膜の厚みは、５０ｎｍ未満、好ましくは５ｎｍ以上２０ｎｍ以下が望ましい。上記犠牲酸化工程により、ｎ−型エピタキシャル層７２、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂの表面から、縦型ＭＯＳＦＥＴの不良の要因となる汚染層や不整層が適切に除去される。
次に、上記犠牲酸化工程を処理した後、図７（ａ）の状態と同様の状態の素子領域（ユニットセル）７０を含む半導体装置を十分洗浄する。次に、１１００℃、ドライ酸素雰囲気中で熱酸化し、表裏全面に凡そ５ｎｍ以上２０ｎｍ以下の厚みの熱酸化膜を成長させる。更に、ｎ＋型ＳｉＣ基板７１の表面側の熱酸化膜上に、常圧化学的気相成長法（以下、ＡＰＣＶＤとする。）などの手段を用いて厚い（６００ｎｍ厚）のＳｉＯ２膜を堆積する。これにより、当該熱酸化膜とＡＰＣＶＤ−ＳｉＯ２膜からなる２層構造のフィールド絶縁膜１００を形成する（以下、フィールド絶縁膜１００の形成工程とする。）。また、フィールド絶縁膜１００の形成工程に含まれる上記熱酸化工程により、ｎ＋型ＳｉＣ基板７１の裏面にも、厚み１００ｎｍ以上の一過性の熱酸化膜９７が形成される。フィールド絶縁膜１００を形成する上記熱酸化膜は、ｎ−型エピタキシャル層７２、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂとフィールド絶縁膜１００との界面を安定化させ、縦型ＭＯＳＦＥＴの耐電圧性を高め、そのばらつきを抑制する効果がある。
次に、図７（ｃ）に示すように、周知のフォトリソグラフィと周知のウェットエッチングとを用いて、または、周知のフォトリソグラフィと、周知のドライエッチングおよび周知のウェットエッチングを組み合わせたエッチング手段とを用いて、フィールド絶縁膜１００を選択エッチングする。これにより、各々の素子領域（ユニットセル）７０から、フィールド絶縁膜１００が除去される。そして、一過性の熱酸化膜９７はウェットエッチングで消失する。そのため、フィールド絶縁膜１００を除去した状態の素子領域（ユニットセル）７０の構造は、図７（ａ）と同様になる。なお、上記半導体装置のフィールド領域には、フィールド絶縁膜１００を残したままとする。
次に、フィールド絶縁膜１００を除去した後、図７（ａ）の状態と同様の状態の素子領域（ユニットセル）７０を含む半導体装置を再び十分洗浄する。上記洗浄工程の最終段階において、図７（ａ）の状態と同様の状態の素子領域（ユニットセル）７０の表面に生成した化学的酸化膜（ＳｉＯ２膜）を除去するために、緩衝フッ酸溶液に５秒以上１０秒以下の時間浸し、超純水で緩衝フッ酸溶液をすすぎ落とす。次に、図７（ａ）の状態と同様の状態の素子領域（ユニットセル）７０を含む半導体装置を乾燥させ、直ちに熱酸化して、素子領域（ユニットセル）７０の表面に所望の厚み（例えば、４０ｎｍ厚）のゲート酸化膜７５を成長させる。同時に、ｎ＋型ＳｉＣ基板７１の裏面に一過性の熱酸化膜９８が成長する。ゲート酸化膜７５を成長させる熱酸化処理条件としては、これに限定されるわけではないが、例えば、温度１１６０℃でのドライ酸化が良い。ここで重要なポイントは、ゲート酸化膜７５を成長させる熱酸化処理の温度は、全ての後続工程のどの熱処理温度よりも高く設定するということである。
次に、素子領域（ユニットセル）７０の表裏全面に、シラン原料を用いた減圧ＣＶＤ法（成長温度６００℃以上７００℃以下）で、厚み３００ｎｍ以上４００ｎｍ以下の多結晶シリコン膜８４を成膜する。次に、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃以上９５０℃以下）で、ｎ＋型ＳｉＣ基板７１の表面側の多結晶シリコン膜（不図示）にＰ（リン）を添加し、導電性を付与する。続いて、表面にフォトレジストを塗布して、フォトリソグラフィと、Ｃ２Ｆ６と酸素をエッチャント（エッチング液）としたＲＩＥとを用いて、導電性が付与された多結晶シリコン膜の不要な部分を取り除き、ゲート電極７６を形成する。
次に、図８（ｄ）に示すように、図７（ｃ）の状態の素子領域（ユニットセル）７０を含む半導体装置を十分洗浄して、十分清浄化する。次に、９００℃のドライ酸素雰囲気中で熱酸化させ、ゲート電極７６の周囲に多結晶シリコン酸化膜７７を成長させる。同時に、多結晶シリコン膜８４の裏面に多結晶シリコン酸化膜８５が成長する。次に、ゲート酸化膜７５の表面全面および多結晶シリコン酸化膜７７の周囲に、層間絶縁膜７８を堆積する。層間絶縁膜７８としては、シランと酸素を原料としたＡＰＣＶＤで形成した約１μｍ厚のＳｉＯ２膜（ＮＳＧ）、リンを添加したリン珪酸ガラス（ＰＳＧ）、あるいは、リン珪酸ガラス（ＰＳＧ）にホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）などを用いることができる。なお、これに限定されるものではない。次に、図８（ｄ）の状態の素子領域（ユニットセル）７０を含む半導体装置を通常の拡散炉に入れ、Ｎ２雰囲気中で数１０分の穏やかな熱処理を行い、層間絶縁膜７８を高密度化する。層間絶縁膜７８を高密度化する熱処理温度は、ゲート酸化膜７５を成長させる熱酸化処理の温度より低い温度、例えば、９００℃以上１０００℃以下の範囲で適宜選ばれる。
次に、図８（ｅ）に示すように、周知のフォトリソグラフィと、周知のドライエッチングおよび周知のウェットエッチングを組み合わせたエッチング手段とを用いて、層間絶縁膜７８とゲート酸化膜７５にソース窓７９ａ、７９ｂを開口する。同時に、図８（ｄ）の状態の素子領域（ユニットセル）７０にゲート窓（不図示）を開口する。更に、ソース窓７９ａ、７９ｂおよびゲート窓を開口する工程により、多結晶シリコン酸化膜８５も除去される。次に、ソース窓７９ａ、７９ｂおよびゲート窓が開口された素子領域（ユニットセル）７０を含み、フォトレジストマスクが着いたままの半導体装置を、超純水で十分すすぎ、乾燥させる。
直ちに、ソース窓７９ａ、７９ｂおよびゲート窓が開口された素子領域（ユニットセル）７０を含み、フォトレジストマスクが着いたままの半導体装置の表面全面に、電子ビーム蒸着あるいはＤＣマクネトロンスパッタリングなどの手段で、遷移金属コンタクト母材を蒸着する。次に、フォトレジストマスクを剥離する。これにより、図８（ｅ）に示したように、ソース窓７９ａ、７９ｂ内で、かつ、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂと接触する位置に、第１の金属層である遷移金属８７ａ、８７ｂを形成する。また、ゲート窓底部（不図示）に、第１の金属層である遷移金属コンタクト層（不図示）が形成される。遷移金属コンタクト母材としては、例えば、５０ｎｍ厚のＮｉあるいはＣｏなどを用いることができる。なお、他の所望の材料でも良い。以下、遷移金属コンタクト母材にＮｉを用いた場合で説明する。
次に、図９（ｆ）に示すように、図８（ｅ）の状態の素子領域（ユニットセル）７０を含む半導体装置を十分洗浄して、乾燥させる。次に、図８（ｅ）の状態の素子領域（ユニットセル）７０を含む半導体装置の表面全面に、厚み１μｍ以上の保護用レジスト材（不図示）を塗布する。なお、当該保護用レジスト材は、フォトレジストでも良い。次に、ＣＦ４とＯ２を用いたドライエッチングを行い、多結晶シリコン膜８４を除去する。続いて、緩衝フッ酸溶液に浸漬し、熱酸化膜９８を除去し、ｎ＋型ＳｉＣ基板７１の裏面に清浄な結晶面を露出させる。次に、上記保護用レジスト材が付いたままの半導体装置を十分に洗浄し、乾燥させる。更に、上記保護用レジスト材が付いたままの半導体装置を、速やかに高真空に維持された蒸着装置の中に据え付け、ｎ＋型ＳｉＣ基板７１の裏面に、所望の遷移金属を蒸着する。所望の遷移金属として、例えば、５０ｎｍ以上１５０ｎｍ以下の厚みのＮｉ膜などを用いることができる。
次に、所望の遷移金属の蒸着が終了したら、専用の剥離剤を用いて、上記保護用レジスト材を除去し、十分洗浄する。直ちに、所望の遷移金属が蒸着された素子領域（ユニットセル）７０を含む半導体装置を急速加熱処理装置に設置して、高純度Ａｒ雰囲気中で１０００℃、２分間の熱処理（コンタクトアニール）を実施する。これにより、図９（ｆ）に示したように、遷移金属８７ａ、８７ｂと、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂとが固相反応し、炭素高含有シリサイド電極であるソース電極８８ａ、８８ｂを形成する。これにより、ソース電極８８ａ、８８ｂとｎ＋型ソース領域７４ａ、７４ｂとの接合面で極めて低抵抗のオーミックコンタクトが実現される。また、ソース電極８８ａ、８８ｂとｐ＋型ベース領域７５ａ、７５ｂとの接合面でも極めて低抵抗のオーミックコンタクトが実現される。形成されたソース電極８８ａ、８８ｂは、１０−６Ωｃｍ２台かそれ以下の極めて低いコンタクト抵抗を示す。
同時に、ｎ＋型ＳｉＣ基板７１の裏面に形成したｎ＋＋型ドレイン領域６０と、所望の遷移金属とが固相反応し、炭素高含有シリサイド電極であるドレイン電極８９を形成する。なお、ｎ＋＋型ドレイン領域６０は、第１の実施形態に係る高濃度不純物領域２（図１参照）に相当する。これにより、ドレイン電極８９とｎ＋＋型ドレイン領域６０との接合面で極めて低抵抗のオーミックコンタクトが実現される。形成されたドレイン電極８９は、１０−６Ωｃｍ２台かそれ以下の極めて低いコンタクト抵抗を示す。更に、ゲート窓底部の遷移金属コンタクト層と下地とが固相反応し、ゲート窓底部の炭素高含有シリサイド電極（不図示）を形成する。これにより、ゲート窓底部の炭素高含有シリサイド電極と下地との接合面で極めて低抵抗のオーミックコンタクトが実現される。形成されたゲート窓底部の炭素高含有シリサイド電極も、１０−６Ωｃｍ２台かそれ以下の極めて低いコンタクト抵抗を示す。
次に、図９（ｇ）に示すように、第１の実施形態に係る第３の工程と同様の工程、すなわち、非酸化雰囲気炭素表面析出工程（図３（ｈ１）参照）または酸化雰囲気炭素析出工程（図３（ｈ２）参照）と同様の工程を処理する。更に、第１の実施形態に係る第４の工程（析出炭素除去工程）および第５の工程（残滓を除去する工程）および／または第７の工程（複合酸化物５５を除去する工程）と同様の工程を処理する（図３（ｉ）参照）。具体的には、ソース電極８８ａ、８８ｂ、ドレイン電極８９およびゲート窓底部の炭素高含有シリサイド電極から短時間に過剰な炭素を析出し、炭素およびグラファイト性固体を除去し、残滓を除去する。これから、ソース電極８８ａ、８８ｂはソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂへ、ドレイン電極８９はドレイン電極（炭素低含有シリサイド電極）８１へ、ゲート窓底部の炭素高含有シリサイド電極は炭素低含有シリサイド電極へ転換される。なお、第１の実施形態に係る第５の工程と同様の工程では、濃硝酸と濃硫酸の加熱混酸容液、発煙硝酸と濃硫酸の加熱混酸容液または加熱発煙硝酸を用いている。
次に、図１０（ｈ）に示すように、図９（ｇ）の状態の素子領域（ユニットセル）７０を含む半導体装置を十分洗浄し、乾燥させる。当該半導体装置の表面全面に、ＤＣマグネトロンスパッタリングなどで、表側主面配線電極材料、例えば、Ａｌを蒸着する。次に、フォトリソグラフィとドライエッチング手段（例えば、ＲＩＥなど）とを用いて、蒸着した表側主面配線電極材料をパターニングして、フォトレジストを剥離する。次に、洗浄して乾燥すると、図１０（ｈ）に示したように、第２の金属層である配線電極８２が形成される。同時に、ゲート窓底部の炭素低含有シリサイド電極と接触する第２の金属層である配線電極（不図示）も形成される。
なお、配線電極８２とソース電極８０ａ、８０ｂとの間に、両導体の付着力や接触抵抗、耐熱性を改善することを目的とした、ＴｉやＴｉＮ、ＴａＮなどの導電体を挿入しても良い。当該導電体を挿入する場合には、ＴｉやＴｉＮ、ＴａＮなどを先に成膜してから、上記表側主面配線電極材料を蒸着する。また、表側主面配線電極材料がＡｌの場合には、Ａｌと同じエッチャントガスで、ＴｉやＴｉＮ、ＴａＮなども連続的にパターニングできる。同様に、ゲート窓底部の炭素低含有シリサイド電極と配線電極との間に、両導体の付着力や接触抵抗、耐熱性を改善することを目的とした、ＴｉやＴｉＮ、ＴａＮなどの導電体を挿入しても良い。
最後に、図１０（ｉ）に示すように、ドレイン電極（炭素低含有シリサイド電極）８１の裏面全面に、ＤＣマグネトロンスパッタリングなどで、ダイボンド実装などに使用する実装電極材料を蒸着する。これにより、実装電極６１が形成される。実装電極６１は、Ｔｉ（５０ｎｍ厚）とＮｉ（１００ｎｍ厚）とＡｇ（１５０ｎｍ厚）をこの順に積層したＴｉ／Ｎｉ／Ａｇ積層膜である。なお、実装電極６１は、もちろんこれに限ったものではない。上記図７（ａ）乃至図１０（ｉ）の工程により、図６に示した縦型ＭＯＳＦＥＴの素子領域（ユニットセル）７０を複数含む半導体装置が完成する。
以上より、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、ｎ＋型ＳｉＣ基板７１上に、すなわち、ソース窓７９ａ、７９ｂ内で、かつ、ｎ＋型ソース領域７４ａ、７４ｂおよびｐ＋型ベース領域７５ａ、７５ｂと接触する位置に、遷移金属８７ａ、８７ｂを形成し、同時に、遷移金属コンタクト層をゲート窓底部に形成する第１の工程を含む。また、遷移金属８７ａ、８７ｂおよび遷移金属コンタクト層を加熱処理して、ソース電極８８ａ、８８ｂおよびゲート窓底部の炭素高含有シリサイド電極を形成する第２の工程と、ソース電極８８ａ、８８ｂおよびゲート窓底部の炭素高含有シリサイド電極を更に加熱処理し、ソース電極８８ａ、８８ｂおよびゲート窓底部の炭素高含有シリサイド電極内部の炭素および炭化物を析出する第３の工程と、析出された炭素およびグラファイト性固体を除去する第４の工程とを含む。更に、炭素およびグラファイト性固体を除去した後、濃硝酸と濃硫酸の加熱混酸溶液、発煙硝酸と濃硫酸の加熱混酸溶液または加熱発煙硝酸に、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面およびゲート窓底部の炭素低含有シリサイド電極の表面を浸漬させて、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面およびゲート窓底部の炭素低含有シリサイド電極の表面に存在する残滓を除去する第５の工程と、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面およびゲート窓底部の炭素低含有シリサイド電極の表面に配線電極８２を形成する第６の工程とを含む。
これにより、第１の実施形態と同様に、グラファイト性固体を薬液法で除去した場合でも、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面に残る残滓、および、ゲート窓底部の炭素低含有シリサイド電極の表面に残る残滓を除去することができる。これから、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂとソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂ上に形成される配線電極８２との密着性を向上させることができ、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂから配線電極８２が剥離することを抑制できる。また、ゲート窓底部の炭素低含有シリサイド電極と当該炭素低含有シリサイド電極上に形成される配線電極との密着性を向上させることができ、ゲート窓底部の炭素低含有シリサイド電極から配線電極が剥離することを抑制できる。よって、縦型ＭＯＳＦＥＴの製造時の歩留まりの低下を防止できる。すなわち、シリサイド電極の製造時の信頼性を向上させることができる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、第４の工程は、非酸化性雰囲気中で処理される。これにより、グラファイト性固体を除去できる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面およびゲート窓底部の炭素低含有シリサイド電極の表面をフッ酸含有溶液に浸漬させる第７の工程を含む。また、第３の工程は、酸化性雰囲気中で処理される。更に、第７の工程は、第４の工程と第５の工程の間または第５の工程と第６の工程の間に、少なくとも１回処理される。これにより、グラファイト性固体、複合酸化物層および残滓を除去できる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、第５の工程で濃硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、第５の工程で発煙硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、第５の工程で加熱発煙硝酸を用いた場合、当該加熱発煙硝酸の温度は、当該加熱発煙硝酸の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、濃硫酸と濃硝酸の加熱混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれるように、上記加熱混酸溶液の混合比率を調整する。このようにしても、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法に、活性酸素または不活性ガス・プラズマで、残滓の表面を暴露する第８の工程を含めても良い。これにより、撥溶液性が高い残滓の表面が、第５の工程で用いる溶液に対して、濡れ易くなる。これから、ソース窓７９ａ、７９ｂおよびゲート窓の口径が２μｍより小さくなっても、第５の工程で用いる溶液が、ソース窓７９ａ、７９ｂおよびゲート窓内に侵入し難くなることを防止できる。よって、ソース窓７９ａ、７９ｂおよびゲート窓の口径、残滓状態によって生じる処理時間のばらつきを抑制でき、量産処理に適した縦型ＭＯＳＦＥＴの製造方法を提供できる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、層間絶縁膜７８は、ＳｉＯ２膜（ＮＳＧ）、リン珪酸ガラス（ＰＳＧ）またはホウ素リン珪酸ガラス（ＢＰＳＧ）などからなる。これから、第５の工程を処理しても、層間絶縁膜７８に損傷を与えることなく、残滓を除去できる。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、第５の工程において、通常のＳｉ半導体製造工程で広く用いられている材料および装置を流用しているので、生産性が高く、また、原価増大を極力抑制させた製造方法を実現できる。
本発明に係るシリサイド電極の製造方法では、ＳｉＣ基板１上に、遷移金属２０５を形成する第１の工程と、遷移金属２０５を加熱処理して、炭素高含有シリサイド電極５’を形成する第２の工程と、炭素高含有シリサイド電極５’を更に加熱処理し、炭素高含有シリサイド電極５’内部の炭素および炭化物を析出する第３の工程と、析出された炭素およびグラファイト性固体５３、５４を除去する第４の工程とを含む。更に、炭素およびグラファイト性固体５３、５４を除去した後、濃硝酸と濃硫酸の加熱混酸溶液、発煙硝酸と濃硫酸の加熱混酸溶液または加熱発煙硝酸に炭素低含有シリサイド電極５の表面を浸漬させて、炭素低含有シリサイド電極５の表面に存在する残滓を除去する第５の工程と、炭素低含有シリサイド電極５の表面に配線材５６を形成する第６の工程とを含む。これより、グラファイト性固体５３、５４を薬液法で除去した場合でも、炭素低含有シリサイド電極５の表面に残る残滓を除去することができる。
また、本発明に係るシリサイド電極の製造方法では、第３の工程は、非酸化性雰囲気中で処理される。これにより、グラファイト性固体５３を除去できる。
また、本発明に係るシリサイド電極の製造方法では、炭素低含有シリサイド電極５の表面をフッ酸含有溶液に浸漬させる第７の工程を含む。また、第３の工程は、酸化性雰囲気中で処理される。更に、第７の工程は、第４の工程と第５の工程の間または第５の工程と第６の工程の間に、少なくとも１回処理される。これにより、グラファイト性固体５４、複合酸化物層５５および残滓を除去できる。
また、本発明に係るシリサイド電極の製造方法では、第５の工程で濃硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、本発明に係るシリサイド電極の製造方法では、第５の工程で発煙硝酸と濃硫酸の加熱混酸溶液を用いた場合、当該加熱混酸溶液の温度は、当該加熱混酸溶液の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、本発明に係るシリサイド電極の製造方法では、第５の工程で加熱発煙硝酸を用いた場合、当該加熱発煙硝酸の温度は、当該加熱発煙硝酸の沸点−５０℃以上当該沸点以下の範囲に含まれる。これにより、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、本発明に係るシリサイド電極の製造方法では、濃硫酸と濃硝酸の加熱混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれるように、上記加熱混酸溶液の混合比率を調整する。このようにしても、残滓を効率良く除去でき、第５の工程を短時間で終了することができる。
また、本発明に係るシリサイド電極の製造方法に、活性酸素または不活性ガス・プラズマで、残滓の表面を暴露する第８の工程を含めても良い。これにより、撥溶液性が高い残滓の表面が、第５の工程で用いる溶液に対して、濡れ易くなる。これから、コンタクトホール４の口径が２μｍより小さくなっても、第５の工程で用いる溶液が、コンタクトホール４内に侵入し難くなることを防止できる。よって、コンタクトホール４の口径や炭素低含有シリサイド電極５上の残滓状態によって生じる処理時間のばらつきを抑制でき、量産処理に適したシリサイド電極の製造方法を提供できる。
また、本発明に係る半導体装置は、電界効果トランジスタである。これにより、グラファイト性固体を薬液法で除去した場合でも、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂの表面に残る残滓、および、ゲート窓底部の炭素低含有シリサイド電極の表面に残る残滓を除去することができる。
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１の実施形態に係るシリサイド電極の製造方法で製造されたシリサイド電極では、コンタクトホール４内で、かつ、ＳｉＣ基板１の表面に炭素低含有シリサイド電極５が形成されているが、特にこれに限定されるものでなく、コンタクトホール４は無くても良い。
また、第１の実施形態に係るシリサイド電極の製造方法では、重量濃度９６％の硫酸と重量濃度６１％の硝酸を、硫酸：硝酸＝１：３の混合比率で混合した混酸溶液を用いているが、特にこれに限定されるものでなく、硫酸の濃度は、０％以外の如何なる濃度でも良い。同様に、硝酸の濃度は、０％以外の如何なる濃度でも良い。更に、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、硫酸および硝酸の濃度を具体的に説示していないが、同様に、硫酸の濃度は０％以外の如何なる濃度でも良いし、硝酸の濃度は０％以外の如何なる濃度でも良い。
また、第１の実施形態に係るシリサイド電極の製造方法では、重量濃度９６％の硫酸と重量濃度６１％の硝酸を、硫酸：硝酸＝１：３の混合比率で混合した混酸溶液を用いているが、特にこれに限定されるものでなく、混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれるような混合比率であれば、如何なる比率でも良い。更に、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、混合比率を具体的に説示していないが、同様に、混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれるような混合比率であれば、如何なる比率でも良い。
また、第１の実施形態に係るシリサイド電極の製造方法では、濃硫酸と濃硝酸の加熱混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれれば、濃硫酸と濃硝酸の混合比率を調整可能であるが、特にこれに限定されるものでなく、濃硫酸と発煙硝酸の加熱混酸溶液でも、同様に調整可能である。更に、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、具体的に説示していないが、同様に、濃硫酸と発煙硝酸の加熱混酸溶液の沸点が６０℃以上２５０℃以下の範囲に含まれれば、濃硫酸と発煙硝酸の混合比率を調整可能である。
また、第２の実施形態では、第１の実施形態に係るシリサイド電極の製造方法を縦型ＭＯＳＦＥＴに適用したが、特にこれに限定されるものでなく、他のＩＧＢＴ、ＪＦＥＴ、ＳＩＴ、ＭＥＳＦＥＴにも適用可能である。
また、第２の実施形態に係る縦型ＭＯＳＦＥＴの製造方法では、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂと配線電極８２との構造体、および、ゲート窓底部の炭素低含有シリサイド電極と配線電極との構造体を、ｎ＋型ＳｉＣ基板７１の表面側に形成し、ドレイン電極（炭素低含有シリサイド電極）８１と実装配線６１との構造体をｎ＋型ＳｉＣ基板７１の裏面側に形成しているが、特にこれに限定されるものでなく、ソース電極（炭素低含有シリサイド電極）８０ａ、８０ｂと配線電極８２との構造体のみ形成しても良い。同様に、ゲート窓底部の炭素低含有シリサイド電極と配線電極との構造体のみ形成しても良いし、ドレイン電極（炭素低含有シリサイド電極）８１と実装配線６１との構造体のみ形成しても良い。
本発明の第１の実施形態に係るシリサイド電極の製造方法を示す断面工程図。 図１に続く断面工程図。 図２に続く断面工程図。 図３に続く断面工程図。 図３および図４に示す炭素低含有シリサイド電極の表面拡大図。 本発明の第２の実施形態に係る縦型ＭＯＳＦＥＴを示す断面図。 図６に示す縦型ＭＯＳＦＥＴの製造方法を示す断面工程図。 図７に続く断面工程図。 図８に続く断面工程図。 図９に続く断面工程図。
符号の説明
１ ＳｉＣ基板、２ 高濃度不純物領域、３ 厚い絶縁膜、
４ コンタクトホール、５ 炭素低含有シリサイド電極、
５’ 炭素高含有シリサイド電極、６ 配線電極、
５３、５４ グラファイト性固体、５５ 複合酸化物層、
５６ 第２の金属層である配線材、６０ ｎ＋＋型ドレイン領域、
６１ 実装配線、７０ 素子領域（ユニットセル）、
７１ ｎ＋型ＳｉＣ基板、７２ ｎ−型エピタキシャル層、
７３ａ、７３ｂ ｐ型ベース領域、７４ａ、７４ｂ ｎ＋型ソース領域、
７５ ゲート酸化膜、７５ａ、７５ｂ ｐ＋型ベース領域、７６ ゲート電極、
７７ 多結晶シリコン酸化膜、７８ 層間絶縁膜、７９ａ、７９ｂ ソース窓、
８０ａ、８０ｂ ソース電極（炭素低含有シリサイド電極）、
８１ ドレイン電極（炭素低含有シリサイド電極）、
８２ 第２の金属層である配線電極、８４ 多結晶シリコン膜、
８５ 多結晶シリコン酸化膜、８７ａ、８７ｂ 第１の金属層である遷移金属、
８８ａ、８８ｂ シリサイド電極であるソース電極、
８９ ドレイン電極、９７ 熱酸化膜、９８ 熱酸化膜、
１００ フィールド絶縁膜、
２００ イオン注入マスク、２０１ 注入予定領域、
２０２ イオン注入スルー膜、２０３ 不純物イオン、
２０４ フォトレジスト、２０５ 第１の金属層である遷移金属

Claims (9)

  1. 炭化珪素基板上に、第１の金属層を形成する第１の工程と、
    前記第１の金属層を熱処理し、電極を形成する第２の工程と、
    前記電極を更に加熱処理し、前記電極内部の炭素および炭化物を析出する第３の工程と、
    前記炭素および炭化物を除去する第４の工程と、
    前記炭素および炭化物を除去した後に、前記電極の表面を硝酸と硫酸の混合溶液、発煙硝酸と硫酸の混合溶液または発煙硝酸に浸漬させて、当該電極の表面に存在する残滓を除去する第５の工程と、
    前記電極の表面に第２の金属層を形成する第６の工程とを含むことを特徴とする半導体装置の電極の製造方法。
  2. 前記第３の工程は、非酸化性雰囲気中で処理されることを特徴とする請求項１に記載の半導体装置の電極の製造方法。
  3. 前記電極の前記表面をフッ酸含有溶液に浸漬させる第７の工程を含み、
    前記第３の工程は、酸化性雰囲気中で処理され、
    前記第７の工程は、前記第４の工程と前記第５の工程の間または前記５の工程と前記第６の工程の間に、少なくとも１回処理されることを特徴とする請求項１に記載の半導体装置の電極の製造方法。
  4. 前記第５の工程で前記硝酸と前記硫酸の前記混合溶液を用いた場合、該混合溶液の温度は、該混合溶液の沸点−５０℃以上前記沸点以下の範囲に含まれることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の電極の製造方法。
  5. 前記第５の工程で前記発煙硝酸と前記硫酸の前記混合溶液を用いた場合、該混合溶液の温度は、該混合溶液の沸点−５０℃以上前記沸点以下の範囲に含まれることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の電極の製造方法。
  6. 前記第５の工程で前記発煙硝酸を用いた場合、該発煙硝酸の温度は、該発煙硝酸の沸点−５０℃以上前記沸点以下の範囲に含まれることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の電極の製造方法。
  7. 前記混合溶液の前記沸点が６０℃以上２５０℃以下の範囲に含まれるように、前記混合溶液の混合比率を調整することを特徴とする請求項４または５に記載の半導体装置の電極の製造方法。
  8. 活性酸素または不活性ガス・プラズマで前記残滓の表面を暴露する第８の工程を含むことを特徴とする請求項１乃至７のいずれかに記載の半導体装置の電極の製造方法。
  9. 前記半導体装置は、電界効果トランジスタであることを特徴とする請求項１乃至８のいずれかに記載の半導体装置の電極の製造方法。
JP2008016937A 2008-01-28 2008-01-28 半導体装置の電極の製造方法 Pending JP2009177102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008016937A JP2009177102A (ja) 2008-01-28 2008-01-28 半導体装置の電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008016937A JP2009177102A (ja) 2008-01-28 2008-01-28 半導体装置の電極の製造方法

Publications (1)

Publication Number Publication Date
JP2009177102A true JP2009177102A (ja) 2009-08-06

Family

ID=41031862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016937A Pending JP2009177102A (ja) 2008-01-28 2008-01-28 半導体装置の電極の製造方法

Country Status (1)

Country Link
JP (1) JP2009177102A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
JP2012190829A (ja) * 2011-03-08 2012-10-04 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
WO2013027502A1 (ja) 2011-08-19 2013-02-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9041007B2 (en) 2010-11-25 2015-05-26 Mitsubishi Electric Corporation Semiconductor device
CN105518829A (zh) * 2014-04-18 2016-04-20 富士电机株式会社 半导体装置的制造方法
US9548205B2 (en) 2014-04-18 2017-01-17 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
JP2017092361A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置の製造方法
US9666676B2 (en) 2014-10-29 2017-05-30 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device by exposing, to a hydrogen plasma atmosphere, a semiconductor substrate
US9972499B2 (en) 2014-04-18 2018-05-15 Fuji Electric Co., Ltd. Method for forming metal-semiconductor alloy using hydrogen plasma
JP2018170379A (ja) * 2017-03-29 2018-11-01 国立研究開発法人産業技術総合研究所 半導体装置、太陽電池及び太陽電池の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188856A (ja) * 1988-01-22 1989-07-28 Matsushita Electric Ind Co Ltd レジスト除去方法
JPH06260456A (ja) * 1993-03-08 1994-09-16 Nikon Corp 多層配線構造の製造方法
JP2004253524A (ja) * 2003-02-19 2004-09-09 Mitsubishi Gas Chem Co Inc 洗浄液およびそれを用いた洗浄法
JP2006148009A (ja) * 2004-11-24 2006-06-08 Shindengen Electric Mfg Co Ltd 半導体素子の電極形成方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188856A (ja) * 1988-01-22 1989-07-28 Matsushita Electric Ind Co Ltd レジスト除去方法
JPH06260456A (ja) * 1993-03-08 1994-09-16 Nikon Corp 多層配線構造の製造方法
JP2004253524A (ja) * 2003-02-19 2004-09-09 Mitsubishi Gas Chem Co Inc 洗浄液およびそれを用いた洗浄法
JP2006148009A (ja) * 2004-11-24 2006-06-08 Shindengen Electric Mfg Co Ltd 半導体素子の電極形成方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041007B2 (en) 2010-11-25 2015-05-26 Mitsubishi Electric Corporation Semiconductor device
US9842906B2 (en) 2010-11-25 2017-12-12 Mitsubishi Electric Corporation Semiconductor device
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
US9117836B2 (en) 2011-02-28 2015-08-25 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof
JP2012190829A (ja) * 2011-03-08 2012-10-04 Sanken Electric Co Ltd 半導体装置の製造方法、半導体装置
WO2013027502A1 (ja) 2011-08-19 2013-02-28 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9548205B2 (en) 2014-04-18 2017-01-17 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
US9564334B2 (en) 2014-04-18 2017-02-07 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
CN105518829A (zh) * 2014-04-18 2016-04-20 富士电机株式会社 半导体装置的制造方法
US9972499B2 (en) 2014-04-18 2018-05-15 Fuji Electric Co., Ltd. Method for forming metal-semiconductor alloy using hydrogen plasma
US9666676B2 (en) 2014-10-29 2017-05-30 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device by exposing, to a hydrogen plasma atmosphere, a semiconductor substrate
JP2017092361A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置の製造方法
JP2018170379A (ja) * 2017-03-29 2018-11-01 国立研究開発法人産業技術総合研究所 半導体装置、太陽電池及び太陽電池の製造方法

Similar Documents

Publication Publication Date Title
JP2009177102A (ja) 半導体装置の電極の製造方法
JP4942134B2 (ja) 炭化珪素半導体装置の製造方法
KR100980527B1 (ko) 탄화 규소 반도체 장치 및 그 제조 방법
KR100915266B1 (ko) 탄화규소 반도체 장치 및 그의 제조 방법
JP2007184571A (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2010272785A (ja) 半導体装置及びその製造方法
JP4956783B2 (ja) 炭化珪素半導体装置の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP2014078732A (ja) 炭化珪素半導体装置の製造方法
JP2005276978A (ja) オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
CN107785250B (zh) 碳化硅基肖特基接触制作方法及肖特基二极管制造方法
JP2012160485A (ja) 半導体装置とその製造方法
JP5352954B2 (ja) 電極膜／炭化珪素構造体
CN111710599A (zh) 一种碳化硅欧姆接触的制备方法
JP2010086999A (ja) 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法
JP2006269641A (ja) 半導体装置及びその製造方法
JP4835117B2 (ja) 炭化珪素半導体装置の製造方法
JP6089235B2 (ja) 炭化珪素半導体素子の製造方法
JP5036399B2 (ja) 炭化珪素半導体装置の製造方法
CN107623029B (zh) 欧姆接触结构制备工艺及结构
JP5633328B2 (ja) 半導体装置の製造方法
JP2011071202A (ja) 半導体装置の製造方法
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JPS6063962A (ja) バイポ−ラトランジスタの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101018

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101028

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001