JP6089235B2 - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP6089235B2 JP6089235B2 JP2012073029A JP2012073029A JP6089235B2 JP 6089235 B2 JP6089235 B2 JP 6089235B2 JP 2012073029 A JP2012073029 A JP 2012073029A JP 2012073029 A JP2012073029 A JP 2012073029A JP 6089235 B2 JP6089235 B2 JP 6089235B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- back surface
- substrate
- metal layer
- carbide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 66
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 65
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000001312 dry etching Methods 0.000 claims description 19
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 239000011259 mixed solution Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000713 I alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素半導体素子の製造方法に関する。
単結晶炭化珪素は、単結晶シリコンを大幅に上回るバンドギャップや破壊電界強度を有し、現在ＩＧＢＴが主流の高耐圧半導体素子を、より低損失なＭＯＳＦＥＴやＢＪＴで置き換える、あるいは単体で耐圧１０ｋＶを超える超高耐圧半導体素子を実現することができると期待されている。
炭化珪素半導体素子の製造工程では、オーミック電極を形成する際、金属薄膜を堆積し、アルゴンなどの不活性ガス中で１０００℃程度の熱アニールを行うのが、最も簡便である。上記金属の材料としては、現在のところＮｉ系が一般的である。
炭化珪素半導体素子の製造工程では、オーミック電極を形成する際、金属薄膜を堆積し、アルゴンなどの不活性ガス中で１０００℃程度の熱アニールを行うのが、最も簡便である。上記金属の材料としては、現在のところＮｉ系が一般的である。
縦型半導体素子では、電流が必ず基板裏面を通るので、裏面オーミック電極の低抵抗化は最も重要な課題の１つである。解決手段としては、基板裏面のドーパント濃度を上げる、基板裏面を意図的に荒らして有効面積を増やす、といった方法が挙げられ、特に後者は研削などの比較的簡単な加工で実現可能なことから、半導体素子の製造には有利であると考えられる。
しかし、単結晶炭化珪素基板は、典型的な高脆性材料であり、表面側の素子構造を作り込んだ後で裏面側の機械加工を行おうとすると、圧力が局所的に集中し、基板の割れ・欠けに繋がる恐れがある。逆に、表面側の素子構造を作り込む前の、全工程の序盤で基板の裏面を荒らすと、以降の工程で基板を搬送する際に発塵が起こり易くなり、特にトランジスタのような微細構造を作り込む必要のある素子で、歩留まりの低下を招く恐れがある。
更に、トランジスタの中でも特にＭＯＳＦＥＴは、ゲート酸化膜−炭化珪素界面に存在する未結合手を水素終端することにより、移動度などの特性を大きく向上させられることが知られている。この水素終端を壊さないようにするためには、ゲート電極形成以降の工程をなるべく低温化することが重要だが、一方で、裏面オーミック電極の低抵抗化にはアニール温度が高い方が有利であり、ＭＯＳＦＥＴの作製には相反する要求を解決する必要がある。
佐治他：電機学会研究会資料、電機材料研究会、ＥＦＭ−９０−２０、１９９０年
東芝レビュー Vol.63 No.10 (2008)
炭化珪素基板上に半導体素子、特に縦型半導体素子を作り込む際、基板裏面にオーミック電極を形成するが、コンタクト抵抗が高いと、素子のオン抵抗などに直接影響を及ぼすという問題があった。
また、炭化珪素半導体素子の製造工程の最初の方の工程で基板裏面を荒らす方式を採用すると、基板搬送の際に発塵が起こり易くなり、特にトランジスタのような微細構造を作り込む必要のある素子で、歩留まりの低下を招く恐れがあるという問題があった。
更に、ＭＯＳＦＥＴではゲート電極以降の工程をなるべく低温化した方が移動度などの劣化を防げるが、オーミック電極形成工程は熱アニール温度が高い方が低抵抗化に有利であり、相反する要求を解決する必要があるという問題があった。
したがって、本発明は、上記の各問題を解決し、炭化珪素基板裏面のオーミック電極の低温形成かつ低抵抗化を可能にする炭化珪素半導体素子の製造方法を提供することを課題とする。
上記課題を解決するための手段は次の通りである。
（１）炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
（２）炭化珪素基板の裏面に、基板裏面を完全に被覆する厚みの金属層を形成した後、該金属層に薬液処理を行い、基板裏面を完全に被覆してしまわない厚みの第１の金属層とする工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより、該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であって、前記基板裏面を完全に被覆する厚みは５０ｎｍ以上であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
（３）上記炭化珪素基板の裏面のドライエッチングは、ハロゲン系プラズマにより行われることを特徴とする請求項１又は２に記載の炭化珪素半導体素子の製造方法。
（４）上記第１の金属層と第２の金属層は同一の金属により構成されていることを特徴とする（１）ないし（３）のいずれかに記載の炭化珪素半導体素子の製造方法。
（５）上記各工程は、炭化珪素半導体素子の表面構造を形成した後に行われることを特徴とする（１）ないし（４）のいずれかに記載の炭化珪素半導体素子の製造方法。
（６）上記第１の金属層の前記基板裏面を完全に被覆してしまわない厚みは、１ｎｍ〜２０ｎｍの厚みであることを特徴とする（１）ないし（５）のいずれかに記載の炭化珪素半導体素子の製造方法。
（７）上記炭化珪素半導体素子は、縦型半導体素子であることを特徴とする（１）ないし（６）のいずれかに記載の炭化珪素半導体素子の製造方法。
（１）炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
（２）炭化珪素基板の裏面に、基板裏面を完全に被覆する厚みの金属層を形成した後、該金属層に薬液処理を行い、基板裏面を完全に被覆してしまわない厚みの第１の金属層とする工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより、該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であって、前記基板裏面を完全に被覆する厚みは５０ｎｍ以上であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
（３）上記炭化珪素基板の裏面のドライエッチングは、ハロゲン系プラズマにより行われることを特徴とする請求項１又は２に記載の炭化珪素半導体素子の製造方法。
（４）上記第１の金属層と第２の金属層は同一の金属により構成されていることを特徴とする（１）ないし（３）のいずれかに記載の炭化珪素半導体素子の製造方法。
（５）上記各工程は、炭化珪素半導体素子の表面構造を形成した後に行われることを特徴とする（１）ないし（４）のいずれかに記載の炭化珪素半導体素子の製造方法。
（６）上記第１の金属層の前記基板裏面を完全に被覆してしまわない厚みは、１ｎｍ〜２０ｎｍの厚みであることを特徴とする（１）ないし（５）のいずれかに記載の炭化珪素半導体素子の製造方法。
（７）上記炭化珪素半導体素子は、縦型半導体素子であることを特徴とする（１）ないし（６）のいずれかに記載の炭化珪素半導体素子の製造方法。
本発明によれば、第１の金属層をマスクとして炭化珪素基板の裏面をドライエッチングすることにより炭化珪素基板の裏面に多数の孔を穿っているため、オーミック電極形成の際の熱アニール温度を低下させてもコンタクト抵抗を低くすることができる。
また、基板裏面の機械的加工を伴わないため、ゲート電極形成等の炭化珪素半導体素子の表面構造を形成した後にオーミック抵抗を低減させるための裏面荒らし工程を実施することが可能となる。
このため、基板の割れ・欠けを防止することができ、かつ基板搬送の際の発塵の恐れがなく歩留まりへの影響を抑えることができる。
このため、基板の割れ・欠けを防止することができ、かつ基板搬送の際の発塵の恐れがなく歩留まりへの影響を抑えることができる。
さらに、第１の金属と第２の金属を同一の金属とすることにより、マスクとなる第１の金属を最終的に第２の金属からなるオーミック電極の中に取り込むことができる。
（本発明の着想）
発明者らは、表面側の素子構造を作り込んだ後でも実施でき、かつ基板に殆ど機械的圧力を与えずに済み、更には裏面オーミック電極の形成工程を低温化できる加工方法を模索した結果、基板裏面にごく薄く金属を堆積し、次いでこの金属をマスクとして炭化珪素のドライエッチングを行うことにより、解決できることを見出し、本発明を完成するに至ったものである。
発明者らは、表面側の素子構造を作り込んだ後でも実施でき、かつ基板に殆ど機械的圧力を与えずに済み、更には裏面オーミック電極の形成工程を低温化できる加工方法を模索した結果、基板裏面にごく薄く金属を堆積し、次いでこの金属をマスクとして炭化珪素のドライエッチングを行うことにより、解決できることを見出し、本発明を完成するに至ったものである。
すなわち、まずスパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉを含む金属をごく薄く堆積し、次いでこの金属をマスクとして炭化珪素のドライエッチングを行うことにより、基板裏面を機械加工なしに荒らすことが可能となる。さらに、上記のマスク金属に含まれる元素を、オーミック電極の材料として用いられる金属と同一の物にしておくことにより、マスク金属の除去を省略することができる。
以下、実施例１〜４を例示して本願発明を詳細に説明する。
（実施例１）
まず、炭化珪素半導体素子の表面構造を、少なくともスイッチング電極（ＭＯＳＦＥＴやＩＧＢＴであればゲート、ＢＪＴであればベース）まで作り込む。炭化珪素半導体素子では、表面側と裏面側のオーミック電極を１回の熱アニールで同時に処理することもできるので、可能であれば表面側オーミック電極のパターン抜きまで作り込むことが望ましい。
（実施例１）
まず、炭化珪素半導体素子の表面構造を、少なくともスイッチング電極（ＭＯＳＦＥＴやＩＧＢＴであればゲート、ＢＪＴであればベース）まで作り込む。炭化珪素半導体素子では、表面側と裏面側のオーミック電極を１回の熱アニールで同時に処理することもできるので、可能であれば表面側オーミック電極のパターン抜きまで作り込むことが望ましい。
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉをごく薄く堆積する（図１参照）。
Ｎｉを選択する理由は、炭化珪素のドライエッチングで使用するハロゲン系プラズマに対する耐性が高いこと及びＮｉは堆積の際に鬆を作り易い性質があり、本発明においては有利に働くこと、の２点である。
Ｎｉを選択する理由は、炭化珪素のドライエッチングで使用するハロゲン系プラズマに対する耐性が高いこと及びＮｉは堆積の際に鬆を作り易い性質があり、本発明においては有利に働くこと、の２点である。
基板裏面を完全に被覆してしまわない程度のＮｉの膜厚の上限は、５０ｎｍ以下が望ましく、２０ｎｍ以下がより望ましい。一方、Ｎｉの膜厚の下限は、炭化珪素の一般的なドライエッチング条件で、Ｎｉマスクの選択比が１０〜４０であること、及び鏡面仕上げの炭化珪素基板の表面粗さが１０ｎｍ未満であることを鑑み、有意に差を持たせるべく、１ｎｍ以上が望ましい。
続いて、ハロゲン系プラズマによる基板裏面のドライエッチングを行う。Ｎｉが不均一に堆積しているため、基板裏面には荒れが生じる（図２参照）。
膜厚によっては、ドライエッチング終了時でもＮｉが残存することがあるが、Ｎｉはオーミック電極の材料でもあるため、特に除去を行う必要はなく、最終的にオーミック電極の一部として基板に取り込ませればよい。
膜厚によっては、ドライエッチング終了時でもＮｉが残存することがあるが、Ｎｉはオーミック電極の材料でもあるため、特に除去を行う必要はなく、最終的にオーミック電極の一部として基板に取り込ませればよい。
また、裏面オーミック抵抗の値は、どの程度の深さまでドライエッチングを行うかによって異なるが、近似的に１辺ａ（ｎｍ〜サブμｍオーダー）の立方体状の微細な穴が無数に開いている状態を考えると、穴が開いていない時（ａ２）との比較で、穴が開いている部分では表面積が５倍（５ａ２）に増大するため、同じ熱アニール条件でもオーミック抵抗を８０％低減することができる。
（実施例２）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆する程度にＮｉを厚く（８０ｎｍ以上）堆積した後、薬液処理を行うことでＮｉを不完全エッチングする。堆積を行った直後のＮｉ膜厚は８０ｎｍ以上であれば特に制限を設けなくともよいが、薬液処理を行った後の膜厚の範囲は、１ｎｍ〜５０ｎｍであることが望ましく、１ｎｍ〜２０ｎｍであることがより望ましい。
また、薬液としては、リン酸と硝酸の混合液、あるいはリン酸と硝酸と酢酸の混合液が、入手の容易さから好適である。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
（実施例３）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆してしまわない程度に、Ｎｉを含み、かつＴｉ、Ｚｒ、Ｈｆの内いずれか１種類以上を含む合金を、ごく薄く堆積する（図３参照）。
基板裏面を完全に被覆してしまわない程度の合金の膜厚の範囲は、実施例１と同様、１ｎｍ〜５０ｎｍが望ましく、１ｎｍ〜２０ｎｍがより望ましい。また、合金の組成については、Ｎｉが含まれていれば特に制約はないが、本発明の性質上、モル比で５０％前後であると好適である。
基板裏面を完全に被覆してしまわない程度の合金の膜厚の範囲は、実施例１と同様、１ｎｍ〜５０ｎｍが望ましく、１ｎｍ〜２０ｎｍがより望ましい。また、合金の組成については、Ｎｉが含まれていれば特に制約はないが、本発明の性質上、モル比で５０％前後であると好適である。
続いて、基板裏面のドライエッチングを行う。Ｎｉが不均一に堆積していることに加えて、本実施例３では、Ｎｉ以外の金属が、ハロゲン系プラズマに曝されることによって瞬時に基板裏面から取り除かれ、新たな鬆を形成するため、より確実に基板裏面を荒らすことができる（図４参照）。
なお、Ｎｉはオーミック電極の材料でもあるため、実施例１と同様、特に除去を行う必要はない。万が一、Ｔｉ、Ｚｒ、Ｈｆの内いずれか１種類以上が残っていたとしても、オーミック電極形成の際に炭化珪素中のＣと結合して基板に取り込まれるため、やはり除去を行う必要はない。裏面オーミック抵抗の値については、実施例１と全く同様であるため省略する。
（実施例４）
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
炭化珪素半導体素子の表面構造を作り込むところまでは、実施例１と全く同様であるため省略する。
次に、基板裏面に、スパッタなどの手段で、基板裏面を完全に被覆する程度に、Ｎｉを含み、かつＴｉ、Ｚｒ、Ｈｆの内いずれか１種類以上を含む合金層を厚く（５０ｎｍ以上）堆積した後、薬液処理を行うことで、合金層を不完全エッチングする。
堆積を行った直後の合金層の膜厚は５０ｎｍ以上であれば特に制限を設けなくともよいが、薬液処理を行った後の膜厚の範囲は、１ｎｍ〜５０ｎｍであることが望ましく、１ｎｍ〜２０ｎｍであることがより望ましい。
堆積を行った直後の合金層の膜厚は５０ｎｍ以上であれば特に制限を設けなくともよいが、薬液処理を行った後の膜厚の範囲は、１ｎｍ〜５０ｎｍであることが望ましく、１ｎｍ〜２０ｎｍであることがより望ましい。
また、薬液としては、リン酸と硝酸の混合液、あるいはリン酸と硝酸と酢酸の混合液、もしくはアンモニアと過酸化水素水の混合液が、入手の容易さから好適である。特にアンモニアと過酸化水素水の混合液は、合金層中のＮｉを全く侵さず、Ｎｉ以外の金属を選択的に除去することができるため、薬液浸漬時間の制約を緩和でき非常に好適である。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
なお、基板裏面のドライエッチングについても、実施例１と全く同様であるため省略する。
１ 炭化珪素基板
２ 炭化珪素基板裏面
３ Ｎｉ
４ ドライエッチングによって基板裏面に形成された微細な孔
５ Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む金層
２ 炭化珪素基板裏面
３ Ｎｉ
４ ドライエッチングによって基板裏面に形成された微細な孔
５ Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む金層
Claims (7)
- 炭化珪素基板の裏面に、基板裏面を完全に被覆してしまわない厚みの第１の金属層を形成する工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
- 炭化珪素基板の裏面に、基板裏面を完全に被覆する厚みの金属層を形成した後、該金属層に薬液処理を行い、基板裏面を完全に被覆してしまわない厚みの第１の金属層とする工程と、該第１の金属層をマスクとして該炭化珪素基板の裏面をドライエッチングすることにより、該炭化珪素基板の裏面に多数の孔を穿つ工程と、該第１の金属層上及び多数の孔を含む炭化珪素基板の裏面上にオーミック電極を構成する第２の金属層を形成する工程とを備え、前記第１の金属層は、Ｎｉ層、又はＮｉと、Ｔｉ、Ｚｒ、Ｈｆから選定された少なくとも１種を含む合金層であって、前記基板裏面を完全に被覆する厚みは５０ｎｍ以上であり、前記基板裏面を完全に被覆してしまわない厚みは１ｎｍ〜５０ｎｍであることを特徴とする炭化珪素半導体素子の製造方法。
- 上記炭化珪素基板の裏面のドライエッチングは、ハロゲン系プラズマにより行われることを特徴とする請求項１又は２に記載の炭化珪素半導体素子の製造方法。
- 上記第１の金属層と第２の金属層は同一の金属により構成されていることを特徴とする請求項１ないし３のいずれか１項に記載の炭化珪素半導体素子の製造方法。
- 上記各工程は、炭化珪素半導体素子の表面構造を形成した後に行われることを特徴とする請求項１ないし４のいずれか１項に記載の炭化珪素半導体素子の製造方法。
- 上記第１の金属層の前記基板裏面を完全に被覆してしまわない厚みは、１ｎｍ〜２０ｎｍの厚みであることを特徴とする請求項１ないし５のいずれか１項に記載の炭化珪素半導体素子の製造方法。
- 上記炭化珪素半導体素子は、縦型半導体素子であることを特徴とする請求項１ないし６のいずれか１項に記載の炭化珪素半導体素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012073029A JP6089235B2 (ja) | 2012-03-28 | 2012-03-28 | 炭化珪素半導体素子の製造方法 |
| US14/388,749 US9040402B2 (en) | 2012-03-28 | 2013-03-14 | Fabrication method of silicon carbide semiconductor device |
| PCT/JP2013/057313 WO2013146327A1 (ja) | 2012-03-28 | 2013-03-14 | 炭化珪素半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012073029A JP6089235B2 (ja) | 2012-03-28 | 2012-03-28 | 炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013207017A JP2013207017A (ja) | 2013-10-07 |
| JP6089235B2 true JP6089235B2 (ja) | 2017-03-08 |
Family
ID=49259591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012073029A Active JP6089235B2 (ja) | 2012-03-28 | 2012-03-28 | 炭化珪素半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9040402B2 (ja) |
| JP (1) | JP6089235B2 (ja) |
| WO (1) | WO2013146327A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107706096B (zh) * | 2017-11-02 | 2024-03-15 | 芯合半导体(合肥)有限公司 | 一种碳化硅功率芯片背面减薄和制备欧姆接触的方法及产品 |
| CN110098119A (zh) * | 2019-04-01 | 2019-08-06 | 西安电子科技大学 | 一种碳化硅刻蚀方法 |
| CN113299621A (zh) * | 2020-01-02 | 2021-08-24 | 南京市产品质量监督检验院 | 一种轻掺杂n型硅片背面金属化结构及其制造工艺 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4038499B2 (ja) * | 2004-07-13 | 2008-01-23 | 新電元工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2006041248A (ja) * | 2004-07-28 | 2006-02-09 | Shindengen Electric Mfg Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008135611A (ja) * | 2006-11-29 | 2008-06-12 | Denso Corp | 半導体装置の製造方法 |
| JP2008141015A (ja) * | 2006-12-01 | 2008-06-19 | Mitsubishi Cable Ind Ltd | 発光ダイオード素子 |
| JP5460975B2 (ja) * | 2008-05-23 | 2014-04-02 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5047133B2 (ja) * | 2008-11-19 | 2012-10-10 | 昭和電工株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-03-28 JP JP2012073029A patent/JP6089235B2/ja active Active
-
2013
- 2013-03-14 WO PCT/JP2013/057313 patent/WO2013146327A1/ja active Application Filing
- 2013-03-14 US US14/388,749 patent/US9040402B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013146327A1 (ja) | 2013-10-03 |
| JP2013207017A (ja) | 2013-10-07 |
| US9040402B2 (en) | 2015-05-26 |
| US20150064898A1 (en) | 2015-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6099298B2 (ja) | ＳｉＣ半導体デバイス及びその製造方法 | |
| JP5418466B2 (ja) | 半導体装置およびその製造方法 | |
| JP6222771B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5581642B2 (ja) | 半導体装置の製造方法 | |
| WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
| JP5458652B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6387791B2 (ja) | 半導体装置の製造方法 | |
| JP2010245389A (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
| CN104335328B (zh) | 碳化硅半导体装置的制造方法以及由该方法制造的碳化硅半导体装置 | |
| CN103140916A (zh) | 碳化硅半导体装置的制造方法 | |
| JP2015503847A (ja) | 金属酸化物の表面処理方法及び薄膜トランジスタの製造方法 | |
| JP2009177102A (ja) | 半導体装置の電極の製造方法 | |
| JP2014110362A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| WO2021093127A1 (zh) | AlGaN/GaN欧姆接触电极及其制备方法和降低欧姆接触的方法 | |
| JP6164062B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6089235B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP5920275B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5030172B2 (ja) | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス | |
| JP2017168673A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP6051573B2 (ja) | 半導体装置の製造方法 | |
| CN107968048A (zh) | 一种降低半导体器件背面金属接触电阻的方法 | |
| CN105140285B (zh) | 一种垂直导电结构SiC MOSFET功率器件 | |
| JP2012109418A (ja) | 半導体装置の製造方法 | |
| JP2003100657A (ja) | 半導体装置の製造方法 | |
| CN115000171A (zh) | 基于金刚石电热调控的全环栅场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6089235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |