CN113299621A - 一种轻掺杂n型硅片背面金属化结构及其制造工艺 - Google Patents

一种轻掺杂n型硅片背面金属化结构及其制造工艺 Download PDF

Info

Publication number
CN113299621A
CN113299621A CN202110569092.5A CN202110569092A CN113299621A CN 113299621 A CN113299621 A CN 113299621A CN 202110569092 A CN202110569092 A CN 202110569092A CN 113299621 A CN113299621 A CN 113299621A
Authority
CN
China
Prior art keywords
metal layer
silicon wafer
gold
lightly doped
metallization structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110569092.5A
Other languages
English (en)
Inventor
高瑞峰
周骏贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING INSTITUTE OF PRODUCT QUALITY INSPECTION
Original Assignee
NANJING INSTITUTE OF PRODUCT QUALITY INSPECTION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING INSTITUTE OF PRODUCT QUALITY INSPECTION filed Critical NANJING INSTITUTE OF PRODUCT QUALITY INSPECTION
Priority to CN202110569092.5A priority Critical patent/CN113299621A/zh
Publication of CN113299621A publication Critical patent/CN113299621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明属于半导体器件和集成电路工艺技术领域，具体涉及硅器件背面金属化结构和工艺。所述结构在背面衬底轻掺杂n型硅片的表面至少沉积有第一金属层铪，然后沉积其他层。所述工艺包括正面保护、背面减薄、背面抛光、清洗、物理气相沉积等工艺步骤。本发明利用铪与硅形成欧姆接触的特点，在轻掺杂n型硅片的背面制备一层铪，具有低成本优势和更低的接触电阻、更好的粘附性、良好的导电性、导热性和合适的热膨胀系数，有效提高硅器件制造过程中的良率和使用中的可靠性。

Description

一种轻掺杂n型硅片背面金属化结构及其制造工艺
技术领域
本发明属于半导体器件和集成电路工艺技术领域，尤其涉及硅器件背面金属化结构和工艺。
背景技术
随着大规模和超大规模集成电路的发展，芯片的特征尺寸越来越小，集成度越来越高，电子系统和整机不断朝着小型化、高性能、高密度、高可靠性发展，这对其中的芯片互连材料、元件焊接材料、封装材料提出更高的要求。
背面金属化系统是晶体管的一个重要组成部分。它有两个主要功能，其一是较大的电流通路，其二是对晶体管集电极所产生的大量热量进行传递散热的通路。因此背面金属化系统对晶体管的性能和可靠性有很大的影响。
一个良好的背面金属化系统要求具有欧姆接触电阻小，接触热阻低和可靠性好。为了与硅衬底形成良好的欧姆接触，通常要求选用：1)肖特基势垒高度较低的金属材料；2)高掺杂浓度的衬底材料；3)高复合中心的衬底。
为了使晶体管背面金属化层具有良好的导热性能和可靠性，要尽量减少硅芯片和背面金属化层间的热应力。当晶体管处于间歇工作状态时，器件经历周期性的高温和低温过程，形成了热循环。由于晶体管内部的硅芯片、焊料以及底座各层材料间的线膨胀系数不同，在热循环中，系统内部产生了热应力，热阻增大，使得晶体管局部过热而失效。而且，厚度在200μm左右的硅芯片是很薄的脆性材料，在离子注入时芯片有较大应力、易出现碎片，当各层材料的线膨胀系数匹配不佳时，在使用时经历多次热循环后可能翘曲、开裂而失效。
目前用于实际器件的背面金属化系统，其结构一般由三个部分组成：欧姆接触层、扩散阻挡层和导电层。欧姆接触层，又称粘附层。粘附层采用的金属一般是钛或钒或铬或金或金砷合金。阻挡层采用的金属一般是镍或金、或铜锡合金、或金锗合金、或金锗锑合金。导电层采用的金属一般是金或银。现有的结构和工艺还达不到低成本、高稳定性、高可靠性及与后续封装工艺配合良好的综合要求，还存在与后续封装工艺配合不佳、存在翘曲或碎片、良率较低等问题。
发明内容
本发明旨在解决现有技术的不足，提供一种低成本的轻掺杂n型硅片背面金属化结构及其制造工艺，具有高导电性、高导热性、热膨胀系数与介质匹配较好的优点，提高产品良率。
为实现上述目的，本发明所采用的技术方案是：所述结构在背面衬底轻掺杂n型硅片的表面按距离硅片由近及远顺序依次至少沉积有第一金属层铪。优选的，可沉积第二金属层，第二金属层的材质是金或金锗合金中的任一种。优选的，可沉积第三金属层，第三金属层的材质是金、金锗合金、金锡合金中的任一种。
优选的，所述第一金属层的厚度为30nm～300nm。
优选的，金用作第二金属层的厚度为500nm～2000nm，金锗合金用作第二金属层的厚度为100nm～500nm。
优选的，金用作第三金属层的厚度为100nm～1500nm，金锗合金或金锡合金用作第三金属层的厚度为300nm～1500nm。
一种轻掺杂n型硅片背面金属化结构的加工工艺，它包括以下步骤：正面保护，背面减薄，背面抛光，清洗，磁控溅射或电子束蒸发制备第一金属层，蒸发或溅射制备其他金属层。所述正面保护，是在硅片的正面贴上一层保护膜。所述背面减薄，是将硅片背面减薄至所需厚度。所述背面抛光，是将磨片产生的损伤层去除。所述清洗，是将抛光后的硅片清洗干净。第一金属层采用磁控溅射或电子束蒸发制备，其中磁控溅射的速率为5nm/s～15nm/s，电子束蒸发的速率为0.5nm/s～3nm/s。第二金属层、第三金属层采用蒸发或磁控溅射制备，蒸发的速率为0.5nm/s～3nm/s，磁控溅射的速率为5nm/s～15nm/s。
所述电子束蒸发法是真空蒸发镀膜的一种，是在真空条件下利用电子束进行直接加热蒸发材料，使蒸发材料气化并向基板输运，在基底上凝结形成薄膜的方法。在电子束加热装置中，被加热的物质放置于水冷的坩埚中，可避免蒸发材料与坩埚壁发生反应从而影响薄膜的质量。电子束蒸发可以蒸发高熔点材料，比一般电阻加热蒸发的热效率高、束流密度大、蒸发速度快；所制成的薄膜具有纯度高、质量好、厚度可被准确控制的优点。
所述磁控溅射是物理气相沉积的一种，具有设备简单、易于控制、镀膜面积大和附着力强等优点。该技术包括靶、电源和靶的工作模式等部分，靶是其中的关键。通常，靶接入400V~600V 的负电位，基片接地，两者构成以靶为阴极、基片为阳极的放电场。阴极靶内装有磁路模块，可以是永磁体或电磁铁，给靶面提供0.03T~0.06T 的磁通密度。磁力线平行于靶表面并与电场正交，被磁力线与靶表面所封闭的空间就是对电子产生束缚效应的等离子区。以通入氩气为例，辉光放电产生的Ar正离子被加速后，不断地轰击靶材表面，使靶材原子溅射出来沉积到位于靶对面的基片上，形成溅射膜层。
采用上述技术方案后，本发明具有以下积极效果：
本发明的第一金属层的材质是铪，相较于现有的钛或金或金砷，铪与硅衬底之间形成更好的欧姆接触，具有更低的接触电阻和更好的粘附性，同时具有良好的导电性、导热性和合适的热膨胀系数，有效提高硅器件制造过程中的良率和使用中的可靠性。铪层在应用于n型硅衬底时不需提高衬底的表面掺杂浓度即可实现欧姆接触，这极大地降低了制造成本。同时，本发明的第二金属层和第三金属层的设计有效增加了硅器件的稳定性，可适用于共晶焊场合，适用面广。本发明的加工工艺保证了上述背面金属化结构的实现。
附图说明
图1为本发明的硅片背面金属化结构的示意图。其中：101硅片；102铪，是该结构的第一金属层；103金，是该结构的第二金属层。
图2为本发明的硅片背面金属化结构的示意图。其中：201硅片；202铪，是该结构的第一金属层；203镍，是该结构的第二金属层；204银或金，是该结构的第三金属层。
图3为本发明的硅片背面金属化结构的示意图。其中：301硅片；302铪，是该结构的第一金属层；303金锗合金，是该结构的第二金属层；304银或金，是该结构的第三金属层。
图4为本发明的硅片背面金属化结构的示意图。其中：401硅片；402铪，是该结构的第一金属层；403镍，是该结构的第二金属层；404金锗合金或金锡合金，是该结构的第三金属层。
图5为本发明的硅片背面金属化结构的示意图。其中：501硅片；502铪，是该结构的第一金属层；503镍，是该结构的第二金属层；504金，是该结构的第三金属层。
具体实施方式
下面将结合示意图对本发明的背面金属化结构和工艺进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为便于本领域技术人员的广泛知道，而并不作为对本发明的限制。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例。
实施例1
硅片背面金属化结构如图1所示。第一金属层102是厚度为300nm的铪，第二金属层103是厚度为2000nm的金。加工工艺步骤为：正面保护，背面减薄，背面抛光，清洗，以5 nm/s的速率进行磁控溅射制备铪层，以3 nm/s的速率进行蒸发制备金层。
实施例2
硅片背面金属化结构如图2所示。第一金属层202是厚度为30nm的铪，第二金属层203是厚度为600nm的镍，第三金属层204是厚度为2000nm的银或金。加工工艺步骤为：正面保护，背面减薄，背面抛光，清洗，以0.5 nm/s的速率进行电子束蒸发制备铪层，以15 nm/s的速率进行磁控溅射制备镍层，以10 nm/s的速率进行磁控溅射制备金层或以15 nm/s的速率进行磁控溅射制备银层。
实施例3
硅片背面金属化结构如图3所示。第一金属层302是厚度为200nm的铪，第二金属层303是厚度为500nm的金锗合金，第三金属层304是厚度为100nm的银或金。加工工艺步骤为：正面保护，背面减薄，背面抛光，清洗，以15 nm/s的速率进行磁控溅射制备铪层，以0.5 nm/s的速率进行蒸发制备金锗层，以0.5 nm/s的速率进行蒸发制备金层或以3 nm/s的速率进行蒸发制备银层。
实施例4
硅片背面金属化结构如图4所示。第一金属层402是厚度为100nm的铪，第二金属层403是厚度为100nm的镍，第三金属层404是厚度为1500nm的金锗合金或金锡合金。加工工艺步骤为：正面保护，背面减薄，背面抛光，清洗，以3 nm/s的速率进行电子束蒸发制备铪层，以8 nm/s的速率进行磁控溅射制备镍层，以15 nm/s的速率进行磁控溅射制备金锗合金层或金锡合金层。
实施例5
硅片背面金属化结构如图5所示。第一金属层502是厚度为120nm的铪，第二金属层503是厚度为150nm的镍，第三金属层504是厚度为1500nm的金。加工工艺步骤为：正面保护，背面减薄，背面抛光，清洗，以8 nm/s的速率进行磁控溅射制备铪层，以5 nm/s的速率进行磁控溅射制备镍层，以5 nm/s的速率进行磁控溅射制备金层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种轻掺杂n型硅片背面金属化结构，其特征在于：所述结构在背面衬底硅片的表面按距离硅片由近及远顺序依次至少沉积有第一金属层，第一金属层的材质是铪。
2.按照权利要求1所述的一种轻掺杂n型硅片背面金属化结构，其特征在于：所述结构在背面衬底硅片的表面按距离硅片由近及远顺序依次沉积有第一金属层、第二金属层，第二金属层的材质是金或金锗合金中的任一种。
3.按照权利要求1所述的一种轻掺杂n型硅片背面金属化结构，其特征在于：所述结构在背面衬底硅片的表面按距离硅片由近及远顺序依次沉积有第一金属层、第二金属层、第三金属层，第三金属层的材质是金、金锗合金、金锡合金中的任一种。
4.按照权利要求1所述的一种轻掺杂n型硅片背面金属化结构，其特征在于：第一金属层的厚度为30nm～300nm。
5.按照权利要求2所述的一种轻掺杂n型硅片背面金属化结构，其特征在于：金用作第二金属层的厚度为500nm～2000nm，金锗合金用作第二金属层的厚度为100nm～500nm。
6.按照权利要求3所述的一种轻掺杂n型硅片背面金属化结构，其特征在于：金用作第三金属层的厚度为100nm～1500nm，金锗合金或金锡合金用作第三金属层的厚度为300nm～1500nm。
7.一种制备如权利要求1所述的硅片背面金属化结构的工艺，其特征在于：第一金属层采用磁控溅射或电子束蒸发制备，其中磁控溅射的速率为5nm/s～15nm/s，电子束蒸发的速率为0.5nm/s～3nm/s。
8.一种制备如权利要求2或3所述的硅片背面金属化结构的工艺，其特征在于：第二金属层、第三金属层采用蒸发或磁控溅射制备，蒸发的速率为0.5nm/s～3nm/s，磁控溅射的速率为5nm/s～15nm/s。
CN202110569092.5A 2020-01-02 2020-01-02 一种轻掺杂n型硅片背面金属化结构及其制造工艺 Pending CN113299621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110569092.5A CN113299621A (zh) 2020-01-02 2020-01-02 一种轻掺杂n型硅片背面金属化结构及其制造工艺

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110569092.5A CN113299621A (zh) 2020-01-02 2020-01-02 一种轻掺杂n型硅片背面金属化结构及其制造工艺
CN202010000190.2A CN110783292A (zh) 2020-01-02 2020-01-02 一种硅片背面金属化结构及其制造工艺

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010000190.2A Division CN110783292A (zh) 2020-01-02 2020-01-02 一种硅片背面金属化结构及其制造工艺

Publications (1)

Publication Number Publication Date
CN113299621A true CN113299621A (zh) 2021-08-24

Family

ID=69394777

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010000190.2A Pending CN110783292A (zh) 2020-01-02 2020-01-02 一种硅片背面金属化结构及其制造工艺
CN202110569092.5A Pending CN113299621A (zh) 2020-01-02 2020-01-02 一种轻掺杂n型硅片背面金属化结构及其制造工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010000190.2A Pending CN110783292A (zh) 2020-01-02 2020-01-02 一种硅片背面金属化结构及其制造工艺

Country Status (3)

Country Link
CN (2) CN110783292A (zh)
AU (1) AU2020104420A4 (zh)
WO (1) WO2021136222A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783292A (zh) * 2020-01-02 2020-02-11 南京市产品质量监督检验院 一种硅片背面金属化结构及其制造工艺
CN113336182B (zh) * 2021-05-19 2023-05-26 中山大学南昌研究院 一种微机电系统封装结构及其制备方法
CN115558900A (zh) * 2022-05-30 2023-01-03 滁州钰顺企业管理咨询合伙企业(有限合伙) 一种基于晶圆背面金属化蒸镀的防止金属镀层异常的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466172A (zh) * 2002-06-13 2004-01-07 衡阳科晶微电子有限公司 共晶焊背面金属化工艺
CN1796593A (zh) * 2004-12-23 2006-07-05 中国科学院半导体研究所 一种制备金属铪薄膜材料的方法
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN106653718A (zh) * 2015-11-04 2017-05-10 苏州同冠微电子有限公司 用于共晶焊的硅片背面金属化结构及加工工艺
CN108109901A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6089235B2 (ja) * 2012-03-28 2017-03-08 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
CN103963375B (zh) * 2013-01-30 2016-12-28 苏州同冠微电子有限公司 硅片背面金属化共晶结构及其制造工艺
CN107195606A (zh) * 2017-06-26 2017-09-22 昆山昊盛泰纳米科技有限公司 一种硅片背面金属化薄膜及其制作方法
CN110783292A (zh) * 2020-01-02 2020-02-11 南京市产品质量监督检验院 一种硅片背面金属化结构及其制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466172A (zh) * 2002-06-13 2004-01-07 衡阳科晶微电子有限公司 共晶焊背面金属化工艺
CN1796593A (zh) * 2004-12-23 2006-07-05 中国科学院半导体研究所 一种制备金属铪薄膜材料的方法
CN101465305A (zh) * 2008-10-22 2009-06-24 杭州士兰集成电路有限公司 芯片低接触电阻背面金属化工艺方法以及结构
CN106653718A (zh) * 2015-11-04 2017-05-10 苏州同冠微电子有限公司 用于共晶焊的硅片背面金属化结构及加工工艺
CN108109901A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Also Published As

Publication number Publication date
WO2021136222A1 (zh) 2021-07-08
CN110783292A (zh) 2020-02-11
AU2020104420A4 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
AU2020104420A4 (en) A metallized structure on the back of silicon wafer and its manufacturing methods
CN102893406B (zh) 太阳能电池
US7915144B2 (en) Methods for forming thermotunnel generators having closely-spaced electrodes
US8426236B2 (en) Method and structure of photovoltaic grid stacks by solution based processes
US7858432B2 (en) Method of manufacturing solar cells with buried contacts with a laser
US9666437B2 (en) Method for manufacturing semiconductor device
JP2005303218A (ja) 半導体装置およびその製造方法
US3641402A (en) Semiconductor device with beta tantalum-gold composite conductor metallurgy
JPS59104183A (ja) 太陽電池とその製造方法
US3664874A (en) Tungsten contacts on silicon substrates
CN109906516B (zh) 具有区分开的p型和n型区架构的太阳能电池
CN106356418B (zh) 一种硅基异质结电池片及其TiNx阻挡层的制备方法
JP4703782B2 (ja) 半導体構成要素、特にソーラーセルの金属裏側コンタクトの製造方法
JP2024502932A (ja) バックコンタクト型太陽電池及びその製造
US20160172202A1 (en) Integrated circuits with backside metalization and production method thereof
CN108336207A (zh) 一种高可靠性led芯片及其制作方法
CN115663066B (zh) 太阳电池的制备方法和太阳电池
CN101916723B (zh) 一种肖特基二极管的制备方法
CN100454492C (zh) 共晶焊背面金属化工艺
CN117912970B (zh) 一种基于原子团簇焊剂的半导体键合方法
JP2685750B2 (ja) 半導体装置形成用基板
CN110534428B (zh) 金属层结构的制造方法以及半导体器件及其制造方法
TWM649504U (zh) 具有透明導電結構之光感測元件
CN118198183A (zh) 一种晶硅太阳能电池金属化方法及应用
KR20240072544A (ko) 스퍼터링 타겟 접합방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210824