CN112185803A - 一种功率器件衬底背面处理方法及功率器件制备方法 - Google Patents

一种功率器件衬底背面处理方法及功率器件制备方法 Download PDF

Info

Publication number
CN112185803A
CN112185803A CN201910589464.3A CN201910589464A CN112185803A CN 112185803 A CN112185803 A CN 112185803A CN 201910589464 A CN201910589464 A CN 201910589464A CN 112185803 A CN112185803 A CN 112185803A
Authority
CN
China
Prior art keywords
substrate
power device
metal layer
back surface
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910589464.3A
Other languages
English (en)
Inventor
吴佳蒙
史波
肖婷
曾丹
梁赛嫦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201910589464.3A priority Critical patent/CN112185803A/zh
Publication of CN112185803A publication Critical patent/CN112185803A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体芯片技术领域，特别涉及一种功率器件衬底背面处理方法及功率器件制备方法。包括：对衬底的背面进行减薄处理；在衬底的背面形成金属层；在金属层上淀积形成钨结构层。上述衬底背面处理方法采用具有强覆盖力的钨淀积在衬底背面，有效改善了衬底背面的不平整结构，方便功率器件的封装贴片；并且，钨材料具有导电性优良、化学性质稳定、耐热性强和膨胀系数小的特点，在实现基本的导电功能同时能够降低衬底氧化风险，保证衬底结构不易变形，进一步提高封装良率。

Description

一种功率器件衬底背面处理方法及功率器件制备方法
技术领域
本发明涉及半导体芯片技术领域，特别涉及一种功率器件衬底背面处理方法及功率器件制备方法。
背景技术
半导体芯片超薄化是技术进步的趋势，但同时也面临着技术改进的难题。功率器件可以靠研磨减薄，减薄后的功率器件需要有支撑并且需要在背面引出电极进行封装。背面金属的蒸镀需要解决一些问题，主要是功率器件背面金属层的附着力、金属与功率器件背面的应力匹配以及背面金属的导电性能。随着功率器件厚度越来越薄，功率器件背面的平整度也愈发重要，背面金属凹凸不平会对芯片的特性有影响。并且封装上芯时金属不平整地方可能会产生气泡，后续芯片容易脱落，影响可靠性及使用。
发明内容
本发明公开了一种功率器件衬底背面处理方法及功率器件制备方法，用于提高衬底背面平整度以提高封装良率。
为达到上述目的，本发明提供以下技术方案：
一种功率器件衬底背面处理方法，包括：
对衬底的背面进行减薄处理；
在所述衬底的背面形成金属层；
在所述金属层上淀积形成钨结构层。
上述功率器件衬底背面处理方法采用具有强覆盖力的钨淀积在衬底背面，有效改善了衬底背面的不平整结构，方便功率器件的封装贴片；并且，钨材料具有导电性优良、化学性质稳定、耐热性强和膨胀系数小的特点，在实现基本的导电功能同时能够降低衬底氧化风险，保证衬底结构不易变形，进一步提高封装良率。
可选地，所述钨结构层的厚度为
Figure BDA0002115523620000021
采用气相沉积法淀积在所述金属层上淀积所述钨结构层。
可选地，所述在所述衬底的背面形成金属层包括：
采用金属蒸发工艺在所述衬底的背面形成金属层；
或，采用薄膜淀积工艺在所述衬底的背面形成金属层；
或，采用金属溅镀工艺在所述衬底的背面形成金属层。
可选地，所述对所述衬底的背面进行减薄处理之前还包括：
在所述衬底的正面贴保护膜。
可选地，在对所述衬底的背面进行减薄处理之后、在所述衬底的背面形成金属层之前，还包括：
对所述衬底的背面进行离子注入。
可选地，所述金属层的材质为钛、镍、银中的一种或多种的组合。
可选地，所述衬底的材质为蓝宝石或硅。
一种功率器件制备方法，包括：
在衬底的正面制作电路结构；
采用如权上述技术方案提供的任一种所述的处理方法处理所述衬底的背面；
封装上芯。
附图说明
图1为本发明实施例提供的一种功率器件衬底背面处理方法的流程示意图；
图2为本发明实施例提供的另一种功率器件衬底背面处理方法的流程示意图；
图3为本发明实施例提供的又一种功率器件衬底背面处理方法的流程示意图；
图4为本发明实施例提供的一种功率器件衬底未处理时的结构示意图；
图5为本发明实施例提供的一种功率器件衬底背面形成金属层后的结构示意图；
图6为本发明实施例提供的一种功率器件衬底背面形成金属层后的微观结构放大示意图；
图7为本发明实施例提供的一种功率器件衬底背面形成钨结构层后的结构示意图；
图8为本发明实施例提供的一种功率器件衬底背面形成钨结构层后的微观结构放大示意图；
图9为本发明实施例提供的一种功率器件衬底正面形成电路结构的结构示意图；
图10为本发明实施例提供的一种功率器件制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
功率器件的衬底正面一般用于形成电路元件结构，其背面一般用于形成金属层以支撑衬底并方便封装贴片。随着科技的发展，功率器件趋于轻薄化，衬底背面的平整度对整个功率器件的封装和性能都会产生较大的影响，在此基础上，本发明实施例提供一种功率器件衬底背面处理方法，如图1所示，该功率器件衬底背面处理方法包括以下步骤：
S1：对衬底1的背面进行减薄处理；如图4所示，衬底1的材质为蓝宝石或硅，衬底1具有正面1a和背面1b，其中正面1a用于形成电路结构13，本实施例所提供的处理方法是针对背面1b进行的。
在该步骤中，选用太古(Taiko)减薄工艺对衬底1的背面进行研磨减薄。其中，减薄的厚度由功率器件的类型决定，例如，功率器件FRD(Fast Recovery Diode，快恢复二极管)的衬底1和IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶闸管)的衬底1在该步骤中的减薄厚度存在差异。
对衬底1的背面1b减薄处理一方面减小衬底1整体厚度有利于实现功率器件轻薄化的实现，另一方面方便后续作业。
S2：在衬底1的背面1b形成金属层11，得到如图5所示的结构，参见图6，可以看出，金属层11的表面存在凹凸不平的结构；金属层11的材质可以选择钛、镍、银中的一种或多种的组合。金属层11的形成可以选用多种工艺，例如真空金属蒸发、薄膜淀积、金属溅镀等均可以实现。
S3：在金属层11上淀积形成钨结构层12，得到如图7所示的结构，参见图8，可以看出，金属钨将金属层11表面凹凸不平的结构填充，衬底1的背面1b的平整度得到极大提升。采用气相沉积法淀积在金属层11上淀积钨结构层12。针对不同的功率器件类型，钨结构层12的厚度范围选择为
Figure BDA0002115523620000041
金属钨较强填充覆盖能力能够大大提升衬底1背面1b的平坦度，而其较低的膨胀系数能够保证衬底1的背面1b不易变形，可以降低衬底1由于轻薄化可能出现翘曲的程度，有助于封装；金属钨的抗电迁移性能低、阻值低且具有优异的导电性，有利于功率器件的电学性能实现；金属钨的耐热性强，功率器件其他功能制作以及散热时产生的高温不会影响钨的形态，且其化学性质稳定，既不易被氧化腐蚀，也不易与周围的材料发生反应。
因此，上述衬底背面处理方法采用具有强覆盖力的钨淀积在衬底1背面，有效改善了衬底1背面的不平整结构，方便功率器件的封装贴片；并且，钨材料具有导电性优良、化学性质稳定、耐热性强和膨胀系数小的特点，在实现基本的导电功能同时能够降低衬底1氧化风险，保证衬底1结构不易变形，进一步提高封装良率。
一种具体的实施例中，对衬底1进行减薄处理通常是在衬底1正面工艺完成后(此处衬底1正面工艺指的是在衬底1的正面1a制作电路结构13，得到如图9所示的结构)，如图2所示，为了保护衬底1正面结构不被破坏，对衬底1的背面1b进行减薄处理之前还需要步骤S10：在衬底1的正面1a贴保护膜。
其中，保护膜通常包括蓝膜和紫外线照射胶带(UV膜)，蓝膜的成本低，UV膜的成本更高。蓝膜是通过温度来改变和衬底1之间的粘性力，UV膜是通过紫外线的照射来改变和衬底1之间的粘性力。
此外，有些功率器件在对衬底1的背面1b减薄处理后、在衬底1的背面1b形成金属层11之前，如图3所示，还包括步骤S11：对衬底1的背面1b进行离子注入。
举例说明，在制作功率器件为IGBT时，其衬底1的背面1b就需要进行硼离子注入用以形成P型集电区，这也是区别功率器件IGBT与功率器件MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)结构的关键工序。
基于同样的发明思路，本发明实施例还提供一种功率器件制备方法，如图10所示，包括以下步骤：
S01：在衬底1的正面1a制作电路结构13，得到如图9所示的结构。
S02：对衬底1的背面1b进行处理，此处采用的即是上述实施例提供的任一种衬底背面处理方法；
S03：封装上芯。
可以看出，该实施例中，由于采用上述平坦化方法处理衬底1的背面1b得到了更为平整的衬底1背面1b，能够减少封装上芯时产生气泡导致芯片剥落的问题，提高封装良率，从而降低封装成本；同时，降低了衬底1的背面1b贴片芯片时出现金属形变的问题，从而减轻芯片电性参数受到的影响。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种功率器件衬底背面处理方法，其特征在于，包括：
对衬底的背面进行减薄处理；
在所述衬底的背面形成金属层；
在所述金属层上淀积形成钨结构层。
2.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，所述钨结构层的厚度为
Figure FDA0002115523610000011
3.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，采用气相沉积法淀积在所述金属层上淀积所述钨结构层。
4.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，所述在所述衬底的背面形成金属层包括：
采用金属蒸发工艺在所述衬底的背面形成金属层；
或，采用薄膜淀积工艺在所述衬底的背面形成金属层；
或，采用金属溅镀工艺在所述衬底的背面形成金属层。
5.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，所述对所述衬底的背面进行减薄处理之前还包括：
在所述衬底的正面贴保护膜。
6.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，在对所述衬底的背面进行减薄处理之后、在所述衬底的背面形成金属层之前，还包括：
对所述衬底的背面进行离子注入。
7.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，所述金属层的材质为钛、镍、银中的一种或多种的组合。
8.根据权利要求1所述的功率器件衬底背面处理方法，其特征在于，所述衬底的材质为蓝宝石或硅。
9.一种功率器件制备方法，其特征在于，包括：
在衬底的正面制作电路结构；
采用如权利要求1-8中任一项所述的处理方法处理所述衬底的背面；
封装上芯。
CN201910589464.3A 2019-07-02 2019-07-02 一种功率器件衬底背面处理方法及功率器件制备方法 Withdrawn CN112185803A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910589464.3A CN112185803A (zh) 2019-07-02 2019-07-02 一种功率器件衬底背面处理方法及功率器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910589464.3A CN112185803A (zh) 2019-07-02 2019-07-02 一种功率器件衬底背面处理方法及功率器件制备方法

Publications (1)

Publication Number Publication Date
CN112185803A true CN112185803A (zh) 2021-01-05

Family

ID=73914878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910589464.3A Withdrawn CN112185803A (zh) 2019-07-02 2019-07-02 一种功率器件衬底背面处理方法及功率器件制备方法

Country Status (1)

Country Link
CN (1) CN112185803A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678447A (zh) * 2022-03-28 2022-06-28 中锗科技有限公司 一种太阳能电池用超薄Ge单晶衬底的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110749A (ja) * 1989-09-25 1991-05-10 Ushio Inc 水冷型放電灯用電極
CN103985743A (zh) * 2014-05-14 2014-08-13 中国电子科技集团公司第十三研究所 双极型功率晶体管基片及其制作方法
CN108448217A (zh) * 2018-03-01 2018-08-24 西南科技大学 Ti/Ni/Ag材料体系的射频微带结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110749A (ja) * 1989-09-25 1991-05-10 Ushio Inc 水冷型放電灯用電極
CN103985743A (zh) * 2014-05-14 2014-08-13 中国电子科技集团公司第十三研究所 双极型功率晶体管基片及其制作方法
CN108448217A (zh) * 2018-03-01 2018-08-24 西南科技大学 Ti/Ni/Ag材料体系的射频微带结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678447A (zh) * 2022-03-28 2022-06-28 中锗科技有限公司 一种太阳能电池用超薄Ge单晶衬底的加工方法
CN114678447B (zh) * 2022-03-28 2024-01-30 中锗科技有限公司 一种太阳能电池用超薄Ge单晶衬底的加工方法

Similar Documents

Publication Publication Date Title
US7335574B2 (en) Semiconductor device and manufacturing method of the same
JP5599342B2 (ja) 半導体装置の製造方法
CN105742198B (zh) 管芯接合器及其使用方法
CN105336718B (zh) 源极向下半导体器件及其制造方法
US20100276701A1 (en) Low thermal resistance and robust chip-scale-package (csp), structure and method
US10043676B2 (en) Local semiconductor wafer thinning
CN108364865A (zh) 半导体器件制造方法和半导体晶片
EP3654366A1 (en) Highly heat conductive device substrate and method for producing same
CN108269864B (zh) 一种柔性太阳能电池及其制备方法
JP2002100589A (ja) 半導体装置製造方法
JP6550741B2 (ja) 半導体装置の製造方法
JP2012182238A (ja) 半導体装置
CN112185803A (zh) 一种功率器件衬底背面处理方法及功率器件制备方法
CN102157426B (zh) 晶片支撑装置及晶片处理工艺
JP3013786B2 (ja) 半導体装置の製造方法
JP2007266044A (ja) 半導体装置の製造方法
JP2012182239A (ja) 半導体装置の製造方法
JP2002075940A (ja) 半導体装置の製造方法
CN109473362A (zh) 一种功率器件的csp封装方法
CN113436971A (zh) 使用对准结构和多步骤切单进行电子管芯切单的结构和方法
CN202957233U (zh) 半导体结构
TWI726279B (zh) 半導體封裝裝置
JP2007266347A (ja) 半導体装置の製造方法
JP3467181B2 (ja) 半導体装置の製造方法
CN110875193B (zh) 晶圆级封装方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210105

WW01 Invention patent application withdrawn after publication