JP5599342B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5599342B2 JP5599342B2 JP2011036654A JP2011036654A JP5599342B2 JP 5599342 B2 JP5599342 B2 JP 5599342B2 JP 2011036654 A JP2011036654 A JP 2011036654A JP 2011036654 A JP2011036654 A JP 2011036654A JP 5599342 B2 JP5599342 B2 JP 5599342B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- resin member
- manufacturing
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 159
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 229920005989 resin Polymers 0.000 claims description 75
- 239000011347 resin Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 62
- 238000010438 heat treatment Methods 0.000 claims description 11
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229920005992 thermoplastic resin Polymers 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 15
- 230000001681 protective effect Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000002253 acid Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Description
本発明は、半導体装置の製造方法に関し、特に、半導体ウェハの薄化加工を実施するものに関する。
半導体装置では、メモリやマイクロプロセッサなどの分野において、３次元実装等によるパッケージの高密度化が展開されている。これに伴って、半導体ウェハの厚みを薄くすることが求められており、半導体装置のプロセス完了時における半導体ウェハの厚みは、現在、２５μｍ程度の厚みにまで薄くされている。
また、産業用モータや自動車モータなどのインバータ回路、大容量サーバの電源装置、及び、無停電電源装置などにおいて、主として数百キロワットから数メガワットまでの比較的大きな電力を取り扱うための電力用半導体装置（パワー半導体装置）が用いられることがある。このパワー半導体装置には、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチが存在する。なお、ＩＧＢＴとしては、従来は平面ゲート型のものが広く用いられていたが、近年は高集積化のためにトレンチゲートを用いた縦型のＩＧＢＴが使われるようになっている。
これらパワー半導体装置は、オン特性などに代表される通電性能を改善するために、半導体ウェハを薄くする薄化加工することが行われている。近年では、コスト面・特性面を改善するため、ＦＺ（Floating Zone）法により作成されたウェハ材料をもとに、６０μｍ程度まで薄型化された極薄ウェハプロセスによりデバイスが製造されている。
半導体ウェハの薄化加工では、一般に、バックグラインドやポリッシュによる機械的な研削（研磨）と、機械研削で発生した加工歪みを除去するためのウェットエッチングやドライエッチングなどによる化学的な研削（研磨）が適用された後、様々な加工が行われる。従来は、半導体ウェハに形成された段差構造等に起因して、研削の際に当該半導体ウェハが割れるのを抑制するために、半導体ウェハの段差構造が形成された表面に、補強部材及び段差吸収部材としての表面保護テープを貼り付けている。
しかし、近年の薄型デバイスの場合においては、デバイスの総厚に占める表面段差の割合が大きくなってきており、表面保護テープによる段差吸収では不十分であり、研削加工時に半導体ウェハの割れが発生することがあった。
このような問題を解決するために、特許文献１においては、半導体ウェハ表面に表面保護テープを貼り合わせた後に、加熱処理を行うことで、表面保護テープを変形させてその表面に存在する段差を緩和し、半導体素子作製時のウェハ割れを抑制する方法が提案されている。また、特許文献２においては、表面保護テープの表面に存在する高段差を解消する方法として、段差の高さよりも厚い粘着層を備えた表面保護テープを用いる方法も提案されている。
しかしながら、半導体ウェハ表面に表面保護テープを貼り付ける方法では、段差の影響を抑制する効果が不十分である結果、ウェハが破損する場合があった。また、半導体ウェハでの一連の工程が終わった場合に、ウェハ表面に残存する異物の数が多いという問題もあった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、薄化加工された半導体ウェハの厚みを均一化するとともに、その表面に残存する異物の数を低減する技術を提供することを目的とする。
本発明に係る半導体装置の製造方法は、（ａ）第１主面に段差構造を有する半導体ウェハの前記第１主面上に、熱可塑性樹脂からなる樹脂部材を塗布する工程と、（ｂ）前記樹脂部材を加熱して、当該樹脂部材の表面を平坦化する工程とを備え、前記樹脂部材は前記半導体ウェハ側面上にも形成されている。そして、当該製造方法は、（ｃ）前記工程（ｂ）の後に、前記半導体ウェハの第２主面に対して、前記半導体ウェハの薄化加工を実施する工程と、（ｄ）前記工程（ｃ）の後に、前記樹脂部材を前記半導体ウェハから除去する工程とをさらに備える。
本発明によれば、薄化加工された半導体ウェハの厚みを均一化することができる。したがって、半導体ウェハが破損するのを抑制することができる。また、半導体ウェハ表面に残存する異物の数を低減することができる。
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。この製造方法の概略について説明すると、半導体ウェハでのトランジスタ構造等の段差構造が形成された第１主面（以下「表面」と呼ぶ）上に、樹脂部材を形成した後、樹脂部材を加熱する。それから、半導体ウェハの第２主面（以下「裏面」と呼ぶ）に薄化加工がなされた後、樹脂部材を除去する。
図１は、本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。この製造方法の概略について説明すると、半導体ウェハでのトランジスタ構造等の段差構造が形成された第１主面（以下「表面」と呼ぶ）上に、樹脂部材を形成した後、樹脂部材を加熱する。それから、半導体ウェハの第２主面（以下「裏面」と呼ぶ）に薄化加工がなされた後、樹脂部材を除去する。
図２〜４は、図１に示されるステップ１〜３の工程が行われたときの半導体ウェハの状態を示す断面図である。次に、図１に示されるフローチャート及び図２〜４に示される断面図等を用いて、本実施の形態に係る半導体装置の製造方法について詳細に説明する。
まず、ステップＳ１にて、図２に示されるように、半導体ウェハ１の表面に、トランジスタ構造や電極等の段差構造２を形成し、表面ウェハプロセスを完了する。
ステップＳ２にて、図３に示されるように、半導体ウェハ１の段差構造２が形成された表面上に、樹脂部材３（ポリイミド樹脂などの熱可塑性樹脂）を直に塗布する。なお、樹脂部材３の厚さが、段差構造２の段差よりも大きくなるように、樹脂部材３を十分厚く塗布する。
ステップＳ３にて、半導体ウェハ１裏面からホットプレートなどの加熱手段を用いて、樹脂部材３を加熱する。例えば、樹脂部材３に対して２００℃、３分間の熱処理を行う。これにより、図４に示されるように、樹脂部材３の表面を平坦化する。
図５は、樹脂部材３への加熱が終了したときの半導体ウェハ１の端部を示す断面模式図である。この図５に示されるように、本実施の形態では、加熱終了時点において、樹脂部材３は半導体ウェハ１側面上にも形成される。樹脂部材３が半導体ウェハ１側面上に形成されるのはステップＳ２の樹脂部材３の塗布時点であってもよいし、ステップＳ３の樹脂部材３への加熱時点であってもよい。これにより、半導体ウェハ１端部を保護することができ、当該端部からの割れ、及び、当該端部における欠けを抑制することができる。
ステップＳ４にて、図６に示されるように、樹脂部材３の平坦化された面上に、例えばポリエチレンテレフタラート（ＰＥＴ）からなるシート基材とアクリル系の糊材とから構成される表面保護テープ４を貼付する。このような保護テープ４を貼付すると、後述する薄化加工時に樹脂部材３を保護することができ、当該加工時の樹脂部材３へのダメージを低減することができる。ただし、この効果が必要でなければ、本ステップＳ４は行わなくてもよい。
ステップＳ５にて、半導体ウェハ１の裏面に対して、当該半導体ウェハ１の薄化加工を実施する。本実施の形態では、当該薄化加工として、半導体ウェハ１の裏面を機械的に研削する。なお、必要に応じて、機械的な研削で発生した破砕層を、フッ酸及び酢酸を含む混酸を用いたウェットエッチングを用いて化学的に研削してもよい。
図７は、ステップＳ５後、つまり、薄化加工の実施後の半導体ウェハ１端部の状態を示す図である。図８は、図７に示される半導体ウェハ１側面上の樹脂部材３の厚さｔと、プロセス装置でのウェハハンドリングによる半導体ウェハ１の割れ率との関係を示す図である。
本実施の形態では、薄化加工の実施後における、半導体ウェハ１側面上に形成されている樹脂部材３の厚さｔは５μｍ以上にしている。これにより半導体ウェハ１端部を十分に保護することができる結果、図８に示されるように、半導体ウェハ１の割れ率を顕著に低減させることができる。
ステップＳ４の表面保護テープ４の貼付工程が行われている場合には、ステップＳ５の後、ステップＳ６にて、表面保護テープ４を樹脂部材３から剥離してから次に説明するステップＳ７の工程を行う。ステップＳ４の表面保護テープ４の貼付工程が行われていない場合には、ステップＳ５の後、ステップＳ７を行う。
ステップＳ７にて、樹脂部材３を半導体ウェハ１から除去する。なお、樹脂部材３の除去にあたっては、有機溶剤を半導体ウェハ１の上方から滴下することで、樹脂部材３を溶解除去してもよいし、酸素を含むプラズマを用いて樹脂部材３を炭化して除去する、いわゆるアッシング処理を行ってもよい。
また、本実施の形態にあたっては、硫酸と過酸化水素水とを含む混合液を用いて樹脂部材３を除去してもよい。この場合には、樹脂部材３を半導体ウェハ１から確実に除去することができる。また、当該混合液による除去とともに、上述した酸素を含むプラズマを併用して樹脂部材３を除去してもよい。この場合にも、樹脂部材３を半導体ウェハ１から確実に除去することができる。
以上のように、樹脂部材３を除去する方法は様々であるが、ここでは、有機溶剤を用いて樹脂部材３を除去したものとする。
次に、実際に本実施の形態に係る製造方法によりサンプルを作成して効果を確認した。具体的には、ステップＳ１として１０μｍの段差を有する段差構造２を、シリコンからなる半導体ウェハ１表面に形成した。そして、ステップＳ２として樹脂部材３を２０μｍの厚さで塗布し、ステップＳ３として樹脂部材３を２００℃で３分間加熱する熱処理を行った。そして、ステップＳ４として厚さ１２０μｍの表面保護テープ４を貼付した。ステップＳ５としてインフィード式グラインダ装置を用いて半導体ウェハ１を８５μｍまで研削した後、フッ酸・硝酸・硫酸・燐酸からなる混酸を用いて６５μｍまでエッチングを行った。
図９は、実施の形態１に係る半導体装置の製造方法が行われた半導体ウェハ１の厚み測定の結果を示す図である。具体的には、上述の条件で半導体ウェハ１を薄化加工した後、赤外光を用いた比接触の厚み測定装置（浜松ホトニスク製、Optical MicroGauge）を用いて、当該半導体ウェハ１のシリコン厚みをウェハの直径方向に沿って測定したときの結果を示す図である。図１０は、樹脂部材３を塗布せずに、厚さ１２０μｍの表面保護テープ４のみを貼付して半導体ウェハ１を薄化加工する工程（以下、本実施の形態において「対比製造方法」と呼ぶ）を行った後、当該半導体ウェハ１のシリコン厚みを同様に測定したときの結果を示す図である。
図１０から分かるように、対比製造方法では、薄化された半導体ウェハ１の厚みがばらつく。この結果、半導体ウェハ１が局所的に薄くなり過ぎてしまうことから、ウェハが破損しやすい。
ここで、対比製造方法において厚みを均一化するための改善方法として、表面保護テープ４を比較的柔軟な材質で形成して、表面保護テープ４により段差構造２の段差を緩和することが考えられる。しかし、この場合には、半導体ウェハ１が薄くなった際に発生するウェハのたわみに対して表面保護テープ４の剛性が不十分となり、プロセス装置でのウェハ搬送等が困難となる。
また、別の改善方法として、表面保護テープ４の糊材を比較的流動しやすい材質で形成して、当該糊材により段差構造２の段差を緩和することが考えられる。しかし、この場合に、上述の薄化加工において上述の混酸を用いたウェットエッチングを行うと、表面保護テープ４端部において露出している糊材が当該混酸と反応することにより、表面保護テープ４剥離後に当該反応した糊材が異物となってしてしまう。また、これにより表面保護テープ４端部の糊材が消失してしまうことから、半導体ウェハ１の割れ・欠けが発生しやくなる。さらに、後述の実施の形態で説明するような、薄化加工以降の様々な工程が行われた場合には、半導体ウェハ１表面に傷や異物が生じるだけでなく、その後の組立工程においてチップ割れが発生する可能性が高い。
それに対し、本実施の形態に係る半導体装置の製造方法であれば、樹脂部材３により段差構造２の段差が十分に緩和されるとともに、薄化加工では樹脂部材３が十分な剛性を有することができ、その結果、図９に示されるように薄化された半導体ウェハ１の厚みを均一化することができる。したがって、ウェハが破損するのを抑制することができる。
図１１は、本実施の形態に係る半導体装置の製造方法、または、対比製造方法を行った後の、半導体ウェハ１表面に残存する異物のカウント数を示す図である。この図から分かるように、本実施の形態に係る半導体装置の製造方法によれば、対比製造方法よりも、半導体ウェハ１表面に残存する異物の数を低減することができる。
この理由について考察すると、異物が生じる主な原因は、上述したように、表面保護テープ４の糊材が、上述のウェットエッチングの混酸と反応して残渣（異物）となるためであると考えられる。それに対し、本実施の形態では、樹脂部材３除去時には表面保護テープ４が剥離されており、当該残渣がそもそも生じない。また、仮に何らかの異物が樹脂部材３上に残存していても、当該異物は樹脂部材３除去時にリフトオフされる。この結果、本実施の形態に係る半導体装置の製造方法によれば、半導体ウェハ１表面に残存する異物の数を低減することができたと考えられる。
以上のように、本実施の形態に係る半導体装置の製造方法によれば、薄化加工された半導体ウェハ１の厚みを均一化することができる。したがって、半導体ウェハ１が破損するのを抑制することができる。また、半導体ウェハ１表面に残存する異物の数を低減することができる。
＜実施の形態２＞
図１２は、本発明の実施の形態２に係る半導体装置の製造方法を示すフローチャートである。なお、本実施の形態に係る半導体装置の製造方法において、実施の形態１に係る製造方法の構成要素及び工程と類似するものについては同じ符号を付すものとし、以下、実施の形態１と大きく異なる部分を中心に説明する。
図１２は、本発明の実施の形態２に係る半導体装置の製造方法を示すフローチャートである。なお、本実施の形態に係る半導体装置の製造方法において、実施の形態１に係る製造方法の構成要素及び工程と類似するものについては同じ符号を付すものとし、以下、実施の形態１と大きく異なる部分を中心に説明する。
図１２に示されるように、本実施の形態に係る製造方法は、実施の形態１に係る製造フロー（図１）において、薄化加工の実施工程（ステップＳ５）と、樹脂部材３の除去工程（ステップＳ７）との間に、ステップＳ１１，Ｓ１２の工程が追加されている。より具体的には、ステップＳ１１は、薄化加工の実施工程（ステップＳ５）と、表面保護テープ４の剥離工程（ステップＳ６）との間に行われ、ステップＳ１２は、当該剥離工程（ステップＳ６）と、樹脂部材３の除去工程（ステップＳ７）との間に行われる。
なお、本実施の形態においても、表面保護テープ４に関するステップＳ４，Ｓ６は必須ではなく、当該ステップＳ４，Ｓ６が行われなかった場合には、ステップＳ５の後、ステップＳ１１，Ｓ１２，Ｓ７が続けて順に行われる。
次に、ステップＳ１１，Ｓ１２のそれぞれについて詳細に説明する。
ステップＳ１１では、図１３に示されるように、半導体ウェハ１裏面に拡散層５を形成する。本実施の形態では、このステップＳ１１にて、半導体ウェハ１裏面にイオン注入した後、当該イオンを活性化するための電気炉やレーザによる処理を行うことにより、拡散層５を形成する。
ステップＳ１２では、図１３に示されるように、半導体ウェハ１裏面上に電極６を形成する。本実施の形態では、このステップＳ１２にて、例えば、蒸着やスパッタなどの成膜処理を用いて、アルミニウム、チタン、ニッケル、金などの金属膜を半導体ウェハ１裏面上に形成し、当該金属膜をパターン化して電極６を形成する。その後、拡散層５が形成された半導体ウェハ１（例えばシリコンウェハ）と、当該金属膜（例えばアルミニウム）との電気的な接続を確実にするため、例えば、３００〜４５０℃の熱処理を施して、シリコン及びアルミニウムを相互に拡散させる。なお、本ステップＳ１２の前に、表面保護テープ４の剥離工程（ステップＳ６）を行う理由は、一般に、表面保護テープ４は熱処理に対する耐性を有しておらず、上述のような高温の熱処理の際に溶融してしまうのを回避するためである。
ステップＳ１２の後、実施の形態１と同様に、ステップＳ７にて、樹脂部材３を半導体ウェハ１から除去する。なお、樹脂部材３の除去にあたっては、有機溶剤を半導体ウェハ１の上方から滴下することで樹脂部材３を溶解除去してもよいし、上述のアッシング処理を行って樹脂部材３を除去してもよい。また、本実施の形態にあたっては、硫酸と過酸化水素水とを含む混合液を用いて樹脂部材３を除去してもよいし、当該混合液による除去とともに、上述のアッシング処理を併用して樹脂部材３を除去してもよい。
図１４は、本実施の形態に係る半導体装置の製造方法、または、樹脂部材３を設けずにウェハ裏面に電極６を形成する製造方法（以下、本実施の形態において「対比製造方法」と呼ぶ）を行った後の、半導体ウェハ１表面に存在する傷・異物のカウント数を示す図である。この図から分かるように、本実施の形態に係る半導体装置の製造方法によれば、対比製造方法よりも、半導体ウェハ１表面に残存する傷・異物の数を低減することができる。
この理由について考察すると、傷・異物が生じる主な原因は、表面保護テープ４剥離後、電極６形成時に半導体ウェハ１の表面側をステージに吸着させるためであると考えられる。それに対し、本実施の形態では、半導体ウェハ１表面が、樹脂部材３により保護されており、半導体ウェハ１表面がステージと直接接触しない。この結果、本実施の形態に係る半導体装置の製造方法によれば、半導体ウェハ１表面に残存する傷・異物の数を低減することができたと考えられる。
なお、対比製造方法においてこれを防ぐための改善方法として、表面保護テープ４を貼付したまま、拡散層５を形成するイオン注入処理や、電極６を形成する成膜処理を行うことが考えられる。しかしながら、これらの処理はいずれも真空中で熱負荷のかかるプロセスであることから、イオン注入処理においては、表面保護テープ４の糊材からの脱ガスによりイオン注入不良が生じてしまい、また、成膜処理においては、電極６の膜質がばらつくなどの問題が生じてしまう。したがって、対比製造方法において、本実施の形態に係る製造方法のような効果を得るのは困難であると考えられる。
＜実施の形態３＞
図１５は、本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。なお、本実施の形態に係る半導体装置の製造方法において、実施の形態２に係る製造方法の構成要素及び工程と類似するものについては同じ符号を付すものとし、以下、実施の形態１と大きく異なる部分を中心に説明する。
図１５は、本発明の実施の形態３に係る半導体装置の製造方法を示すフローチャートである。なお、本実施の形態に係る半導体装置の製造方法において、実施の形態２に係る製造方法の構成要素及び工程と類似するものについては同じ符号を付すものとし、以下、実施の形態１と大きく異なる部分を中心に説明する。
図１５に示されるように、本実施の形態に係る製造方法は、実施の形態２に係る製造フロー（図１２）において、電極形成工程（ステップＳ１２）と、樹脂部材３の除去工程（ステップＳ７）との間に、ステップＳ２１，Ｓ２２の工程が追加されている。なお、本実施の形態においても、表面保護テープ４に関するステップＳ４，Ｓ６は必須ではない。
次に、ステップＳ２１，Ｓ２２のそれぞれについて詳細に説明する。
ステップＳ２１では、図１６に示されるように、ダイシングフレーム７の穴を塞ぐように設けられたダイシングテープ８に、半導体ウェハ１裏面をマウントする。なお、ダイシングテープ８は、糊材が設けられた面を有しており、この糊材により半導体ウェハ１はダイシングテープ８と固着される。
ステップＳ２２では、ダイシングテープ８にマウントされた半導体ウェハ１を、例えば、ブレードやレーザ等を有するダイシング装置を用いて切断し、当該半導体ウェハ１を個片化したチップを形成する。
ステップＳ２２の後、ステップＳ７にて、樹脂部材３を半導体ウェハ１から除去する。なお、樹脂部材３の除去にあたっては、有機溶剤を半導体ウェハ１の上方（ダイシングフレーム７上）から滴下することで樹脂部材３を溶解除去してもよいし、上述のアッシング処理を行って樹脂部材３を除去してもよい。
図１７は、本実施の形態に係る半導体装置の製造方法、または、樹脂部材３を設けずにダイシングする製造方法（以下、本実施の形態において「対比製造方法」と呼ぶ）を行った後の、６５μｍ厚に薄化し各チップに個片変化した半導体ウェハ１表面に残存する異物（ダイシングの切り屑など）のカウント数を示す図である。この図から分かるように、本実施の形態に係る半導体装置の製造方法によれば、対比製造方法よりも、半導体ウェハ１表面に残存する異物の数を低減することができる。
１ 半導体ウェハ、２ 段差構造、３ 樹脂部材、４ 表面保護テープ、５ 拡散層、６ 電極、８ ダイシングテープ。
Claims (8)
- （ａ）第１主面に段差構造を有する半導体ウェハの前記第１主面上に、熱可塑性樹脂からなる樹脂部材を塗布する工程と、
（ｂ）前記樹脂部材を加熱して、当該樹脂部材の表面を平坦化する工程と
を備え、前記樹脂部材は前記半導体ウェハ側面上にも形成されており、
（ｃ）前記工程（ｂ）の後に、前記半導体ウェハの第２主面に対して、前記半導体ウェハの薄化加工を実施する工程と、
（ｄ）前記工程（ｃ）の後に、前記樹脂部材を前記半導体ウェハから除去する工程と
をさらに備える、半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
（ｅ）前記工程（ｃ）と前記工程（ｄ）との間に、前記半導体ウェハの前記第２主面に拡散層を形成する工程と、
（ｆ）前記工程（ｅ）と前記工程（ｄ）との間に、前記半導体ウェハの前記第２主面上に電極を形成する工程と
をさらに備える、半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法であって、
（ｇ）前記工程（ｆ）と前記工程（ｄ）との間に、前記半導体ウェハの前記第２主面を、ダイシングテープにマウントする工程と、
（ｈ）前記工程（ｇ）と前記工程（ｄ）との間に、前記半導体ウェハにダイシングを行うことによりチップに個片化する工程と
をさらに備える、半導体装置の製造方法。 - 請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法であって、
（ｉ）前記工程（ｂ）と前記工程（ｃ）との間に、前記樹脂部材の平坦化された表面上に表面保護テープを貼付する工程と、
（ｊ）前記工程（ｃ）と前記工程（ｄ）との間に、前記表面保護テープを前記樹脂部材から剥離する工程と
をさらに備える、半導体装置の製造方法。 - 請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法であって、
前記工程（ｃ）後における、前記半導体ウェハ側面上に形成されている前記樹脂部材の厚さは、５μｍ以上である、半導体装置の製造方法。 - 請求項１または請求項２に記載の半導体装置の製造方法であって、
前記工程（ｄ）において、硫酸と過酸化水素水とを含む混合液を用いて前記樹脂部材を除去する、半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法であって、
前記工程（ｄ）において、酸素を含むプラズマ処理を併用して前記樹脂部材を除去する、半導体装置の製造方法。 - （ａ）第１主面に段差構造を有する半導体ウェハの前記第１主面上に直に、熱可塑性樹脂からなる樹脂部材を塗布する工程と、
（ｂ）前記樹脂部材を前記半導体ウェハよりも上側に配置した状態で加熱して、当該樹脂部材の表面を平坦化する工程と、
（ｃ）前記工程（ｂ）の後に、前記半導体ウェハの第２主面に対して、前記半導体ウェハの薄化加工を実施する工程と、
（ｄ）前記工程（ｃ）の後に、前記樹脂部材を前記半導体ウェハから除去する工程と
を備える、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011036654A JP5599342B2 (ja) | 2011-02-23 | 2011-02-23 | 半導体装置の製造方法 |
| US13/231,198 US8574962B2 (en) | 2011-02-23 | 2011-09-13 | Method of manufacturing semiconductor device |
| CN201110307815.0A CN102651314B (zh) | 2011-02-23 | 2011-10-12 | 半导体装置的制造方法 |
| DE102011084525.9A DE102011084525B4 (de) | 2011-02-23 | 2011-10-14 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| KR1020120010588A KR101309675B1 (ko) | 2011-02-23 | 2012-02-02 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011036654A JP5599342B2 (ja) | 2011-02-23 | 2011-02-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012174956A JP2012174956A (ja) | 2012-09-10 |
| JP5599342B2 true JP5599342B2 (ja) | 2014-10-01 |
Family
ID=46605060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011036654A Active JP5599342B2 (ja) | 2011-02-23 | 2011-02-23 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8574962B2 (ja) |
| JP (1) | JP5599342B2 (ja) |
| KR (1) | KR101309675B1 (ja) |
| CN (1) | CN102651314B (ja) |
| DE (1) | DE102011084525B4 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5959188B2 (ja) * | 2011-12-05 | 2016-08-02 | 株式会社ディスコ | ウエーハの加工方法 |
| JPWO2014038310A1 (ja) * | 2012-09-07 | 2016-08-08 | 富士電機株式会社 | 半導体素子の製造方法 |
| JP5995640B2 (ja) * | 2012-10-10 | 2016-09-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8785234B2 (en) | 2012-10-31 | 2014-07-22 | Infineon Technologies Ag | Method for manufacturing a plurality of chips |
| JP6265594B2 (ja) | 2012-12-21 | 2018-01-24 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法、及び半導体装置 |
| CN103151371A (zh) | 2013-03-05 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
| CN103199104B (zh) | 2013-03-05 | 2016-04-27 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
| JP6054234B2 (ja) * | 2013-04-22 | 2016-12-27 | 株式会社ディスコ | ウエーハの加工方法 |
| EP3152120B1 (en) * | 2014-06-06 | 2020-06-24 | The Procter and Gamble Company | Faceted container |
| JP2015233034A (ja) * | 2014-06-09 | 2015-12-24 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2016111139A (ja) * | 2014-12-04 | 2016-06-20 | 株式会社ディスコ | ウエーハの加工方法 |
| USD865526S1 (en) | 2015-12-04 | 2019-11-05 | The Procter & Gamble Company | Bottle |
| JP6510393B2 (ja) | 2015-12-15 | 2019-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6814613B2 (ja) * | 2016-11-28 | 2021-01-20 | 株式会社ディスコ | ウェーハの加工方法 |
| USD931107S1 (en) | 2017-09-08 | 2021-09-21 | The Procter & Gamble Company | Bottle |
| JP6762396B2 (ja) * | 2019-04-04 | 2020-09-30 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP7107436B2 (ja) * | 2019-05-23 | 2022-07-27 | 三菱電機株式会社 | ダイシングテープの貼付方法 |
| CN111900083B (zh) * | 2020-07-01 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | Igbt晶圆的减薄方法 |
| JP1688406S (ja) | 2020-08-14 | 2021-06-28 | ||
| TW202209548A (zh) | 2020-08-27 | 2022-03-01 | 日商富士軟片股份有限公司 | 經加工的基材的製造方法、半導體元件的製造方法、及暫時黏合劑層形成用組成物 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283130A (ja) * | 1985-06-07 | 1986-12-13 | Nec Corp | 半導体ウエ−ハの処理方法 |
| JPH05114593A (ja) * | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | 半導体ウエハーの研削方法 |
| US6426248B2 (en) | 2000-02-15 | 2002-07-30 | International Rectifier Corporation | Process for forming power MOSFET device in float zone, non-epitaxial silicon |
| JP4261260B2 (ja) * | 2003-06-26 | 2009-04-30 | 日東電工株式会社 | 半導体ウエハの研削方法および半導体ウエハ研削用粘着シート |
| JP4665429B2 (ja) | 2004-04-26 | 2011-04-06 | 富士電機システムズ株式会社 | 半導体素子の製造方法 |
| JP2006196710A (ja) * | 2005-01-13 | 2006-07-27 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| JP2006261370A (ja) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置および半導体装置の製造方法 |
| TWI324802B (en) | 2007-02-16 | 2010-05-11 | Advanced Semiconductor Eng | Method of thinning wafer |
| JP4840200B2 (ja) | 2007-03-09 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2009001732A (ja) * | 2007-06-25 | 2009-01-08 | Kaneka Corp | ポリオレフィン系樹脂組成物 |
| JP2009043931A (ja) * | 2007-08-08 | 2009-02-26 | Disco Abrasive Syst Ltd | ウェーハの裏面研削方法 |
| JP5317712B2 (ja) * | 2008-01-22 | 2013-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP2010027686A (ja) * | 2008-07-15 | 2010-02-04 | Lintec Corp | 表面保護用シートおよび半導体ウエハの研削方法 |
| DE102008042168A1 (de) | 2008-09-17 | 2010-03-18 | Robert Bosch Gmbh | Bremsscheibe |
| US20100264566A1 (en) | 2009-03-17 | 2010-10-21 | Suss Microtec Inc | Rapid fabrication of a microelectronic temporary support for inorganic substrates |
| JP2011029483A (ja) | 2009-07-28 | 2011-02-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2011040561A (ja) * | 2009-08-11 | 2011-02-24 | Tokyo Electron Ltd | 半導体装置の製造方法。 |
| JP5320619B2 (ja) | 2009-09-08 | 2013-10-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-02-23 JP JP2011036654A patent/JP5599342B2/ja active Active
- 2011-09-13 US US13/231,198 patent/US8574962B2/en active Active
- 2011-10-12 CN CN201110307815.0A patent/CN102651314B/zh active Active
- 2011-10-14 DE DE102011084525.9A patent/DE102011084525B4/de active Active
-
2012
- 2012-02-02 KR KR1020120010588A patent/KR101309675B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN102651314B (zh) | 2015-07-15 |
| KR20120096885A (ko) | 2012-08-31 |
| US20120214278A1 (en) | 2012-08-23 |
| KR101309675B1 (ko) | 2013-09-23 |
| DE102011084525B4 (de) | 2018-01-04 |
| CN102651314A (zh) | 2012-08-29 |
| DE102011084525A1 (de) | 2012-08-23 |
| US8574962B2 (en) | 2013-11-05 |
| JP2012174956A (ja) | 2012-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5599342B2 (ja) | 半導体装置の製造方法 | |
| EP3537472B1 (en) | Method for transferring device layer to transfer substrate | |
| TWI446420B (zh) | 用於半導體製程之載體分離方法 | |
| JP5967211B2 (ja) | 半導体デバイスの製造方法 | |
| JP2013522896A (ja) | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 | |
| JP6510393B2 (ja) | 半導体装置の製造方法 | |
| US9870938B2 (en) | Semiconductor element producing method by flattening protective tape | |
| US8993413B2 (en) | Method of manufacturing semiconductor device | |
| JP2006196710A (ja) | 半導体素子の製造方法 | |
| US20200227263A1 (en) | Device Substrate With High Thermal Conductivity And Method Of Manufacturing The Same | |
| JP2007335659A (ja) | 半導体装置の製造方法 | |
| JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP5471064B2 (ja) | 半導体装置の製造方法 | |
| JP4665429B2 (ja) | 半導体素子の製造方法 | |
| JP6550741B2 (ja) | 半導体装置の製造方法 | |
| JP4525048B2 (ja) | 半導体装置の製造方法 | |
| JP4826290B2 (ja) | 半導体素子の製造方法 | |
| JP2016046480A (ja) | 半導体装置の製造方法 | |
| JP6245376B2 (ja) | 半導体装置の製造方法 | |
| JP5995640B2 (ja) | 半導体装置の製造方法 | |
| JP6762396B2 (ja) | 半導体装置の製造方法 | |
| TWI786782B (zh) | 製造絕緣體上矽晶片的方法 | |
| EP4138116B1 (en) | Method for manufacturing semiconductor element | |
| JP5470766B2 (ja) | 半導体デバイスの製造方法 | |
| WO2012169060A1 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5599342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |