JPWO2014038310A1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JPWO2014038310A1
JPWO2014038310A1 JP2014534243A JP2014534243A JPWO2014038310A1 JP WO2014038310 A1 JPWO2014038310 A1 JP WO2014038310A1 JP 2014534243 A JP2014534243 A JP 2014534243A JP 2014534243 A JP2014534243 A JP 2014534243A JP WO2014038310 A1 JPWO2014038310 A1 JP WO2014038310A1
Authority
JP
Japan
Prior art keywords
wafer
tape
protective film
front surface
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014534243A
Other languages
English (en)
Inventor
爲則　啓
啓 爲則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2014038310A1 publication Critical patent/JPWO2014038310A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B32B2037/1215—Hot-melt adhesive
    • B32B2037/1223—Hot-melt adhesive film-shaped
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0028—Stretching, elongating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1028—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina by bending, drawing or stretch forming sheet to assume shape of configured lamina while in contact therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

ウェハおもて面のポリイミド保護膜による凹凸によってバックグラインド用の表面保護テープに生じた凹凸を緩和し、ウェハ裏面の研削加工によるウェハの厚さ精度を向上させ、チップ厚さのばらつきを低減すること。ウェハ（１）のポリイミド保護膜（１１）による凹凸を有するおもて面に、基材層（５）と粘着剤層（中間層を含む）（４）を備えた表面保護テープ（３）を貼り付ける。次に、表面保護テープ（３）側をステージ（２１）側にしてウェハ（１）をステージ（２１）に載置した後、表面保護テープ（３）をステージ（２１）側へ吸引しながら加熱することによって表面保護テープ（３）の表面を平坦化する。次に、ウェハ（１）裏面を研削加工して薄ウェハにした後、ウェハ（１）裏面に裏面素子構造を形成し、ダイシングをおこなってチップに切断する。

Description

この発明は、半導体素子の製造方法に関する。
従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗等を、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。また、上記ＩＣよりも高電圧・大電流のスイッチングに用いる半導体素子として電力用半導体素子がある。電力用半導体素子には、たとえば絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）やダイオードがある。
ここで、従来のＩＧＢＴの製造プロセスについて説明する。まず、ウェハのおもて面側に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極および絶縁保護膜よりなる表面素子構造部を形成する。エミッタ電極は、例えばアルミ・シリコン膜でできている。絶縁保護膜は、例えばポリイミド膜でできている。次に、ウェハおもて面にポリイミド保護膜を形成する。
次に、ポリイミド保護膜が形成されたウェハおもて面に表面保護テープを貼り付けてからウェハの裏面を研削し、ウェハを所望の厚さとする。次に、ウェハ裏面側にコレクタ層などを形成する。その後、ウェハの裏面、すなわちコレクタ層の表面に、アルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極を形成する。最後に、コレクタ電極側にダイシングテープを貼り付けてダイシングをおこない、ウェハを複数のチップに切断することにより、ＩＧＢＴが完成する。
一般に、従来より用いられている表面保護テープは、基材層と粘着剤層（中間層を含む）とを組み合わせた構成のものであり、例えば１５０μｍの厚さを有する。また、表面保護テープとして、融点１０５℃以下のホットメルト層を少なくとも有し、半導体ウェハ表面に加熱して貼り付けられるホットメルトシートが公知である（例えば、下記特許文献１参照。）。
また、上述したようにウェハおもて面に表面保護テープを貼り付ける方法として、半導体ウェハのポリイミド保護膜による凹凸を有する表面に、基材層と粘着剤層を備えた表面保護テープを貼り付けた後に加熱し、基材層および粘着剤層を変形させて、基材層の表面をほぼ平坦にする方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、次の方法が提案されている。半導体ウェハ表面の上方に保護テープを供給し、貼付けローラで押圧しながら転動移動させて半導体ウェハの表面に当該保護テープを貼付け、貼付けられた保護テープを半導体ウェハの外周に沿って切断する。その後に加圧部材で保護テープを表面から加圧し、その表面を扁平化する（例えば、下記特許文献３参照。）。
また、別の方法として、基材と少なくとも一層以上の中間層と粘着剤層をこの順番で積層してなる半導体ウェハ保護用粘着シートを半導体ウェハの表面に貼り合わせる方法であって、粘着シートと半導体ウェハの貼り合わせ温度が５０℃〜１００℃であり、粘着剤層と接する側の中間層の貼り合わせ温度における損失正接（ｔａｎδ）が０．５以上である方法が提案されている（例えば、下記特許文献４参照。）。
また、別の方法として、ワークを載置する載置手段を加熱手段で加熱する加熱工程と、載置手段にワークを載置した状態で、載置手段およびワークを内在させかつ内部を密封状態で閉塞可能な圧力室を、吸引手段を用いて真空吸引をおこなう吸引工程と、真空度に到達したことを検出した後に、テープ部材に対してワークを近付けて、ワークをテープ部材に接着させる接着工程と、接着工程における接着を予め設定された時間だけ実行した後に、加圧手段を作動させて圧力室の内部に空気を加圧状態で導入する加圧工程と、を含む方法が提案されている（例えば、下記特許文献５参照。）。
特開２０００−０３８５５６号公報 特開２００５−３１７５７０号公報 特開２０１０−０４５１８９号公報 特開２０１０−２５８４２６号公報 特開２００６−１１４５９８号公報
しかしながら、上述した製造プロセスのように、ウェハ裏面を研削する前にウェハおもて面にポリイミド保護膜を形成する場合、次のような種々の不具合が生じる。図２１は、従来の表面保護テープをウェハおもて面に貼り付けた状態を模式的に示す断面図である。例えば、表面素子構造部を保護するポリイミド保護膜１０２は、ウェハ１０１に作製された複数のチップの素子形成領域を囲むように各チップの外周に沿って形成される。
すなわち、図２１に示すように、ウェハ１０１のおもて面には、ポリイミド保護膜１０２が形成されている。ポリイミド保護膜１０２はウェハ１０１のおもて面に凸状に形成される。このポリイミド保護膜１０２は、ダイシングラインによって格子状に区画された領域の内側で、ダイシングラインに沿って設けられている。そして、ポリイミド保護膜１０２によって凸状となる部分（以下、凸状部とする）と、この凸状部に囲まれた凹部が形成されるため、ウェハ１０１のおもて面には、凹凸が複数形成されている。この凹凸による段差の高さは、１０μｍ〜２０μｍ程度であり、凹部の大きさは、数ｍｍ〜２０ｍｍ角程度である。一方、従来の表面保護テープ１０３は、１５０μｍ程度と厚さが薄く、数μｍ程度の高さの段差に対する緩和性能しか有していない。
従って、ウェハ１０１のおもて面に従来の表面保護テープ１０３を貼り付けても、ポリイミド保護膜１０２による凹凸に沿って貼り付いてしまい、ウェハ１０１のおもて面には、ポリイミド保護膜１０２によりウェハ１０１おもて面に生じた段差の約９５％程度の高さの段差が残ってしまう。そのため、ウェハ１０１裏面の研削加工中に、ウェハ１０１おもて面のポリイミド保護膜１０２よりなる格子状の凸状部に囲まれる凹部に形成される表面素子構造部（主にエミッタ電極を構成するアルミ・シリコン膜）が研削砥石によってウェハ１０１裏面側から押され変形した状態で研削加工が進行することになる。
従って、ポリイミド保護膜１０２による凹凸が大きい場合、ウェハ１０１おもて面の凹部に大きな応力がかかり、ウェハ１０１裏面の研削加工をおこなっただけでもウェハ１０１が破損することがある。また、ウェハ１０１が破損しなかったとしても、ウェハ１０１おもて面の凹部に応力がかかった状態でウェハ１０１裏面の研削加工がおこなわれることで、凹部が設けられている部分のウェハ１０１の厚さがポリイミド保護膜１０２よりなる凸状部が設けられている部分のウェハ１０１の厚さよりも厚くなってしまう。
例えば、ダイシングラインによって区画された矩形状の各チップの外周に沿って１００μｍ〜５００μｍ程度の幅でポリイミド保護膜１０２を形成する。このとき、ポリイミド保護膜１０２よりなる凸状部が設けられている部分のウェハ１０１の厚さが１００μｍになるまでウェハ１０１裏面の研削加工をおこなった場合、ポリイミド保護膜１０２による凸状部に囲まれた凹部のウェハ１０１の厚さ、すなわちチップ中央部の厚さは１１０μｍ程度になってしまう。この場合、１００μｍのウェハ厚さで設計したチップの耐圧は得られるが、ウェハ１０１中央部の厚さが１１０μｍとなっている分だけ電気的損失が生じる。逆に、凹部のウェハ１０１の厚さが１００μｍになるまでウェハ１０１裏面の研削加工をおこなった場合、ポリイミド保護膜１０２によって凸状となるチップ外周部の厚さが過剰に薄くなり、通電時に素子破壊が起こる虞がある。
このような問題を解決する方法として、次のような方法が提案されているが、それぞれ技術的課題が多い。例えば、接着剤や厚さの厚い両面テープなどにより高剛性基板とウェハとを貼り合わせる方法が提案されている。しかし、高剛性基板を再利用するためにかかる材料費などが高額となり、さらに高剛性基板をウェハに貼り合わせるための周辺装置が多数必要となるなどコスト的な問題が生じる。また、ウェハ裏面の研削加工をおこなうときのウェハの厚さ精度を向上させるための張り合わせ技術が必要となる。
また、表面保護テープ自体を厚くしてウェハおもて面の凹凸を埋め込むことで、ウェハおもて面の凹凸に対する緩和性能を高めた各種テープ（主に半田バンプによる凹凸を対象とした保護テープ）が開発されている。しかし、テープの厚さが５００μｍ程度と厚いため、半田バンプのように点在する凸部よりなる凹凸を埋め込む作用はあるが、チップ外周のライン上に存在する格子状の高い凹凸に対する埋め込み性能はあまり高くない。このため、ウェハ裏面の研削加工後のウェハの厚さ精度も数倍悪くなってしまう。
また、ポリイミド保護膜よりなる格子状の凸状部に囲まれる凹部を狭くすることにより、ウェハおもて面のポリイミド保護膜による凹凸自体をなくす方法が提案されている。しかし、ポリイミド保護膜によるウェハへの応力が大きくなりすぎるため、ウェハを薄くしたときにウェハの反りが非常に大きくなり、運搬が困難になるという問題がある、また、エミッタ電極の露出面積が小さくなるため、装置を組み立てる上での制約が増えてしまう。さらに、エミッタ電極の露出面積が少なくなることで、めっきにより成膜される配線とエミッタ電極との実質的な接合面積が小さくなり、放熱性が低下する。
また、上記特許文献１に開示されたホットメルトシートは、ウェハおもて面の凹凸によく追従して、ウェハと保護保持用シートとが隙間なく接着され、ウェハ裏面の研削加工時における、ウェハパターン面への研削水や異物の浸入、加工ミス、ディンプルの発生、ウェハ割れなどを防ぐためのものである。
また、上記特許文献１には、バンプが点在するウェハに対してホットメルトシートを貼り付けた実施例が開示されているが、ダイシングラインによって格子状に区画された領域の内側でダイシングラインに沿って設けられたポリイミド保護膜よりなる凸状部と数ｍｍ〜２０ｍｍ角程度の凹部とからなる凹凸による段差を緩和することについては、何ら記載されていない。従って、このような大きな凹部と高い凸部を有するウェハおもて面に上記特許文献１のホットメルトシートを貼り付けても、平坦なシート表面が得られるか否かは不明である。
また、上記特許文献２には、２００μｍ以上の厚さの特殊な表面保護テープをウェハおもて面に貼り付けた後、炉内で表面保護テープを加熱しポリイミド保護膜による凹凸を緩和させる実施例が開示されている。しかし、上記特許文献２では、ポリイミド保護膜による凹凸の緩和性能が足りず、ウェハの平坦性が悪くなる虞がある。図２２〜２４は、従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。図２２，２３は、上記特許文献２の図１１，１である。
具体的には、図２２に示すように、ウェハ１０１のポリイミド保護膜１０２による凹凸を有するおもて面に表面保護テープ１１３を貼り合せた状態では、表面保護テープ１１３がポリイミド保護膜１０２による凹凸に沿って波板状になり、ポリイミド保護膜１０２による凹凸を十分に吸収することができない。このときの表面保護テープ１１３の凹凸は、ポリイミド保護膜１０２による凹凸の８０％以上である。図２２において、符号１１４および符号１１５は、それぞれ表面保護テープ１１３の粘着剤層（中間層を含む）および基材層である（図２３，２４においても同様）。
その後、図２３に示すように、炉内で表面保護テープ１１３を加熱してポリイミド保護膜１０２による凹凸を緩和させたとしても、表面保護テープ１１３の凹凸はポリイミド保護膜１０２による凹凸の４０％〜６０％程度にしか緩和されない。この状態でウェハ１０１裏面の研削加工をおこなった場合、図２４に示すように、ウェハ１０１の研削精度に悪影響を及ぼし、表面保護テープ１１３の凹凸をそのまま反映した凹凸がウェハ１０１裏面に生じるため、チップの厚さ精度が低下するという問題が生じる。
また、上記特許文献３〜５のようにウェハのおもて面に貼り付けた表面保護テープを加圧および加熱することで平坦化する方法では、表面デバイスの表面素子構造部による複数の凸部に対する緩和性能は有しているが、ポリイミド保護膜よりなる格子状の凸状部に対して十分な緩和性能を発揮することができない。従って、上記特許文献３〜５においても、ウェハ裏面の研削加工をおこなったときに、表面保護テープの凹凸に対応した凹凸がウェハ１０１裏面に生じるため、チップの厚さ精度が低下するという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、おもて面デバイス側にポリイミド保護膜による凹凸形状を有するウェハの裏面を研削してデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウェハおもて面にバックグラインド用の表面保護テープを貼り付けてウェハおもて面の凹凸形状を緩和することによってウェハ厚さ精度を向上させることができる半導体素子の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体素子の製造方法は、次の特徴を有する。まず、半導体ウェハの凹凸を有するおもて面に、基材層と粘着剤層を備えたテープを、前記粘着剤層が前記半導体ウェハのおもて面に接するように貼り付ける貼り付け工程をおこなう。次に、前記半導体ウェハの凹凸に沿って波板状になった前記テープを前記半導体ウェハのおもて面から離れる方向に吸引しながら加熱することによって前記粘着剤層を変形させ、波板状の前記基材層の表面をほぼ平坦にする吸引加熱工程をおこなう。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記半導体ウェハのおもて面には、後に分割される個々のチップの素子形成領域が凹部となるように各チップの外周に沿う格子状の凸状部が設けられており、前記吸引加熱工程では、前記粘着剤層を、格子状の前記凸状部と前記素子形成領域の前記凹部との段差を吸収するように変形させることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記吸引加熱工程後に、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面を研削加工して薄ウェハにする薄板加工工程をさらに含むことを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記粘着剤層における中間層の厚さが１００μｍ以上３００μｍ以下であることを特徴とする。
上述した発明によれば、ウェハ（半導体ウェハ）のおもて面に貼り付けたバックグラインド用のテープをウェハのおもて面から離れる方向に吸引しながら加熱することによって、ウェハおもて面にテープを貼り付けたときにテープの粘着剤層とウェハおもて面との間に残った余分な空気が小さな気泡となってウェハおもて面の凹部内に発生し、この気泡によって変形した粘着剤層によってウェハおもて面の凹部が埋められる。これにより、ウェハおもて面の凹凸が緩和され、テープの表面を従来よりも平坦化することができる。このため、ウェハ裏面の研削加工後におけるウェハ厚さのばらつきを小さくすることができる。
本発明にかかる半導体素子の製造方法によれば、おもて面デバイス側にポリイミド保護膜による凹凸形状を有するウェハの裏面を研削してデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウェハおもて面に貼り付けたバックグラインド用の表面保護テープ表面の凹凸を緩和し、ウェハ厚さ精度を向上させることができるという効果を奏する。
本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 ウェハおもて面にポリイミド保護膜が形成された様子を模式的に示す平面図である。 図９の切断線Ａ−Ａにおける構成を模式的に示す断面図である。 ウェハおもて面に表面保護テープを貼り付けた状態を模式的に示す断面図である。 ウェハおもて面に貼り付けた表面保護テープの吸引加熱開始時の様子を模式的に示す断面図である。 ウェハおもて面に貼り付けた表面保護テープの吸引加熱処理後の様子を模式的に示す断面図である。 ウェハ裏面の研削加工後の状態を模式的に示す断面図である。 第１実施例の研削加工直前における表面保護テープ表面の凹凸を示す特性図である。 第１実施例の研削加工後におけるウェハ厚さを示す特性図である。 第２実施例の研削加工後におけるウェハ厚さを示す特性図である。 第１実施例の加熱処理前におけるウェハおもて面の気泡の状態を模式的に示す概念図である。 第１実施例の吸引加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。 第２従来例の加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。 従来の表面保護テープをウェハおもて面に貼り付けた状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 図９に示すウェハおもて面の一部を拡大して示す平面図である。
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１〜８は、本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。特に限定しないが、ここでは、ｎ型のウェハ（半導体ウェハ）を用いてフィールドストップ（ＦＳ）構造のｎチャネル型ＩＧＢＴを作製（製造）する場合を例にして説明する。ウェハの、表面素子構造部が形成される側の面をウェハおもて面とし、その反対側の面をウェハ裏面とする。なお、図１〜８においては、表面素子構造部の詳細な構成の図示を省略する。
ウェハ１のおもて面の製造プロセスの一例を説明する。まず、ウェハ１のおもて面にＳｉＯ2等のゲート酸化膜とポリシリコン等からなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧ等の層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。次に、ウェハ１おもて面の表面層にｐ+ベース層を選択的に形成し、ｐ+ベース層の内部にｎ+エミッタ層を選択的に形成する。
次に、ｐ+ベース層およびｎ+エミッタ層に接するようにアルミ・シリコン膜等からなる表面電極、すなわちエミッタ電極を形成する。そして、格子状のダイシングラインに囲まれた領域のダイシングラインに沿った領域、すなわち、半導体チップとなる領域の外周の領域にポリイミド等の絶縁保護膜を積層する。ここまでで、ウェハ１おもて面に表面素子構造部２ができあがる（図１）。このときの表面素子構造部２を含めたウェハ１全体の厚さは、例えば５００μｍである。なお、図１では、絶縁保護膜とエミッタ電極との段差の図示は省略している。
ここで、ウェハ１おもて面にポリイミド保護膜が形成された様子を図９，１０に模式的に示す。図９は、ウェハおもて面にポリイミド保護膜が形成された様子を模式的に示す平面図である。図１０は、図９の切断線Ａ−Ａにおける構成を模式的に示す断面図である。図９において、ウェハ１内の格子状の太い実線がポリイミド保護膜１１であり、縦横に伸びるポリイミド保護膜１１により囲まれる複数の矩形領域は、個々のチップの素子形成領域１２である。
このチップの素子形成領域１２付近を拡大した様子を図２５に一例として示す。図２５は、図９に示すウェハおもて面の一部を拡大して示す平面図である。図２５（ａ）に示すように、個々のチップの素子形成領域は、ダイシングライン５１によって区画されており、チップの素子形成領域の外周部分にポリイミド保護膜５２が形成されている。また、チップの素子形成領域にゲートランナーが形成されている場合は、ゲートランナー上にもポリイミド等の絶縁保護膜５３が形成される場合もある。
図２５（ｂ），２５（ｃ）は、それぞれ図２５（ａ）の切断線Ａ−Ａ、切断線Ｂ−Ｂにおける構成を模式的に示す断面図である。図２５に示すように、この例では、ダイシングライン５１上にはポリイミド保護膜は形成されていない。ダイシングライン５１の幅ｗ１１は、例えば８０μｍ程度であり、ダイシングライン５１を挟んでポリイミド保護膜５２が近接して形成されることになる。図１０に示すポリイミド保護膜１１は、図２５（ｂ），２５（ｃ）に示すように近接して形成されたポリイミド保護膜５２を模式的に示したものである。なお、図１０において、ゲートランナー上に形成された絶縁保護膜５３については図示を省略している。
ポリイミド保護膜５２の幅ｗ１２は、素子耐圧が高くなるほど広くなり、例えば、耐圧１２００Ｖで６００μｍ程度である。また、ポリイミド保護膜５２の幅ｗ１２は、例えば、６００Ｖ以下の低耐圧で１００μｍ程度であり、耐圧６００Ｖで３００μｍ程度であり、耐圧１２００Ｖの逆阻止（ＲＢ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ）デバイスで１３００μｍ程度である。ダイシングライン５１を挟んで隣り合うポリイミド保護膜５２を１つの凸状部と見なす場合、この凸状部の幅ｗ１０（すなわち図１０に示すポリイミド保護膜１１による凸状部の幅ｗ１０）は、ポリイミド保護膜５２の幅ｗ１２の２倍程度の寸法となり、例えば、耐圧１２００Ｖで１２００μｍ程度となる。
図１０に示すように、各素子形成領域１２の大きさは、例えば数ｍｍ〜２０ｍｍ角程度である。また、ポリイミド保護膜１１は、ウェハ１おもて面のアルミ・シリコン膜１３から例えば１０μｍ〜２０μｍ程度の高さで突出している。すなわち、ポリイミド保護膜１１よりなる格子状の凸状部に囲まれる複数の凹部となるように素子形成領域１２が設けられている。そして、ウェハ１おもて面には、ポリイミド保護膜１１よりなる格子状の凸状部と、この凸状部に囲まれる複数の凹部とからなる凹凸が形成されている。
表面素子構造部２の完成後、図２に示すように、例えば一般的なテープ貼り付け装置を用いて、表面素子構造部２の表面に、バックグラインド時に表面素子構造部２を保護するための表面保護テープ３を貼り付ける。表面保護テープ３は、例えばＰＥＴ（ポリエチレンテレフタレート）などの硬い樹脂材料からなる基材層と、ウェハ１おもて面に粘着される粘着剤層（中間層を含む）とで構成されている。
図１１は、ウェハおもて面に表面保護テープを貼り付けた状態を模式的に示す断面図である。図１１に示すように、ポリイミド保護膜１１による凸状部の幅ｗ１０が広い場合、表面保護テープ３を貼り付けただけでは、その凹凸を十分に吸収しているとはいえない。このため、表面保護テープ３の表面は、ポリイミド保護膜１１による凹凸に沿って波板状になる。表面保護テープ３の表面の凹凸は、ポリイミド保護膜１１による凸状部の幅ｗ１０が広くなるほど顕著にあらわれる。なお、符号４および符号５は、それぞれ表面保護テープ３の粘着剤層（中間層を含む）および基材層である。粘着剤層４は、ウェハに粘着される粘着層と、基材層５と粘着層との間に設けられる中間層とからなる。中間層は、加熱することにより膨張する材質からなり、加熱することにより流動性をもつ。
そこで、半導体ウェハの凹凸に沿って波板状になっている表面保護テープ３をウェハ１おもて面から離れる方向に吸引しながら加熱する。図１２は、ウェハおもて面に貼り付けた表面保護テープの吸引加熱開始時の様子を模式的に示す断面図である。図１３は、ウェハおもて面に貼り付けた表面保護テープの吸引加熱処理後の様子を模式的に示す断面図である。図１２に示すように、ウェハ１が載置される平板状のステージ２１は、ウェハ１が載置される側の面（以下、上面とする）に真空吸引用の複数の通気孔２２を所定の間隔で備える。すべての通気孔２２は、ステージ２１の内部に設けられた配管２３で連結され、図示省略するバルブを介して真空ポンプ（真空装置）などの吸引手段（不図示）につながれている。吸引手段によって真空吸引することによって、ステージ２１の上面側の空気が吸引される。また、ステージ２１は、ステージ２１を加熱するヒーターなどの加熱手段２４を備える。
このようなステージ２１上に、表面保護テープ３側をステージ２１側にしてウェハ１を載置する。表面保護テープ３は、ポリイミド保護膜１１による凹凸に沿って波板状になっているため、ポリイミド保護膜１１による凸部に沿って突出した状態になっている部分がステージ２１に接触した状態となる。この状態で吸引手段によって真空吸引し、通気孔２２および配管２３を介して表面保護テープ３をステージ２１側に吸引する。さらに、表面保護テープ３をステージ２１側に吸引すると同時に、加熱手段２４によって加熱されたステージ２１によって表面保護テープ３を加熱する。
表面保護テープ３をステージ２１側に吸引しながら加熱することにより、表面保護テープ３の通気孔２２に接している部分が通気孔２２内に吸引され凸状に変形する虞があるが、通気孔２２の開口幅を狭くする、ポーラスチャックを備えたステージ２１を用いる、表面保護テープ３への吸引力を低くするなどによる対策が可能である。
表面保護テープ３を加熱することによって、粘着剤層４における中間層が流動性を持つので、このように表面保護テープ３をステージ２１側に吸引しながら加熱することによって、加熱前の表面保護テープ３の粘着剤層４とウェハ１おもて面の凹凸との間に存在していた気泡が複数の小さな気泡となって表面保護テープ３の中間層内に発生して素子形成領域１２面内に均等に散在され、ウェハ１おもて面の凹部が埋められる。従って、図１３に示すように、表面保護テープ３の基材層５の表面の凹凸は徐々に小さくなり、最終的には、ウェハ１おもて面の凹凸の高さの例えば２０％以下の高さとなる。すなわち、粘着剤層４における中間層が流動性を有するので、中間層内に複数の小さな気泡が散在して発生することによって、表面保護テープ３が平坦化される。
以上のようにして表面保護テープ３の表面を平坦化した後、図３に示すように、ウェハ１を反転させて、バックグラインド装置によりウェハ１裏面の研削加工をおこない、表面素子構造部２を含むウェハ１全体の厚さが所望の厚さ、例えば１００μｍの厚さで残るようにする。図１４は、ウェハ裏面の研削加工後の状態を模式的に示す断面図である。ポリイミド保護膜１１による凹凸の高さが例えば１０μｍである場合、上述したように表面保護テープ３を吸引しながら加熱することにより、表面保護テープ３表面の凹凸の高さを素子形成領域１２面内（チップ面内）で２μｍ以下（＝１０μｍ×２０％以下）程度にすることができる。その結果、図１４に示すように、ウェハ１裏面の研削加工時にウェハ１裏面に反映されてしまう凹凸の高さを２μｍ以下程度に抑えることができるため、チップ面内でのシリコン厚さのばらつきを従来よりも少ない２μｍ以下程度に抑えることができる。従って、チップの厚さ精度が向上する。
ウェハ１を研削加工した後、図４に示すように、例えば一般的なテープ剥離装置を用いて、表面素子構造部２の表面から表面保護テープ３を剥離させて、表面保護テープ３を取り除く。そして、ウェハ１の研削面に対してスピンエッチャーやディップ方式のエッチングをおこない、研削面に生じた破砕層を除去する。これにより、表面素子構造部２を含むウェハ１全体の厚さは、例えば８０μｍの厚さになる。
次に、図５に示すように、ウェハ１の裏面から、例えばｐ型不純物であるボロン等をイオン注入する。その後、ウェハ１裏面にレーザ照射などによってアニールをおこない、コレクタ層となるｐ+層６を形成する。次に、図６に示すように、ウェハ１裏面に、例えばアルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極となる裏面電極７を形成する。
次に、図７に示すように、ウェハ１裏面に一般的なダイシングテープ８を貼り付けて、ウェハ１を反転させる。その後、図８に示すように、ウェハ１を複数のチップ９に切断することにより、実施の形態にかかる半導体素子が完成する。図示を省略するが、各チップ９は、裏面電極７を介して配線基板等の固定部材に半田付けされる。そして、各チップ９のおもて面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
次に、本発明者が厚さ２６５μｍの一般的な表面保護テープを用いてウェハの研削加工をおこなったときのチップの厚さ精度について検証した結果を示す。図１５は、第１実施例の研削加工直前における表面保護テープ表面の凹凸を示す特性図である。図１６は、第１実施例の研削加工後におけるウェハ厚さ（チップ厚さ）を示す特性図である。図１６において、ウェハ厚さは透過赤外線レーザを用いて測定した（図１７においても同様）。測定長とは、１つの素子形成領域を矩形状に囲むポリイミド保護膜による凸状部の対辺を横切る切断線の長さであり、図１５，１６ともにウェハの同一箇所を測定している。
第１実施例は、実施の形態にかかる半導体素子の製造方法に従い、ウェハ１のおもて面に貼り付けた表面保護テープ３を吸引しながら加熱することによって表面保護テープ３の表面を平坦化した後に、ウェハ１裏面の研削加工をおこなっている。厚さ２６５μｍの表面保護テープ３において粘着剤層（中間層を含む）４および基材層５の厚さは、それぞれ２１５μｍ（粘着層：２０μｍ、中間層１９５μｍ）および５０μｍである。
また、チップサイズを９．７ｍｍ×９．７ｍｍとし、１つの素子形成領域１２内に形成されるポリイミド保護膜５２の幅ｗ１２を耐圧１２００ＶのＩＧＢＴに対応する厚さである６００μｍとした。すなわち、隣接する素子形成領域１２間にダイシングライン５１を挟んで隣り合うポリイミド保護膜５２を１つの凸状部と見なす場合、ダイシングライン５１を挟んで隣り合うポリイミド保護膜５２による凸状部の幅ｗ１０は１２００μｍ程度である。
また、図１５，１６には、第１実施例とともに、比較として第１，２従来例について示す。第１従来例は、ウェハのおもて面に表面保護テープを貼り付けた後に、ウェハ裏面の研削加工をおこなっている。第２従来例は、ウェハのおもて面に表面保護テープを貼り付けてから、炉内で加熱処理をおこなうことによって表面保護テープの表面を平坦化した後に、ウェハ裏面の研削加工をおこなっている。第１，２従来例の、表面保護テープの貼り付けからウェハ裏面の研削加工までの工程以外の条件は、第１実施例と同様である。
図１５に示す結果より、第１従来例のようにウェハおもて面に表面保護テープを貼り付けただけでは、素子形成領域を囲む１０μｍ程度の厚さのポリイミド保護膜による凸状部（測定長３ｍｍおよび１３ｍｍ付近）に沿って表面保護テープが波板状になってしまうことが確認された。また、第１従来例では、素子形成領域に設けられたゲートランナーを保護するポリイミド等の１０μｍ程度の厚さの絶縁保護膜による凸状部（測定長６ｍｍおよび９ｍｍ付近）によっても、表面保護テープが波板状になってしまうことが確認された。すなわち、第１従来例では、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能がともに低いことが確認された。
第２従来例のように表面保護テープを炉内で加熱する場合、ポリイミド保護膜による凹凸に対する緩和性能を第１従来例よりも改善することができるが、第１従来例と同様にゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能が低いことが確認された。一方、第１実施例は、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜５３による凹凸に対する緩和性能ともに第１従来例よりも高く、表面保護テープ３の表面の凹凸をチップ面内で２μｍ程度と最も平坦化することができることが確認された。
また、第１実施例および第１，２従来例では、ウェハおもて面の凹凸の緩和性能が異なるが、ともにポリイミド保護膜による凹凸に対する緩和性能よりもゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能のほうが高いことが確認された。これは、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜ともに１０μｍ程度の厚さで形成されているため、ゲートランナーを保護する絶縁保護膜による凸状部の幅がポリイミド保護膜による凸状部の幅よりも狭いことに起因する。このため、ウェハおもて面にポリイミドによって生じる凸状部の幅が広いほど、表面保護テープの表面の凹凸の緩和性能が低くなることが確認された。
そして、図１６に示す結果より、図１５に示す第１実施例および第１，２従来例ともに、表面保護テープ表面の凸部に対応する箇所でチップ厚さが薄くなり、表面保護テープ表面の凹部に対応する箇所でチップ厚さが厚くなっているが、表面保護テープ表面の凹凸の高さが低くなるほどチップ厚さのばらつきが低くなることが確認された。従って、ウェハ１裏面の研削加工直前に、表面保護テープ表面が最も平坦な第１実施例において、ウェハ１裏面の研削加工後のチップ９の厚さのばらつきが最も小さく、チップ９面内で２μｍ程度に抑えることができることが確認された。
次に、本発明者が厚さ１６５μｍの表面保護テープを用いてウェハの研削加工をおこなったときのチップの厚さ精度について検証した結果を示す。図１７は、第２実施例の研削加工後におけるウェハ厚さ（チップ厚さ）を示す特性図である。図１７に示す第２実施例および第３，４従来例は、厚さ１６５μｍの薄い表面保護テープを用いた以外はそれぞれ第１実施例および第１，２従来例と同様の方法で作製している。厚さ１６５μｍの表面保護テープにおいて粘着剤層（中間層を含む）および基材層の厚さは、それぞれ１４０μｍ（粘着層：２０μｍ、中間層１２０μｍ）および２５μｍである。
表面保護テープの基材層の厚さが薄いため、表面保護テープを貼り付けた後に何もおこなわない第３従来例だけでなく、表面保護テープを炉内で加熱した第４従来例においても表面保護テープの表面はほぼ平坦化されず、図１７に示すようにウェハ裏面の研削加工後のチップの厚さのばらつきも改善されなかった。一方、第２実施例においては、厚さ２６５μｍの表面保護テープ３を用いた第１実施例には及ばないまでも、ウェハ１裏面の研削加工後のチップ９の厚さのばらつきが低減されることが確認された。
次に、本発明者が第１実施例および第２従来例において表面保護テープの粘着剤層とウェハおもて面の凹凸との間に生じる気泡について観察した結果について示す。図１８は、第１実施例の加熱処理前におけるウェハおもて面の気泡の状態を模式的に示す概念図である。図１９は、第１実施例の吸引加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。図２０は、第２従来例の加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。図１９，２０においてウェハを切断する矢印Ｃ１，Ｃ２は、それぞれ、第１実施例および第２従来例において、図１５に示す表面保護テープの凹凸を測定した際の測定線である。
図１８に示すように、加熱前、ウェハ１おもて面に貼り付けられた表面保護テープ３とウェハ１おもて面との間にはポリイミド保護膜１１による凸状部付近に気泡（ハッチングで示す部分）３１が多く残る。その後、ウェハ１おもて面に貼り付けた表面保護テープ３を吸引しながら加熱することで、図１９に示すように、加熱前の表面保護テープ３の粘着剤層４とウェハ１おもて面との間に存在していた気泡３１が複数の小さな気泡３２となって素子形成領域１２面内に均等に散在されることが確認された。
この小さな気泡３２によってポリイミド保護膜１１（ポリイミド保護膜５２）およびゲートランナーを保護する絶縁保護膜５３による凹凸によって生じる段差が吸収され、表面保護テープ３の表面の凹凸が緩和されることが確認された。また、ウェハ１おもて面にゲートランナーが形成されている半導体素子では、ゲートランナー上に形成されたポリイミド等の絶縁保護膜５３による段差についても、表面保護テープ３の表面の凹凸が緩和されることが確認された。
一方、第２従来例では、加熱処理前におけるウェハおもて面の気泡の状態は第１実施例と同様（図１８の気泡３１）であり、当該気泡が炉内での加熱処理後に小さな気泡となる点は第１実施例と同様であった。図２０に示すように、第２従来例では、加熱処理後に発生した小さな気泡３３がポリイミド保護膜４１付近に散在されることによって、ポリイミド保護膜４１による凸状部付近における表面保護テープの表面の凹凸が緩和されることが確認された。しかし、第２従来例では、加熱処理後に発生した小さな気泡３３が素子形成領域４２面内には散在されないため、素子形成領域４２面内における表面保護テープの表面の凹凸は緩和されないことが確認された。図２０において、符号４３，４４は、それぞれゲートランナーおよびダイシングラインである。
また、図１８に示すように、気泡が１か所または数か所に集中して、大きな気泡３１が形成された状態であると、ウェハ１の機械強度が低下する。このため、気泡は１か所または数か所に集中させないほうが好ましい。つまり、図１８に示した大きな気泡３１を、図１９および図２０に示した複数の小さな気泡３２および３３のように、小さくして素子形成領域１２面内に均等に散在させたほうがよい。当該気泡が小さいことによって、気泡によるウェハ１の機械強度の低下を気泡の周囲にある中間層がカバー（緩和）することができるので、ウェハ１の機械強度の低下が抑制される。
また、上述したとおり、粘着剤層４における中間層が流動性を有し、複数の小さな気泡３２が中間層内に発生することによって、表面保護テープ３が平坦化される。表面保護テープ３を効果的に平坦化させるためには、粘着剤層４における中間層の厚さは１００μｍ以上が好ましい。しかしながら、中間層の厚さが３００μｍよりも厚くなってしまうと、ウェハ１を切断する際にゴミが発生する原因となるため好ましくない。したがって、粘着剤層４における中間層の厚さは、１００μｍ以上であって３００μｍ以下であることがより好ましい。中間層の厚さを１００μｍ以上３００μｍ以下とすることにより、ウェハ１の切断に際してのゴミの発生を抑制した上で、表面保護テープ３を効果的に平坦化することができる。
以上説明したように、実施の形態によれば、ウェハおもて面に貼り付けた表面保護テープを吸引しながら加熱することで、ウェハおもて面に表面保護テープを貼り付けたときに表面保護テープの粘着剤層とウェハおもて面との間に残った余分な空気が小さな気泡となってウェハおもて面の凹部内に発生し、この気泡によって変形した粘着剤層によってウェハおもて面の凹部が埋められる。これにより、素子形成領域間や素子形成領域面内におけるポリイミド保護膜や絶縁保護膜による凸状部間の間隔が広い場合でも、ウェハおもて面のポリイミド保護膜による凹凸が緩和され、表面保護テープの表面を従来よりも平坦化することができる。このため、ウェハ裏面の研削加工後におけるウェハ厚さのばらつきを小さくすることができる。従って、チップの厚さ精度を向上させることができ、所望の耐圧を得るために最低限必要なチップ厚さで半導体素子を作製することができるため、チップ厚さのばらつきによって生じる電気的損失を低減することができる。
また、実施の形態によれば、ウェハおもて面に貼り付けた表面保護テープを吸引しながら加熱することで、厚さの薄い表面保護テープ（中間層の厚さが薄い表面保護テープ）を用いた場合であってもチップの厚さ精度を向上させることができる。従って、表面保護テープ自体のコストを低減することができる。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、本発明の製造プロセスにより、パンチスルー（ＰＴ）型、ノンパンチスルー（ＮＰＴ）型、フィールドストップ（ＦＳ）型のＩＧＢＴや、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）などのダイオードを作製することもできる。また、ＩＧＢＴの表面素子構造部はプレーナ型でもトレンチ型でもよい。
また、上述した実施の形態では、ウェハの研削加工後に表面保護テープを剥離してから以降の工程をおこなっているが、表面保護テープが高い耐酸性を有していたり、高真空においてカーボンなどの不純物の発生が微量である場合には、ウェハの研削加工後に表面保護テープを剥離せずに以降の工程をおこなってもよい。また、上述した実施の形態では、ヒーターによって加熱されるステージ２１の上にウェハ１が載置されているが、ウェハ１とステージ２１との上下の位置関係を逆にして、ウェハ１の上方にステージ２１が位置してもよい。この場合、ウェハおもて面に貼り付けた表面保護テープ３を、ウェハ１の上方から吸引しながら加熱する。これによって、ステージ２１の上にゴミが堆積しなくなるため、ゴミを起因とした良品率の低下を抑制することができる。また、本発明は、研削加工後のウェハの厚さ（表面素子構造部の厚さを含む）が１００μｍであるＩＧＢＴに限らず、ウェハ裏面を研削しウェハ厚さを１００μｍ以下にする工程を有する例えば電力用の半導体素子の製造方法にも適用できる。
以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴ等の電力用半導体素子の製造に適している。
１ 半導体ウェハ
３ 表面保護テープ
４ 粘着剤層（中間層を含む）
５ 基材層
７ 裏面電極
９ チップ
１１ ポリイミド保護膜
１２ 素子形成領域
１３ アルミ・シリコン膜
２１ ステージ
２２ 真空吸引用の通気孔
２３ 配管
２４ 加熱手段
この発明は、半導体素子の製造方法に関する。
従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗等を、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。また、上記ＩＣよりも高電圧・大電流のスイッチングに用いる半導体素子として電力用半導体素子がある。電力用半導体素子には、たとえば絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）やダイオードがある。
ここで、従来のＩＧＢＴの製造プロセスについて説明する。まず、ウェハのおもて面側に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極および絶縁保護膜よりなる表面素子構造部を形成する。エミッタ電極は、例えばアルミ・シリコン膜でできている。絶縁保護膜は、例えばポリイミド膜でできている。次に、ウェハおもて面にポリイミド保護膜を形成する。
次に、ポリイミド保護膜が形成されたウェハおもて面に表面保護テープを貼り付けてからウェハの裏面を研削し、ウェハを所望の厚さとする。次に、ウェハ裏面側にコレクタ層などを形成する。その後、ウェハの裏面、すなわちコレクタ層の表面に、アルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極を形成する。最後に、コレクタ電極側にダイシングテープを貼り付けてダイシングをおこない、ウェハを複数のチップに切断することにより、ＩＧＢＴが完成する。
一般に、従来より用いられている表面保護テープは、基材層と粘着剤層（中間層を含む）とを組み合わせた構成のものであり、例えば１５０μｍの厚さを有する。また、表面保護テープとして、融点１０５℃以下のホットメルト層を少なくとも有し、半導体ウェハ表面に加熱して貼り付けられるホットメルトシートが公知である（例えば、下記特許文献１参照。）。
また、上述したようにウェハおもて面に表面保護テープを貼り付ける方法として、半導体ウェハのポリイミド保護膜による凹凸を有する表面に、基材層と粘着剤層を備えた表面保護テープを貼り付けた後に加熱し、基材層および粘着剤層を変形させて、基材層の表面をほぼ平坦にする方法が提案されている（例えば、下記特許文献２参照。）。
また、別の方法として、次の方法が提案されている。半導体ウェハ表面の上方に保護テープを供給し、貼付けローラで押圧しながら転動移動させて半導体ウェハの表面に当該保護テープを貼付け、貼付けられた保護テープを半導体ウェハの外周に沿って切断する。その後に加圧部材で保護テープを表面から加圧し、その表面を扁平化する（例えば、下記特許文献３参照。）。
また、別の方法として、基材と少なくとも一層以上の中間層と粘着剤層をこの順番で積層してなる半導体ウェハ保護用粘着シートを半導体ウェハの表面に貼り合わせる方法であって、粘着シートと半導体ウェハの貼り合わせ温度が５０℃〜１００℃であり、粘着剤層と接する側の中間層の貼り合わせ温度における損失正接（ｔａｎδ）が０．５以上である方法が提案されている（例えば、下記特許文献４参照。）。
また、別の方法として、ワークを載置する載置手段を加熱手段で加熱する加熱工程と、載置手段にワークを載置した状態で、載置手段およびワークを内在させかつ内部を密封状態で閉塞可能な圧力室を、吸引手段を用いて真空吸引をおこなう吸引工程と、真空度に到達したことを検出した後に、テープ部材に対してワークを近付けて、ワークをテープ部材に接着させる接着工程と、接着工程における接着を予め設定された時間だけ実行した後に、加圧手段を作動させて圧力室の内部に空気を加圧状態で導入する加圧工程と、を含む方法が提案されている（例えば、下記特許文献５参照。）。
特開２０００−０３８５５６号公報 特開２００５−３１７５７０号公報 特開２０１０−０４５１８９号公報 特開２０１０−２５８４２６号公報 特開２００６−１１４５９８号公報
しかしながら、上述した製造プロセスのように、ウェハ裏面を研削する前にウェハおもて面にポリイミド保護膜を形成する場合、次のような種々の不具合が生じる。図２１は、従来の表面保護テープをウェハおもて面に貼り付けた状態を模式的に示す断面図である。例えば、表面素子構造部を保護するポリイミド保護膜１０２は、ウェハ１０１に作製された複数のチップの素子形成領域を囲むように各チップの外周に沿って形成される。
すなわち、図２１に示すように、ウェハ１０１のおもて面には、ポリイミド保護膜１０２が形成されている。ポリイミド保護膜１０２はウェハ１０１のおもて面に凸状に形成される。このポリイミド保護膜１０２は、ダイシングラインによって格子状に区画された領域の内側で、ダイシングラインに沿って設けられている。そして、ポリイミド保護膜１０２によって凸状となる部分（以下、凸状部とする）と、この凸状部に囲まれた凹部が形成されるため、ウェハ１０１のおもて面には、凹凸が複数形成されている。この凹凸による段差の高さは、１０μｍ〜２０μｍ程度であり、凹部の大きさは、数ｍｍ〜２０ｍｍ角程度である。一方、従来の表面保護テープ１０３は、１５０μｍ程度と厚さが薄く、数μｍ程度の高さの段差に対する緩和性能しか有していない。
従って、ウェハ１０１のおもて面に従来の表面保護テープ１０３を貼り付けても、ポリイミド保護膜１０２による凹凸に沿って貼り付いてしまい、ウェハ１０１のおもて面には、ポリイミド保護膜１０２によりウェハ１０１おもて面に生じた段差の約９５％程度の高さの段差が残ってしまう。そのため、ウェハ１０１裏面の研削加工中に、ウェハ１０１おもて面のポリイミド保護膜１０２よりなる格子状の凸状部に囲まれる凹部に形成される表面素子構造部（主にエミッタ電極を構成するアルミ・シリコン膜）が研削砥石によってウェハ１０１裏面側から押され変形した状態で研削加工が進行することになる。
従って、ポリイミド保護膜１０２による凹凸が大きい場合、ウェハ１０１おもて面の凹部に大きな応力がかかり、ウェハ１０１裏面の研削加工をおこなっただけでもウェハ１０１が破損することがある。また、ウェハ１０１が破損しなかったとしても、ウェハ１０１おもて面の凹部に応力がかかった状態でウェハ１０１裏面の研削加工がおこなわれることで、凹部が設けられている部分のウェハ１０１の厚さがポリイミド保護膜１０２よりなる凸状部が設けられている部分のウェハ１０１の厚さよりも厚くなってしまう。
例えば、ダイシングラインによって区画された矩形状の各チップの外周に沿って１００μｍ〜５００μｍ程度の幅でポリイミド保護膜１０２を形成する。このとき、ポリイミド保護膜１０２よりなる凸状部が設けられている部分のウェハ１０１の厚さが１００μｍになるまでウェハ１０１裏面の研削加工をおこなった場合、ポリイミド保護膜１０２による凸状部に囲まれた凹部のウェハ１０１の厚さ、すなわちチップ中央部の厚さは１１０μｍ程度になってしまう。この場合、１００μｍのウェハ厚さで設計したチップの耐圧は得られるが、ウェハ１０１中央部の厚さが１１０μｍとなっている分だけ電気的損失が生じる。逆に、凹部のウェハ１０１の厚さが１００μｍになるまでウェハ１０１裏面の研削加工をおこなった場合、ポリイミド保護膜１０２によって凸状となるチップ外周部の厚さが過剰に薄くなり、通電時に素子破壊が起こる虞がある。
このような問題を解決する方法として、次のような方法が提案されているが、それぞれ技術的課題が多い。例えば、接着剤や厚さの厚い両面テープなどにより高剛性基板とウェハとを貼り合わせる方法が提案されている。しかし、高剛性基板を再利用するためにかかる材料費などが高額となり、さらに高剛性基板をウェハに貼り合わせるための周辺装置が多数必要となるなどコスト的な問題が生じる。また、ウェハ裏面の研削加工をおこなうときのウェハの厚さ精度を向上させるための張り合わせ技術が必要となる。
また、表面保護テープ自体を厚くしてウェハおもて面の凹凸を埋め込むことで、ウェハおもて面の凹凸に対する緩和性能を高めた各種テープ（主に半田バンプによる凹凸を対象とした保護テープ）が開発されている。しかし、テープの厚さが５００μｍ程度と厚いため、半田バンプのように点在する凸部よりなる凹凸を埋め込む作用はあるが、チップ外周のライン上に存在する格子状の高い凹凸に対する埋め込み性能はあまり高くない。このため、ウェハ裏面の研削加工後のウェハの厚さ精度も数倍悪くなってしまう。
また、ポリイミド保護膜よりなる格子状の凸状部に囲まれる凹部を狭くすることにより、ウェハおもて面のポリイミド保護膜による凹凸自体をなくす方法が提案されている。しかし、ポリイミド保護膜によるウェハへの応力が大きくなりすぎるため、ウェハを薄くしたときにウェハの反りが非常に大きくなり、運搬が困難になるという問題がある、また、エミッタ電極の露出面積が小さくなるため、装置を組み立てる上での制約が増えてしまう。さらに、エミッタ電極の露出面積が少なくなることで、めっきにより成膜される配線とエミッタ電極との実質的な接合面積が小さくなり、放熱性が低下する。
また、上記特許文献１に開示されたホットメルトシートは、ウェハおもて面の凹凸によく追従して、ウェハと保護保持用シートとが隙間なく接着され、ウェハ裏面の研削加工時における、ウェハパターン面への研削水や異物の浸入、加工ミス、ディンプルの発生、ウェハ割れなどを防ぐためのものである。
また、上記特許文献１には、バンプが点在するウェハに対してホットメルトシートを貼り付けた実施例が開示されているが、ダイシングラインによって格子状に区画された領域の内側でダイシングラインに沿って設けられたポリイミド保護膜よりなる凸状部と数ｍｍ〜２０ｍｍ角程度の凹部とからなる凹凸による段差を緩和することについては、何ら記載されていない。従って、このような大きな凹部と高い凸部を有するウェハおもて面に上記特許文献１のホットメルトシートを貼り付けても、平坦なシート表面が得られるか否かは不明である。
また、上記特許文献２には、２００μｍ以上の厚さの特殊な表面保護テープをウェハおもて面に貼り付けた後、炉内で表面保護テープを加熱しポリイミド保護膜による凹凸を緩和させる実施例が開示されている。しかし、上記特許文献２では、ポリイミド保護膜による凹凸の緩和性能が足りず、ウェハの平坦性が悪くなる虞がある。図２２〜２４は、従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。図２２，２３は、上記特許文献２の図１１，１である。
具体的には、図２２に示すように、ウェハ１０１のポリイミド保護膜１０２による凹凸を有するおもて面に表面保護テープ１１３を貼り合せた状態では、表面保護テープ１１３がポリイミド保護膜１０２による凹凸に沿って波板状になり、ポリイミド保護膜１０２による凹凸を十分に吸収することができない。このときの表面保護テープ１１３の凹凸は、ポリイミド保護膜１０２による凹凸の８０％以上である。図２２において、符号１１４および符号１１５は、それぞれ表面保護テープ１１３の粘着剤層（中間層を含む）および基材層である（図２３，２４においても同様）。
その後、図２３に示すように、炉内で表面保護テープ１１３を加熱してポリイミド保護膜１０２による凹凸を緩和させたとしても、表面保護テープ１１３の凹凸はポリイミド保護膜１０２による凹凸の４０％〜６０％程度にしか緩和されない。この状態でウェハ１０１裏面の研削加工をおこなった場合、図２４に示すように、ウェハ１０１の研削精度に悪影響を及ぼし、表面保護テープ１１３の凹凸をそのまま反映した凹凸がウェハ１０１裏面に生じるため、チップの厚さ精度が低下するという問題が生じる。
また、上記特許文献３〜５のようにウェハのおもて面に貼り付けた表面保護テープを加圧および加熱することで平坦化する方法では、表面デバイスの表面素子構造部による複数の凸部に対する緩和性能は有しているが、ポリイミド保護膜よりなる格子状の凸状部に対して十分な緩和性能を発揮することができない。従って、上記特許文献３〜５においても、ウェハ裏面の研削加工をおこなったときに、表面保護テープの凹凸に対応した凹凸がウェハ１０１裏面に生じるため、チップの厚さ精度が低下するという問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、おもて面デバイス側にポリイミド保護膜による凹凸形状を有するウェハの裏面を研削してデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウェハおもて面にバックグラインド用の表面保護テープを貼り付けてウェハおもて面の凹凸形状を緩和することによってウェハ厚さ精度を向上させることができる半導体素子の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる半導体素子の製造方法は、次の特徴を有する。まず、半導体ウェハの凹凸を有するおもて面に、基材層と粘着剤層を備えたテープを、前記粘着剤層が前記半導体ウェハのおもて面に接するように貼り付ける貼り付け工程をおこなう。例えば、前記粘着剤層と前記半導体ウェハとの間に気泡を残した状態で貼り付ける。次に、前記半導体ウェハの凹凸に沿って波板状になった前記テープを前記半導体ウェハのおもて面から離れる方向に吸引しながら加熱して、例えば前記気泡を複数の小さな気泡に分散させて前記粘着剤層に散在させることにより前記粘着剤層を変形させ、波板状の前記基材層の表面をほぼ平坦にする吸引加熱工程をおこなう。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記半導体ウェハのおもて面には、後に分割される個々のチップの素子形成領域が凹部となるように各チップの外周に沿う格子状の凸状部が設けられており、前記吸引加熱工程では、前記粘着剤層を、格子状の前記凸状部と前記素子形成領域の前記凹部との段差を吸収するように変形させることを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記吸引加熱工程後に、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面を研削加工して薄ウェハにする薄板加工工程をさらに含むことを特徴とする。
また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記粘着剤層における中間層の厚さが１００μｍ以上３００μｍ以下であることを特徴とする。また、この発明にかかる半導体素子の製造方法は、上述した発明において、前記吸引加熱工程において、前記半導体ウェハは前記テープを吸引しながら加熱する機能をもったステージの上に設置されることを特徴とする。
上述した発明によれば、ウェハ（半導体ウェハ）のおもて面に貼り付けたバックグラインド用のテープをウェハのおもて面から離れる方向に吸引しながら加熱することによって、ウェハおもて面にテープを貼り付けたときにテープの粘着剤層とウェハおもて面との間に残った余分な空気が小さな気泡となってウェハおもて面の凹部内に発生し、この気泡によって変形した粘着剤層によってウェハおもて面の凹部が埋められる。これにより、ウェハおもて面の凹凸が緩和され、テープの表面を従来よりも平坦化することができる。このため、ウェハ裏面の研削加工後におけるウェハ厚さのばらつきを小さくすることができる。
本発明にかかる半導体素子の製造方法によれば、おもて面デバイス側にポリイミド保護膜による凹凸形状を有するウェハの裏面を研削してデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウェハおもて面に貼り付けたバックグラインド用の表面保護テープ表面の凹凸を緩和し、ウェハ厚さ精度を向上させることができるという効果を奏する。
本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。 ウェハおもて面にポリイミド保護膜が形成された様子を模式的に示す平面図である。 図９の切断線Ａ−Ａにおける構成を模式的に示す断面図である。 ウェハおもて面に表面保護テープを貼り付けた状態を模式的に示す断面図である。 ウェハおもて面に貼り付けた表面保護テープの吸引加熱開始時の様子を模式的に示す断面図である。 ウェハおもて面に貼り付けた表面保護テープの吸引加熱処理後の様子を模式的に示す断面図である。 ウェハ裏面の研削加工後の状態を模式的に示す断面図である。 第１実施例の研削加工直前における表面保護テープ表面の凹凸を示す特性図である。 第１実施例の研削加工後におけるウェハ厚さを示す特性図である。 第２実施例の研削加工後におけるウェハ厚さを示す特性図である。 第１実施例の加熱処理前におけるウェハおもて面の気泡の状態を模式的に示す概念図である。 第１実施例の吸引加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。 第２従来例の加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。 従来の表面保護テープをウェハおもて面に貼り付けた状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 従来の表面保護テープをウェハおもて面に貼り付けた別の一例の状態を模式的に示す断面図である。 図９に示すウェハおもて面の一部を拡大して示す平面図である。
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
図１〜８は、本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。特に限定しないが、ここでは、ｎ型のウェハ（半導体ウェハ）を用いてフィールドストップ（ＦＳ）構造のｎチャネル型ＩＧＢＴを作製（製造）する場合を例にして説明する。ウェハの、表面素子構造部が形成される側の面をウェハおもて面とし、その反対側の面をウェハ裏面とする。なお、図１〜８においては、表面素子構造部の詳細な構成の図示を省略する。
ウェハ１のおもて面の製造プロセスの一例を説明する。まず、ウェハ１のおもて面にＳｉＯ2等のゲート酸化膜とポリシリコン等からなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧ等の層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。次に、ウェハ１おもて面の表面層にｐ+ベース層を選択的に形成し、ｐ+ベース層の内部にｎ+エミッタ層を選択的に形成する。
次に、ｐ+ベース層およびｎ+エミッタ層に接するようにアルミ・シリコン膜等からなる表面電極、すなわちエミッタ電極を形成する。そして、格子状のダイシングラインに囲まれた領域のダイシングラインに沿った領域、すなわち、半導体チップとなる領域の外周の領域にポリイミド等の絶縁保護膜を積層する。ここまでで、ウェハ１おもて面に表面素子構造部２ができあがる（図１）。このときの表面素子構造部２を含めたウェハ１全体の厚さは、例えば５００μｍである。なお、図１では、絶縁保護膜とエミッタ電極との段差の図示は省略している。
ここで、ウェハ１おもて面にポリイミド保護膜が形成された様子を図９，１０に模式的に示す。図９は、ウェハおもて面にポリイミド保護膜が形成された様子を模式的に示す平面図である。図１０は、図９の切断線Ａ−Ａにおける構成を模式的に示す断面図である。図９において、ウェハ１内の格子状の太い実線がポリイミド保護膜１１であり、縦横に伸びるポリイミド保護膜１１により囲まれる複数の矩形領域は、個々のチップの素子形成領域１２である。
このチップの素子形成領域１２付近を拡大した様子を図２５に一例として示す。図２５は、図９に示すウェハおもて面の一部を拡大して示す平面図である。図２５（ａ）に示すように、個々のチップの素子形成領域は、ダイシングライン５１によって区画されており、チップの素子形成領域の外周部分にポリイミド保護膜５２が形成されている。また、チップの素子形成領域にゲートランナーが形成されている場合は、ゲートランナー上にもポリイミド等の絶縁保護膜５３が形成される場合もある。
図２５（ｂ），２５（ｃ）は、それぞれ図２５（ａ）の切断線Ａ−Ａ、切断線Ｂ−Ｂにおける構成を模式的に示す断面図である。図２５に示すように、この例では、ダイシングライン５１上にはポリイミド保護膜は形成されていない。ダイシングライン５１の幅ｗ１１は、例えば８０μｍ程度であり、ダイシングライン５１を挟んでポリイミド保護膜５２が近接して形成されることになる。図１０に示すポリイミド保護膜１１は、図２５（ｂ），２５（ｃ）に示すように近接して形成されたポリイミド保護膜５２を模式的に示したものである。なお、図１０において、ゲートランナー上に形成された絶縁保護膜５３については図示を省略している。
ポリイミド保護膜５２の幅ｗ１２は、素子耐圧が高くなるほど広くなり、例えば、耐圧１２００Ｖで６００μｍ程度である。また、ポリイミド保護膜５２の幅ｗ１２は、例えば、６００Ｖ以下の低耐圧で１００μｍ程度であり、耐圧６００Ｖで３００μｍ程度であり、耐圧１２００Ｖの逆阻止（ＲＢ：Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ）デバイスで１３００μｍ程度である。ダイシングライン５１を挟んで隣り合うポリイミド保護膜５２を１つの凸状部と見なす場合、この凸状部の幅ｗ１０（すなわち図１０に示すポリイミド保護膜１１による凸状部の幅ｗ１０）は、ポリイミド保護膜５２の幅ｗ１２の２倍程度の寸法となり、例えば、耐圧１２００Ｖで１２００μｍ程度となる。
図１０に示すように、各素子形成領域１２の大きさは、例えば数ｍｍ〜２０ｍｍ角程度である。また、ポリイミド保護膜１１は、ウェハ１おもて面のアルミ・シリコン膜１３から例えば１０μｍ〜２０μｍ程度の高さで突出している。すなわち、ポリイミド保護膜１１よりなる格子状の凸状部に囲まれる複数の凹部となるように素子形成領域１２が設けられている。そして、ウェハ１おもて面には、ポリイミド保護膜１１よりなる格子状の凸状部と、この凸状部に囲まれる複数の凹部とからなる凹凸が形成されている。
表面素子構造部２の完成後、図２に示すように、例えば一般的なテープ貼り付け装置を用いて、表面素子構造部２の表面に、バックグラインド時に表面素子構造部２を保護するための表面保護テープ３を貼り付ける。表面保護テープ３は、例えばＰＥＴ（ポリエチレンテレフタレート）などの硬い樹脂材料からなる基材層と、ウェハ１おもて面に粘着される粘着剤層（中間層を含む）とで構成されている。
図１１は、ウェハおもて面に表面保護テープを貼り付けた状態を模式的に示す断面図である。図１１に示すように、ポリイミド保護膜１１による凸状部の幅ｗ１０が広い場合、表面保護テープ３を貼り付けただけでは、その凹凸を十分に吸収しているとはいえない。このため、表面保護テープ３の表面は、ポリイミド保護膜１１による凹凸に沿って波板状になる。表面保護テープ３の表面の凹凸は、ポリイミド保護膜１１による凸状部の幅ｗ１０が広くなるほど顕著にあらわれる。なお、符号４および符号５は、それぞれ表面保護テープ３の粘着剤層（中間層を含む）および基材層である。粘着剤層４は、ウェハに粘着される粘着層と、基材層５と粘着層との間に設けられる中間層とからなる。中間層は、加熱することにより膨張する材質からなり、加熱することにより流動性をもつ。
そこで、半導体ウェハの凹凸に沿って波板状になっている表面保護テープ３をウェハ１おもて面から離れる方向に吸引しながら加熱する。図１２は、ウェハおもて面に貼り付けた表面保護テープの吸引加熱開始時の様子を模式的に示す断面図である。図１３は、ウェハおもて面に貼り付けた表面保護テープの吸引加熱処理後の様子を模式的に示す断面図である。図１２に示すように、ウェハ１が載置される平板状のステージ２１は、ウェハ１が載置される側の面（以下、上面とする）に真空吸引用の複数の通気孔２２を所定の間隔で備える。すべての通気孔２２は、ステージ２１の内部に設けられた配管２３で連結され、図示省略するバルブを介して真空ポンプ（真空装置）などの吸引手段（不図示）につながれている。吸引手段によって真空吸引することによって、ステージ２１の上面側の空気が吸引される。また、ステージ２１は、ステージ２１を加熱するヒーターなどの加熱手段２４を備える。
このようなステージ２１上に、表面保護テープ３側をステージ２１側にしてウェハ１を載置する。表面保護テープ３は、ポリイミド保護膜１１による凹凸に沿って波板状になっているため、ポリイミド保護膜１１による凸部に沿って突出した状態になっている部分がステージ２１に接触した状態となる。この状態で吸引手段によって真空吸引し、通気孔２２および配管２３を介して表面保護テープ３をステージ２１側に吸引する。さらに、表面保護テープ３をステージ２１側に吸引すると同時に、加熱手段２４によって加熱されたステージ２１によって表面保護テープ３を加熱する。
表面保護テープ３をステージ２１側に吸引しながら加熱することにより、表面保護テープ３の通気孔２２に接している部分が通気孔２２内に吸引され凸状に変形する虞があるが、通気孔２２の開口幅を狭くする、ポーラスチャックを備えたステージ２１を用いる、表面保護テープ３への吸引力を低くするなどによる対策が可能である。
表面保護テープ３を加熱することによって、粘着剤層４における中間層が流動性を持つので、このように表面保護テープ３をステージ２１側に吸引しながら加熱することによって、加熱前の表面保護テープ３の粘着剤層４とウェハ１おもて面の凹凸との間に存在していた気泡が複数の小さな気泡となって表面保護テープ３の中間層内に発生して素子形成領域１２面内に均等に散在され、ウェハ１おもて面の凹部が埋められる。従って、図１３に示すように、表面保護テープ３の基材層５の表面の凹凸は徐々に小さくなり、最終的には、ウェハ１おもて面の凹凸の高さの例えば２０％以下の高さとなる。すなわち、粘着剤層４における中間層が流動性を有するので、中間層内に複数の小さな気泡が散在して発生することによって、表面保護テープ３が平坦化される。
以上のようにして表面保護テープ３の表面を平坦化した後、図３に示すように、ウェハ１を反転させて、バックグラインド装置によりウェハ１裏面の研削加工をおこない、表面素子構造部２を含むウェハ１全体の厚さが所望の厚さ、例えば１００μｍの厚さで残るようにする。図１４は、ウェハ裏面の研削加工後の状態を模式的に示す断面図である。ポリイミド保護膜１１による凹凸の高さが例えば１０μｍである場合、上述したように表面保護テープ３を吸引しながら加熱することにより、表面保護テープ３表面の凹凸の高さを素子形成領域１２面内（チップ面内）で２μｍ以下（＝１０μｍ×２０％以下）程度にすることができる。その結果、図１４に示すように、ウェハ１裏面の研削加工時にウェハ１裏面に反映されてしまう凹凸の高さを２μｍ以下程度に抑えることができるため、チップ面内でのシリコン厚さのばらつきを従来よりも少ない２μｍ以下程度に抑えることができる。従って、チップの厚さ精度が向上する。
ウェハ１を研削加工した後、図４に示すように、例えば一般的なテープ剥離装置を用いて、表面素子構造部２の表面から表面保護テープ３を剥離させて、表面保護テープ３を取り除く。そして、ウェハ１の研削面に対してスピンエッチャーやディップ方式のエッチングをおこない、研削面に生じた破砕層を除去する。これにより、表面素子構造部２を含むウェハ１全体の厚さは、例えば８０μｍの厚さになる。
次に、図５に示すように、ウェハ１の裏面から、例えばｐ型不純物であるボロン等をイオン注入する。その後、ウェハ１裏面にレーザ照射などによってアニールをおこない、コレクタ層となるｐ+層６を形成する。次に、図６に示すように、ウェハ１裏面に、例えばアルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極となる裏面電極７を形成する。
次に、図７に示すように、ウェハ１裏面に一般的なダイシングテープ８を貼り付けて、ウェハ１を反転させる。その後、図８に示すように、ウェハ１を複数のチップ９に切断することにより、実施の形態にかかる半導体素子が完成する。図示を省略するが、各チップ９は、裏面電極７を介して配線基板等の固定部材に半田付けされる。そして、各チップ９のおもて面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
次に、本発明者が厚さ２６５μｍの一般的な表面保護テープを用いてウェハの研削加工をおこなったときのチップの厚さ精度について検証した結果を示す。図１５は、第１実施例の研削加工直前における表面保護テープ表面の凹凸を示す特性図である。図１６は、第１実施例の研削加工後におけるウェハ厚さ（チップ厚さ）を示す特性図である。図１６において、ウェハ厚さは透過赤外線レーザを用いて測定した（図１７においても同様）。測定長とは、１つの素子形成領域を矩形状に囲むポリイミド保護膜による凸状部の対辺を横切る切断線の長さであり、図１５，１６ともにウェハの同一箇所を測定している。
第１実施例は、実施の形態にかかる半導体素子の製造方法に従い、ウェハ１のおもて面に貼り付けた表面保護テープ３を吸引しながら加熱することによって表面保護テープ３の表面を平坦化した後に、ウェハ１裏面の研削加工をおこなっている。厚さ２６５μｍの表面保護テープ３において粘着剤層（中間層を含む）４および基材層５の厚さは、それぞれ２１５μｍ（粘着層：２０μｍ、中間層１９５μｍ）および５０μｍである。
また、チップサイズを９．７ｍｍ×９．７ｍｍとし、１つの素子形成領域１２内に形成されるポリイミド保護膜５２の幅ｗ１２を耐圧１２００ＶのＩＧＢＴに対応する厚さである６００μｍとした。すなわち、隣接する素子形成領域１２間にダイシングライン５１を挟んで隣り合うポリイミド保護膜５２を１つの凸状部と見なす場合、ダイシングライン５１を挟んで隣り合うポリイミド保護膜５２による凸状部の幅ｗ１０は１２００μｍ程度である。
また、図１５，１６には、第１実施例とともに、比較として第１，２従来例について示す。第１従来例は、ウェハのおもて面に表面保護テープを貼り付けた後に、ウェハ裏面の研削加工をおこなっている。第２従来例は、ウェハのおもて面に表面保護テープを貼り付けてから、炉内で加熱処理をおこなうことによって表面保護テープの表面を平坦化した後に、ウェハ裏面の研削加工をおこなっている。第１，２従来例の、表面保護テープの貼り付けからウェハ裏面の研削加工までの工程以外の条件は、第１実施例と同様である。
図１５に示す結果より、第１従来例のようにウェハおもて面に表面保護テープを貼り付けただけでは、素子形成領域を囲む１０μｍ程度の厚さのポリイミド保護膜による凸状部（測定長３ｍｍおよび１３ｍｍ付近）に沿って表面保護テープが波板状になってしまうことが確認された。また、第１従来例では、素子形成領域に設けられたゲートランナーを保護するポリイミド等の１０μｍ程度の厚さの絶縁保護膜による凸状部（測定長６ｍｍおよび９ｍｍ付近）によっても、表面保護テープが波板状になってしまうことが確認された。すなわち、第１従来例では、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能がともに低いことが確認された。
第２従来例のように表面保護テープを炉内で加熱する場合、ポリイミド保護膜による凹凸に対する緩和性能を第１従来例よりも改善することができるが、第１従来例と同様にゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能が低いことが確認された。一方、第１実施例は、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜５３による凹凸に対する緩和性能ともに第１従来例よりも高く、表面保護テープ３の表面の凹凸をチップ面内で２μｍ程度と最も平坦化することができることが確認された。
また、第１実施例および第１，２従来例では、ウェハおもて面の凹凸の緩和性能が異なるが、ともにポリイミド保護膜による凹凸に対する緩和性能よりもゲートランナーを保護する絶縁保護膜による凹凸に対する緩和性能のほうが高いことが確認された。これは、ポリイミド保護膜およびゲートランナーを保護する絶縁保護膜ともに１０μｍ程度の厚さで形成されているため、ゲートランナーを保護する絶縁保護膜による凸状部の幅がポリイミド保護膜による凸状部の幅よりも狭いことに起因する。このため、ウェハおもて面にポリイミド保護膜によって生じる凸状部の幅が広いほど、表面保護テープの表面の凹凸の緩和性能が低くなることが確認された。
そして、図１６に示す結果より、図１５に示す第１実施例および第１，２従来例ともに、表面保護テープ表面の凸部に対応する箇所でチップ厚さが薄くなり、表面保護テープ表面の凹部に対応する箇所でチップ厚さが厚くなっているが、表面保護テープ表面の凹凸の高さが低くなるほどチップ厚さのばらつきが低くなることが確認された。従って、ウェハ１裏面の研削加工直前に、表面保護テープ表面が最も平坦な第１実施例において、ウェハ１裏面の研削加工後のチップ９の厚さのばらつきが最も小さく、チップ９面内で２μｍ程度に抑えることができることが確認された。
次に、本発明者が厚さ１６５μｍの表面保護テープを用いてウェハの研削加工をおこなったときのチップの厚さ精度について検証した結果を示す。図１７は、第２実施例の研削加工後におけるウェハ厚さ（チップ厚さ）を示す特性図である。図１７に示す第２実施例および第３，４従来例は、厚さ１６５μｍの薄い表面保護テープを用いた以外はそれぞれ第１実施例および第１，２従来例と同様の方法で作製している。厚さ１６５μｍの表面保護テープにおいて粘着剤層（中間層を含む）および基材層の厚さは、それぞれ１４０μｍ（粘着層：２０μｍ、中間層１２０μｍ）および２５μｍである。
表面保護テープの基材層の厚さが薄いため、表面保護テープを貼り付けた後に何もおこなわない第３従来例だけでなく、表面保護テープを炉内で加熱した第４従来例においても表面保護テープの表面はほぼ平坦化されず、図１７に示すようにウェハ裏面の研削加工後のチップの厚さのばらつきも改善されなかった。一方、第２実施例においては、厚さ２６５μｍの表面保護テープ３を用いた第１実施例には及ばないまでも、ウェハ１裏面の研削加工後のチップ９の厚さのばらつきが低減されることが確認された。
次に、本発明者が第１実施例および第２従来例において表面保護テープの粘着剤層とウェハおもて面の凹凸との間に生じる気泡について観察した結果について示す。図１８は、第１実施例の加熱処理前におけるウェハおもて面の気泡の状態を模式的に示す概念図である。図１９は、第１実施例の吸引加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。図２０は、第２従来例の加熱処理後のウェハおもて面の気泡の状態を模式的に示す概念図である。図１９，２０においてウェハを切断する矢印Ｃ１，Ｃ２は、それぞれ、第１実施例および第２従来例において、図１５に示す表面保護テープの凹凸を測定した際の測定線である。
図１８に示すように、加熱前、ウェハ１おもて面に貼り付けられた表面保護テープ３とウェハ１おもて面との間にはポリイミド保護膜１１による凸状部付近に気泡（ハッチングで示す部分）３１が多く残る。その後、ウェハ１おもて面に貼り付けた表面保護テープ３を吸引しながら加熱することで、図１９に示すように、加熱前の表面保護テープ３の粘着剤層４とウェハ１おもて面との間に存在していた気泡３１が複数の小さな気泡３２となって素子形成領域１２面内に均等に散在されることが確認された。
この小さな気泡３２によってポリイミド保護膜１１（ポリイミド保護膜５２）およびゲートランナーを保護する絶縁保護膜５３による凹凸によって生じる段差が吸収され、表面保護テープ３の表面の凹凸が緩和されることが確認された。また、ウェハ１おもて面にゲートランナーが形成されている半導体素子では、ゲートランナー上に形成されたポリイミド等の絶縁保護膜５３による段差についても、表面保護テープ３の表面の凹凸が緩和されることが確認された。
一方、第２従来例では、加熱処理前におけるウェハおもて面の気泡の状態は第１実施例と同様（図１８の気泡３１）であり、当該気泡が炉内での加熱処理後に小さな気泡となる点は第１実施例と同様であった。図２０に示すように、第２従来例では、加熱処理後に発生した小さな気泡３３がポリイミド保護膜４１付近に散在されることによって、ポリイミド保護膜４１による凸状部付近における表面保護テープの表面の凹凸が緩和されることが確認された。しかし、第２従来例では、加熱処理後に発生した小さな気泡３３が素子形成領域４２面内には散在されないため、素子形成領域４２面内における表面保護テープの表面の凹凸は緩和されないことが確認された。図２０において、符号４３，４４は、それぞれゲートランナーおよびダイシングラインである。
また、図１８に示すように、気泡が１か所または数か所に集中して、大きな気泡３１が形成された状態であると、ウェハ１の機械強度が低下する。このため、気泡は１か所または数か所に集中させないほうが好ましい。つまり、図１８に示した大きな気泡３１を、図１９および図２０に示した複数の小さな気泡３２および３３のように、小さくして素子形成領域１２面内に均等に散在させたほうがよい。当該気泡が小さいことによって、気泡によるウェハ１の機械強度の低下を気泡の周囲にある中間層がカバー（緩和）することができるので、ウェハ１の機械強度の低下が抑制される。
また、上述したとおり、粘着剤層４における中間層が流動性を有し、複数の小さな気泡３２が中間層内に発生することによって、表面保護テープ３が平坦化される。表面保護テープ３を効果的に平坦化させるためには、粘着剤層４における中間層の厚さは１００μｍ以上が好ましい。しかしながら、中間層の厚さが３００μｍよりも厚くなってしまうと、ウェハ１を切断する際にゴミが発生する原因となるため好ましくない。したがって、粘着剤層４における中間層の厚さは、１００μｍ以上であって３００μｍ以下であることがより好ましい。中間層の厚さを１００μｍ以上３００μｍ以下とすることにより、ウェハ１の切断に際してのゴミの発生を抑制した上で、表面保護テープ３を効果的に平坦化することができる。
以上説明したように、実施の形態によれば、ウェハおもて面に貼り付けた表面保護テープを吸引しながら加熱することで、ウェハおもて面に表面保護テープを貼り付けたときに表面保護テープの粘着剤層とウェハおもて面との間に残った余分な空気が小さな気泡となってウェハおもて面の凹部内に発生し、この気泡によって変形した粘着剤層によってウェハおもて面の凹部が埋められる。これにより、素子形成領域間や素子形成領域面内におけるポリイミド保護膜や絶縁保護膜による凸状部間の間隔が広い場合でも、ウェハおもて面のポリイミド保護膜による凹凸が緩和され、表面保護テープの表面を従来よりも平坦化することができる。このため、ウェハ裏面の研削加工後におけるウェハ厚さのばらつきを小さくすることができる。従って、チップの厚さ精度を向上させることができ、所望の耐圧を得るために最低限必要なチップ厚さで半導体素子を作製することができるため、チップ厚さのばらつきによって生じる電気的損失を低減することができる。
また、実施の形態によれば、ウェハおもて面に貼り付けた表面保護テープを吸引しながら加熱することで、厚さの薄い表面保護テープ（中間層の厚さが薄い表面保護テープ）を用いた場合であってもチップの厚さ精度を向上させることができる。従って、表面保護テープ自体のコストを低減することができる。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、本発明の製造プロセスにより、パンチスルー（ＰＴ）型、ノンパンチスルー（ＮＰＴ）型、フィールドストップ（ＦＳ）型のＩＧＢＴや、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）などのダイオードを作製することもできる。また、ＩＧＢＴの表面素子構造部はプレーナ型でもトレンチ型でもよい。
また、上述した実施の形態では、ウェハの研削加工後に表面保護テープを剥離してから以降の工程をおこなっているが、表面保護テープが高い耐酸性を有していたり、高真空においてカーボンなどの不純物の発生が微量である場合には、ウェハの研削加工後に表面保護テープを剥離せずに以降の工程をおこなってもよい。また、上述した実施の形態では、ヒーターによって加熱されるステージ２１の上にウェハ１が載置されているが、ウェハ１とステージ２１との上下の位置関係を逆にして、ウェハ１の上方にステージ２１が位置してもよい。この場合、ウェハおもて面に貼り付けた表面保護テープ３を、ウェハ１の上方から吸引しながら加熱する。これによって、ステージ２１の上にゴミが堆積しなくなるため、ゴミを起因とした良品率の低下を抑制することができる。また、本発明は、研削加工後のウェハの厚さ（表面素子構造部の厚さを含む）が１００μｍであるＩＧＢＴに限らず、ウェハ裏面を研削しウェハ厚さを１００μｍ以下にする工程を有する例えば電力用の半導体素子の製造方法にも適用できる。
以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴ等の電力用半導体素子の製造に適している。
１ 半導体ウェハ
３ 表面保護テープ
４ 粘着剤層（中間層を含む）
５ 基材層
７ 裏面電極
９ チップ
１１ ポリイミド保護膜
１２ 素子形成領域
１３ アルミ・シリコン膜
２１ ステージ
２２ 真空吸引用の通気孔
２３ 配管
２４ 加熱手段

Claims (4)

  1. 半導体ウェハの凹凸を有するおもて面に、基材層と粘着剤層を備えたテープを、前記粘着剤層が前記半導体ウェハのおもて面に接するように貼り付ける貼り付け工程と、
    前記半導体ウェハの凹凸に沿って波板状になった前記テープを前記半導体ウェハのおもて面から離れる方向に吸引しながら加熱することによって前記粘着剤層を変形させ、波板状の前記基材層の表面をほぼ平坦にする吸引加熱工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記半導体ウェハのおもて面には、後に分割される個々のチップの素子形成領域が凹部となるように各チップの外周に沿う格子状の凸状部が設けられており、前記吸引加熱工程では、前記粘着剤層を、格子状の前記凸状部と前記素子形成領域の前記凹部との段差を吸収するように変形させることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記吸引加熱工程後に、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面を研削加工して薄ウェハにする薄板加工工程をさらに含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記粘着剤層における中間層の厚さは１００μｍ以上３００μｍ以下であることを特徴とする請求項１に記載の半導体素子の製造方法。
JP2014534243A 2012-09-07 2013-07-29 半導体素子の製造方法 Pending JPWO2014038310A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012197949 2012-09-07
JP2012197949 2012-09-07
PCT/JP2013/070519 WO2014038310A1 (ja) 2012-09-07 2013-07-29 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014038310A1 true JPWO2014038310A1 (ja) 2016-08-08

Family

ID=50236928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534243A Pending JPWO2014038310A1 (ja) 2012-09-07 2013-07-29 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US9870938B2 (ja)
JP (1) JPWO2014038310A1 (ja)
CN (1) CN104221131B (ja)
WO (1) WO2014038310A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10324317B2 (en) * 2013-10-24 2019-06-18 Sony Semiconductor Solutions Corporation Light control device, imaging element, and imaging device, and light transmittance control method for light control device
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP6814613B2 (ja) * 2016-11-28 2021-01-20 株式会社ディスコ ウェーハの加工方法
DE102018214337A1 (de) * 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6987034B2 (ja) * 2018-09-11 2021-12-22 三菱電機株式会社 半導体装置の製造方法
JP7427325B2 (ja) * 2019-06-18 2024-02-05 株式会社ディスコ テープ貼着方法
CN115132568A (zh) * 2021-03-25 2022-09-30 三美电机株式会社 半导体装置的制造方法
JP2022163321A (ja) * 2021-04-14 2022-10-26 株式会社ディスコ ウエーハの加工方法及びウエーハの加工装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2009081880A1 (ja) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. 貼付材の貼付方法と貼付装置
JP2010267746A (ja) * 2009-05-13 2010-11-25 Nikon Corp 半導体処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000038556A (ja) 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
US7214282B2 (en) * 2001-05-16 2007-05-08 Bridgeston Corporation Electromagnetic-wave shielding and light transmitting plate, manufacturing method thereof and display panel
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
JP4559183B2 (ja) 2004-10-13 2010-10-06 有限会社都波岐精工 テープ接着装置
JP2009075229A (ja) * 2007-09-19 2009-04-09 Fuji Xerox Co Ltd 表示媒体及びその製造方法、並びに、その製造装置
JP5216472B2 (ja) 2008-08-12 2013-06-19 日東電工株式会社 半導体ウエハの保護テープ貼付け方法およびその装置
JP5501060B2 (ja) 2009-04-02 2014-05-21 日東電工株式会社 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP5599342B2 (ja) * 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
WO2009081880A1 (ja) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. 貼付材の貼付方法と貼付装置
JP2010267746A (ja) * 2009-05-13 2010-11-25 Nikon Corp 半導体処理装置

Also Published As

Publication number Publication date
CN104221131A (zh) 2014-12-17
US20150038057A1 (en) 2015-02-05
WO2014038310A1 (ja) 2014-03-13
CN104221131B (zh) 2016-12-21
US9870938B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
JPWO2014038310A1 (ja) 半導体素子の製造方法
US9716027B2 (en) Method for manufacturing semiconductor device
JP5599342B2 (ja) 半導体装置の製造方法
JP5560538B2 (ja) 半導体装置の製造方法
JP2007019412A (ja) 半導体装置およびその製造方法
JP2006196710A (ja) 半導体素子の製造方法
JP6098323B2 (ja) 半導体装置の製造方法
TW201030862A (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP4665429B2 (ja) 半導体素子の製造方法
JP2019149477A5 (ja)
JP5217114B2 (ja) 半導体素子の製造方法
KR101255930B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP4525048B2 (ja) 半導体装置の製造方法
JP4873002B2 (ja) 半導体装置の製造方法
TWI584431B (zh) 超薄半導體元件封裝結構的製造方法
WO2014125565A1 (ja) 半導体装置とその製造方法
JP2007329234A (ja) 半導体素子の製造方法
JP4830253B2 (ja) 半導体素子の製造方法
JP5428149B2 (ja) 半導体素子の製造方法
JP4572529B2 (ja) 半導体素子の製造方法
KR20170095681A (ko) 파워 모듈 및 그 제조 방법
JP5303845B2 (ja) 半導体素子の製造方法
JP6455837B2 (ja) 半導体装置の製造方法
JP2022146647A (ja) 半導体装置および半導体装置の製造方法
JP3963796B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308