CN104221131B - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN104221131B
CN104221131B CN201380019118.2A CN201380019118A CN104221131B CN 104221131 B CN104221131 B CN 104221131B CN 201380019118 A CN201380019118 A CN 201380019118A CN 104221131 B CN104221131 B CN 104221131B
Authority
CN
China
Prior art keywords
wafer
protection band
convex
surface protection
polyimides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380019118.2A
Other languages
English (en)
Other versions
CN104221131A (zh
Inventor
为则启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104221131A publication Critical patent/CN104221131A/zh
Application granted granted Critical
Publication of CN104221131B publication Critical patent/CN104221131B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B32B2037/1215—Hot-melt adhesive
    • B32B2037/1223—Hot-melt adhesive film-shaped
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0028—Stretching, elongating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1028—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina by bending, drawing or stretch forming sheet to assume shape of configured lamina while in contact therewith

Abstract

利用因晶片正面的聚酰亚胺保护膜而产生凹凸来缓和背面研磨用的表面保护带中产生的凹凸，提高对晶片背面进行研磨加工的晶片的厚度精度，降低芯片厚度的偏差。在具有因晶片(1)的聚酰亚胺保护膜(11)而产生的凹凸的正面粘贴具有基材层(5)和粘接剂层(包含中间层)(4)的表面保护带(3)。接着，在以表面保护带(3)一侧作为平台(21)一侧来将晶片(1)放置于平台(21)上之后，通过向平台(21)侧吸引表面保护带(3)并进行加热，来使表面保护带(3)的表面平坦化。接着，在对晶片(1)背面进行研磨加工以使其成为薄晶片之后，在晶片(1)背面形成背面元件结构，并进行切割以切断成芯片。

Description

半导体元件的制造方法
技术领域
本发明涉及半导体元件的制造方法。
背景技术
以往，在计算机、通信设备的主要部分中经常使用将多个晶体管和电阻等相结合以构成电路并集成在一个芯片上的集成电路(IC)。还具有作为在比上述IC还要高电压、大电流的开关中所使用的半导体元件的功率用半导体元件。在功率用半导体元件中具有例如绝缘栅极型双极晶体管(下面称为IGBT)、二极管。
此处，对现有的IGBT的制造工艺进行说明。首先，在晶片的正面侧形成由基极区域、发射极区域、栅极氧化膜、栅极电极、层间绝缘膜、发射极电极以及绝缘保护膜构成的表面元件结构部。发射极电极例如由铝/硅膜制成。绝缘保护膜例如由聚酰亚胺膜制成。接着，在晶片的正面形成聚酰亚胺保护膜。
接着，在形成有聚酰亚胺保护膜的晶片正面粘贴表面保护带，然后对晶片的背面进行研磨，使晶片具有所希望的厚度。之后，在晶片的背面侧形成集电极层等。之后，将铝、钛、镍以及金等多种金属蒸镀在晶片的背面即集电极层的表面，从而形成集电极。最后，在集电极侧粘贴切割带以进行切割，通过将晶片切断为多个芯片，从而完成IGBT。
通常，以往使用的表面保护带是组合基材层和粘接剂层(包含中间层)而构成的，具有例如150μm的厚度。此外，作为表面保护带，至少具有熔点在105℃以下的热熔层，已知有加热并粘贴到半导体晶片表面的热熔片材(例如参照下述专利文献1。)。
此外，作为上述那样的将表面保护带粘贴到晶片正面的方法，提出了如下方法：在将具有基材层和粘接剂层的表面保护带粘贴到半导体晶片的具有因聚酰亚胺保护膜而产生的凹凸的表面，之后进行加热，使基材层和粘接剂层变形，从而使基材层的表面基本平坦。(例如参照下述专利文献2。)。
此外，作为其它的方法提出了如下方法。将保护带提供到半导体晶片表面的上方，利用粘贴辊进行按压，并使其旋转移动，从而使该保护带粘贴到半导体晶片的表面，沿半导体晶片的外周切断已粘贴的保护带。之后，利用加压构件从表面对保护带进行加压，使其表面扁平(例如参照下述专利文献3。)。
作为其它的方法，还提出了将基材、至少一层以上的中间层、以及粘接剂层按该顺序进行层叠而形成的半导体晶片保护用粘接片贴合到半导体晶片的表面的方法，粘接片和半导体晶片的贴合温度为50℃～100℃，与粘接剂层相接一侧的中间层在贴合温度下的损耗正切(tanδ)为0.5以上(例如参照下述专利文献4。)。
作为其它的方法，提出了包括如下工序的方法：加热工序，在该加热工序中，利用加热单元对放置工件的放置单元进行加热；吸引工序，在该吸引工序中，在将工件放置于放置单元的状态下，内置有放置单元以及工件且对内部进行密封的状态下，利用吸引单元对可封闭的压力室进行真空吸引；粘接工序，在该粘接工序中，在检测出已达到真空度之后，使工件接近胶带构件，使得工件与胶带构件相粘接；以及加压工序，在该加压工序中，当在粘接工序中执行粘接经过了预定时间之后，使加压单元工作，在加压状态下将空气引入压力室的内部(例如参照下述专利文献5。)。
现有技术文献
专利文献
专利文献1：日本专利特开2000-038556号公报
专利文献2：日本专利特开2005－317570号公报
专利文献3：特開2010－045189号公報
专利文献4：日本专利特开2010－258426号公报
专利文献5：日本专利特开2006－114598号公报
发明内容
发明所要解决的技术问题
然而，如上述的制造工艺那样，在对晶片背面进行研磨之前在晶片正面形成聚酰亚胺保护膜，在此情况下，会发生下述各种问题。图21是示意性表示将现有的表面保护带粘贴于晶片正面的状态的剖视图。例如，保护表面元件结构部的聚酰亚胺保护膜102以包围晶片101上所制作的多个芯片的元件形成区域的方式沿各芯片的外周来形成。
即，如图21所示，在晶片101的正面形成有聚酰亚胺保护膜102。聚酰亚胺保护膜102在晶片101的正面形成为凸状。该聚酰亚胺保护膜102在由切割线划分为格子状的区域的内侧沿切割线进行设置。然后，由于形成有因聚酰亚胺保护膜102而成为凸状的部分(下面称为凸状部)和被该凸状部包围的凹部，因此在晶片101的正面形成了多个凹凸。因该凹凸而产生的阶梯差为10μm～20μm左右，凹部的大小为几mm～20mm左右见方。另一方面，现有的表面保护带103厚度为150μm左右较薄，仅对几μm左右高度的阶梯差具有缓和性能。
因而，即使在晶片101的正面粘贴现有的表面保护带103，也会沿着因聚酰亚胺保护膜102而产生的凹凸来进行粘贴，在晶片101的正面会残留因聚酰亚胺保护膜102而在晶片101正面产生的阶梯差的约95％左右高度的阶梯差。因此，在晶片101背面的研磨加工中，在晶片101正面的由聚酰亚胺保护膜102形成的格子状的凸状部所包围的凹部中形成的表面元件结构部(主要是构成发射极电极的铝/硅膜)被研磨轮从晶片101背面侧进行按压而变形，将在该状态下进行研磨加工。
因而，在因聚酰亚胺保护膜102而产生的凹凸较大的情况下，会对晶片101正面的凹部施加较大的应力，即使仅对晶片101背面进行研磨加工也会导致晶片101破损。即使晶片101没有破损，由于在对晶片101正面的凹部施加应力的状态下对晶片101背面进行研磨加工，因此设有凹部的部分的晶片101的厚度变得比设有由聚酰亚胺保护膜102形成的凸状部的部分的晶片101的厚度要厚。
例如，沿着由切割线划分的矩形的各芯片的外周，以100μm～500μm左右的宽度形成聚酰亚胺保护膜102。此时，在对晶片101背面进行研磨加工直至设有由聚酰亚胺保护膜102形成的凸状部的部分的晶片101的厚度变为100μm为止的情况下，被凸状部包围的凹部的晶片101的厚度、即芯片中央部的厚度为110μm左右，该凸状部由聚酰亚胺保护膜102形成。在该情况下，能获得以100μm的晶片厚度设计而成的芯片的耐压，但仅晶片101中央部的厚度为110μm的部分会产生电损耗。相反地，在对晶片101背面进行研磨加工直至凹部的晶片101的厚度变为100μm为止的情况下，因聚酰亚胺保护膜102而成为凸状的芯片外周部的厚度变得过薄，通电时可能会发生元件破坏。
作为解决上述问题的方法，提出了下述方法，但分别存在较多的技术问题。例如，提出了利用粘接剂、厚度较厚的双面胶带等对高刚性基板和晶片进行贴合的方法。然而，为了对高刚性基板进行再利用而耗费的材料费等较高，并且用于将高刚性基板于晶片贴合的周边装置需要多个等，从而在成本方面存在问题。此外，为了提高对晶片背面进行研磨加工时的晶片厚度精度，需要贴合技术。
此外，开发了各种胶带(主要是将因焊球而产生的凹凸作为对象的保护胶带)，该各种胶带通过使表面保护带自身变厚来填充晶片正面的凹凸，从而提高对于晶片正面的凹凸的缓和性能。然而，胶带的厚度为500μm左右较厚，因此具有填充由焊球那样分散的凸部形成的凹凸的作用，但对于存在于芯片外周的线上的格子状的较高的凹凸，填充性能并不高。因此，对晶片背面进行研磨加工后的晶片的厚度精度也变差数倍。
此外，提出了如下方法：通过使被格子状的凸状部包围的凹部变窄，从而使晶片正面的因聚酰亚胺保护膜而产生的凹凸本身消失，该凸状部由聚酰亚胺保护膜形成。然而，由于聚酰亚胺保护膜对晶片的应力变得过大，因此在使晶片变薄时晶片的翘曲变得非常大，具有难以搬运的问题，此外，发射极电极的露出面积变小，因此增加了组装装置时的限制。并且，由于发射极电极的露出面积变小，通过镀覆来成膜的布线和发射极电极实际的接合面积变小，散热性降低。
上述专利文献1所公开的热熔片用于跟随晶片正面的凹凸，使晶片和保护保持用片材无间隙地粘接，从而在晶片背面的研磨加工时防止研磨水、异物浸入晶片图案面，加工失误，产生波纹，晶片破裂等。
上述专利文献1中公开了对于凸点分散的晶片粘贴热熔片的实施例，但对于缓和由凸状部和几mm～20mm左右见方的凹部形成的凹凸所产生的阶梯差，并未作任何记载，其中，该凸状部由在利用切割线划分成格子状的区域内侧沿切割线设置的聚酰亚胺保护膜来形成。因此，即使在上述的具有较大凹部和较高凸部的晶片正面粘贴上述专利文献1的热熔片，也不清楚是否能获得平坦的片材表面。
在上述专利文献2中公开了如下实施例，在将200μm以上厚度的特殊的表面保护带粘贴到晶片正面之后，在炉内对表面保护带进行加热，来缓和因聚酰亚胺保护膜而产生的凹凸。然而，在上述专利文献2中，缓和因聚酰亚胺保护膜而产生的凹凸的缓和性能不足，因此可能使晶片的平坦性变差。图22～24是示意性表示将现有的表面保护带粘贴于晶片正面的另一个示例的状态的剖视图。图22、图23是上述专利文献2的图11、图1。
具体而言，如图22所示，在晶片101的具有因聚酰亚胺保护膜102而产生的凹凸的正面贴合表面保护带113的状态下，表面保护带113沿着因聚酰亚胺保护膜102而产生的凹凸形成波板状，不能充分地吸收因聚酰亚胺保护膜102而产生的凹凸。此时的表面保护带113的凹凸为因聚酰亚胺保护膜102而产生的凹凸的80％以上。图22中，标号114以及标号115分别是表面保护带113的粘接剂层(包含中间层)以及基材层(图23、图24中也同样)。
之后，如图23所示，即使在炉内对表面保护带113进行加热来缓和因聚酰亚胺保护膜102而产生的凹凸，表面保护带113的凹凸只能对因聚酰亚胺保护膜102而产生的凹凸缓和到40％～60％左右。在该状态下对晶片101背面进行研磨加工时，如图24所示，会对晶片101的研磨精度产生不良影响，在晶片101背面产生直接反映了表面保护带113的凹凸的凹凸，因此会产生芯片的厚度精度下降的问题。
在上述专利文献3～5那样通过对粘贴在晶片的正面的表面保护带进行加压和加热来使其平坦化的方法中，对于因表面器件的表面元件结构部而产生的多个凸部具有缓和性能，但对于由聚酰亚胺保护膜形成的格子状的凸状部不能发挥足够的缓和性能。因而，在上述专利文献3～5中，在对晶片背面进行研磨加工时，会在晶片101背面产生与表面保护带的凹凸对应的凹凸，因此也会产生芯片的厚度精度下降的问题。
本发明是为了解决上述现有技术的问题，其目的在于提供一种半导体元件的制造方法，该半导体元件的制造方法对在表面器件侧具有因聚酰亚胺保护膜而产生的凹凸形状的晶片的背面进行研磨来制造器件厚度较薄的IGBT等半导体元件，因而通过在晶片正面粘贴背面研磨用的表面保护带来缓和晶片正面的凹凸形状，从而能提高晶片厚度精度。
解决技术问题所采用的技术方案
为了解决上述问题，达成目的，本发明所涉及的半导体元件的制造方法具有如下特征。首先进行粘贴工序，在该粘贴工序中，将具有基材层和粘接剂层的胶带粘贴到半导体晶片的具有凹凸的表面，使得所述粘接剂层和所述半导体晶片的表面相接。接着，进行吸引加热工序，在该吸引加热工序中，通过向从所述半导体晶片的正面离开的方向对沿着所述半导体晶片的凹凸形成为波板状的所述胶带进行吸引并加热，从而使所述粘接剂层变形，使波板状的所述基材层的表面大致平坦。
本发明所涉及的半导体元件的制造方法的特征在于，在上述发明中，在所述半导体晶片的正面设有沿着各芯片外周的格子状的凸状部，以使得之后被分割的各个芯片的元件形成区域成为凹部，在所述吸引加热工序中，使所述粘接剂层变形，从而吸收格子状的所述凸状部和所述元件形成区域的所述凹部之间的阶梯差。
本发明所涉及的半导体元件的制造方法的特征在于，在上述发明中，在所述吸引加热工序之后，还包括薄板加工工序，该薄板加工工序对所述半导体晶片的背面进行研磨加工，以使其成为薄晶片。
本发明所涉及的半导体元件的制造方法的特征在于，在上述发明中，所述粘接剂层的中间层的厚度为100μm以上且300μm以下。
根据上述实施方式，通过向离开晶体正面的方向对粘贴在晶片正面的背面研磨用的保护带进行吸引并进行加热，从而在将保护带粘贴到晶片正面时在保护带的粘接剂层和晶片正面之间残留的多余空气变成较小的气泡，并产生在晶片正面的凹部内，利用因该气泡而产生变形的粘接剂层来填埋晶片正面的凹部。由此，能缓和晶片正面的凹凸，相比现有技术能进一步使胶带的表面平坦化。因此，在对晶片背面进行研磨加工后，能使晶片厚度的偏差变小。
发明效果
根据本发明所涉及的半导体元件的制造方法，对表面器件侧具有因聚酰亚胺保护膜而产生的凹凸形状的晶片背面进行研磨，并制造器件厚度较薄的IGBT等半导体元件，从而起到如下效果：能缓和粘贴在晶片正面的背面研磨用的表面保护带表面的凹凸，提高晶片厚度精度。
附图说明
图1是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图2是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图3是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图4是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图5是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图6是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图7是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图8是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。
图9是示意性表示在晶片正面形成了聚酰亚胺保护膜的状态的俯视图。
图10是示意性表示图9的切断线A-A处的结构的剖视图。
图11是示意性表示将表面保护带粘贴于晶片正面的状态的剖视图。
图12是示意性表示吸引加热开始时的粘贴于晶片正面的表面保护带的状态的剖视图。
图13是示意性表示吸引加热处理后的粘贴于晶片正面的表面保护带的状态的剖视图。
图14是示意性表示研磨加工后的晶片背面的状态的剖视图。
图15是表示实施例1的研磨加工前的表面保护带表面的凹凸的特性图。
图16是表示实施例1的研磨加工后的晶片厚度的特性图。
图17是表示实施例2的研磨加工后的晶片厚度的特性图。
图18是示意性表示实施例1的加热处理前的晶片正面的气泡状态的概念图。
图19是示意性表示实施例1的吸引加热处理后的晶片正面的气泡状态的概念图。
图20是示意性表示现有例2的加热处理后的晶片正面的气泡状态的概念图。
图21是示意性表示将现有的表面保护带粘贴于晶片正面的状态的剖视图。
图22是示意性表示将现有的表面保护带粘贴于晶片正面的另一个示例的状态的剖视图。
图23是示意性表示将现有的表面保护带粘贴于晶片正面的另一个示例的状态的剖视图。
图24是示意性表示将现有的表面保护带粘贴于晶片正面的另一个示例的状态的剖视图。
图25是放大显示图9所示的晶片正面的局部的俯视图。
具体实施方式
下面参照附图，详细说明本发明所涉及的半导体元件的制造方法的优选实施方式。此外，在以下实施方式的说明以及附图中，在同样的结构中附加相同的标号，并省略重复的说明。
(实施方式)
图1～图8是用于说明本发明的实施方式所涉及的半导体元件的制造方法的剖视图。并未特别限定，但此处以利用n型的晶片(半导体晶片)来制作(制造)场阑(FS)结构的n沟道型IGBT的情况为例进行说明。将晶片的形成有表面元件结构部一侧的面设为晶片正面，将其相反侧的面设为晶片背面。另外，图1～图8中，省略了表面元件结构部的详细结构的图示。
对晶片1的正面的制造工艺的一个示例进行说明。首先，在晶片1的正面堆积由SiO2等栅极氧化膜和多晶硅等构成的栅极电极，并对其进行加工。然后，在其表面堆积BPSG等层间绝缘膜，通过对其进行加工来制作绝缘栅极结构。接着，在晶片1正面的表面层选择性地形成p+基极层，在p+基极层的内部选择性地形成n+发射极层。
接着，以与p+基极层和n+发射极层相接的方式形成由铝/硅膜等构成的表面电极、即发射极电极。在沿着被格子状的切割线包围的区域的切割线的区域、即在成为半导体芯片的区域的外周区域，层叠聚酰亚胺等绝缘保护膜。至此，在晶片1正面制成了表面元件结构部2(图1)。包括此时的表面元件结构部2在内的晶片1整体的厚度为例如500μm。另外，图1中，省略了绝缘保护膜和发射极电极之间的阶梯差的图示。
此处，在图9、图10中示意性示出了在晶片1正面形成了聚酰亚胺保护膜的状态。图9是示意性表示在晶片正面形成了聚酰亚胺保护膜的状态的俯视图。图10是示意性表示图9的切断线A-A处的结构的剖视图。图9中，晶片1内的格子状的粗实线是聚酰亚胺保护膜11，由沿纵横延伸的聚酰亚胺保护膜11包围的多个矩形区域是各个芯片的元件形成区域12。
图25中作为一个示例示出了对该芯片的元件形成区域12附近进行放大后的状态。图25是放大显示图9所示的晶片正面的局部的俯视图。如图25(a)所示，各个芯片的元件形成区域通过切割线51来划分，在芯片的元件形成区域的外周部分形成有聚酰亚胺保护膜52。此外，在芯片的元件形成区域形成有浇道的情况下，有时在浇道上也形成有聚酰亚胺等绝缘保护膜53。
图25(b)是示意性示出图25(a)切断线A-A处的结构的剖视图，图25(c)是示意性示出图25(a)切断线B-B处的结构的剖视图。如图25所示，该示例中，在切割线51上未形成聚酰亚胺保护膜。切割线51的宽度w11为例如80μm左右，聚酰亚胺保护膜52夹着切割线51接近地形成。图10所示的聚酰亚胺保护膜11用于示意性示出如图25(b)、图25(c)那样接近地形成的聚酰亚胺保护膜52。另外，图10中，省略了形成在浇道上的绝缘保护膜53的图示。
元件耐压越高，则聚酰亚胺保护膜52的宽度w12越宽，例如耐压为1200V时，宽度w12为600μm左右。此外，例如在600V以下的低耐压下，聚酰亚胺保护膜52的宽度w12为100μm左右，在耐压为600V时，宽度w12为300μm左右，在耐压为1200V的反向阻止(RB：ReverseBlocking)器件时，宽度w12为1300μm左右。在将夹着切割线51相邻的聚酰亚胺保护膜52视作一个凸状部的情况下，该凸状部的宽度w10(即图10所示的因聚酰亚胺保护膜11而产生的凸状部的宽度w10)变为聚酰亚胺保护膜52的宽度w12的2倍左右的尺寸，例如在耐压为1200V时，宽度w10为1200μm左右。
如图10所示，各元件形成区域12的大小例如为几mm～20mm左右见方。此外，聚酰亚胺保护膜11从晶片1正面的铝/硅膜13起突出例如10μm～20μm左右的高度。即，设有元件形成区域12，以使其成为被由聚酰亚胺保护膜11形成的格子状的凸部状所包围的多个凹部。然后，在晶片1正面形成有凹凸，该凹凸包括由聚酰亚胺保护膜11所形成的格子状的凸部状和被该凸状部包围的多个凹部。
在表面元件结构部2完成后，如图2所示，例如使用一般的胶带粘贴装置在表面元件结构部2的表面粘贴用于在进行背面研磨时保护表面元件结构部2的表面保护带3。表面保护带3由例如PET(聚对苯二甲酸乙二醇酯)等硬树脂材料构成的基材层、和粘贴在晶片1正面的粘接剂层(包含中间层)来构成。
图11是示意性表示将表面保护带粘贴于晶片正面的状态的剖视图。如图11所示，在因聚酰亚胺保护膜11而产生的凸状部的宽度w10较宽的情况下，仅粘贴表面保护带3，不能充分吸收该凹凸。因此，表面保护带3的表面成为沿着因聚酰亚胺保护膜11而产生的凹凸的波板状。因聚酰亚胺保护膜11而产生的凸状部的宽度w10越宽，则表面保护带3的表面的凹凸表现地越明显。另外，标号4及标号5分别是表面保护带3的粘接剂层(包含中间层)以及基材层。粘接剂层4由粘贴于晶片的粘接层、以及设置在基材层5和粘贴层之间的中间层构成。中间层由通过加热会膨胀的材质构成，通过进行加热而具有流动性。
因此，向离开晶片1正面的方向对沿着半导体晶片的凹凸成为波板状的表面保护带3进行吸引并加热。图12是示意性表示吸引加热开始时的粘贴于晶片正面的表面保护带的状态的剖视图。图13是示意性表示吸引加热处理后的粘贴于晶片正面的表面保护带的状态的剖视图。如图12所示，放置有晶片1的平板状的平台21在放置晶片1一侧的面(下面成为上表面)上以隔开规定间隔的方式具有多个真空吸引用的通气孔22。所有通气孔22与设置在平台21内部的配管23相连结，经由省略图示的阀与真空泵(真空装置)等吸引单元(未图示)相连接。通过利用吸引单元进行真空吸引，从而吸引平台21的上表面侧的空气。此外，平台21包括对平台21进行加热的加热器等加热单元24。
在上述平台21上，以表面保护带3一侧作为平台21一侧来放置晶片1。表面保护带3沿着因聚酰亚胺保护膜11而产生的凹凸成为波板状，因此沿着因聚酰亚胺保护膜11而产生的凸部成为突出状态的部分处于与平台21相接触的状态。在该状态下利用吸引单元进行真空吸引，经由通气孔22以及配管23使表面保护带3向平台21侧吸引。并且，在将表面保护带3向平台21一侧吸引的同时，利用被加热单元24加热后的平台21对表面保护带3进行加热。
通过使表面保护带3向平台21侧吸引并进行加热，表面保护带3的与通气孔22相接的部分可能会被吸引到通气孔22内而变形为凸状，但具有如下对策：使通气孔22的开口宽度较窄，使用具有多孔卡盘的平台21，降低对表面保护带3的吸引力等。
通过对表面保护带3进行加热，粘接剂层4的中间层具有流动性，通过上述那样使表面保护带3向平台21侧吸引并进行加热，加热前存在于表面保护带3的粘接剂层4和晶片1正面的凹凸之间的气泡会变成多个小气泡且产生在表面保护带3的中间层内且均匀地分散到元件形成区域12面内，晶片1正面的凹部被填埋。因而，如图13所示，表面保护带3的基材层5的表面的凹凸逐渐变小，最终变成晶片1正面的凹凸的高度的例如20％以下的高度。即、粘接剂层4的中间层具有流动性，因此通过在中间层内分散地产生多个小气泡，使表面保护带3平坦化。
在如上所述使表面保护带3的表面平坦化后，如图3所示，使晶片1反转，利用背面研磨装置对晶片1背面进行研磨加工，使得包含表面元件结构部2的晶片1整体的厚度剩余所希望的厚度、例如100μm的厚度。图14是示意性表示研磨加工后的晶片背面的状态的剖视图。在因聚酰亚胺保护膜11而产生的凹凸的厚度例如为10μm的情况下，通过上述那样对表面保护膜3进行吸引并加热，能使表面保护带3表面的凹凸的高度在元件形成区域12面内(芯片面内)为2μm以下(＝10μm×20％以下)左右。其结果是，如图14所示，能在对晶片1背面进行研磨加工时将反映到晶片1背面的凹凸的高度抑制在2μm以下左右，因此芯片面内的硅厚度的偏差比现有的要少，能抑制在2μm以下左右。因而，提高了芯片的厚度精度。
在对晶片1进行研磨加工之后，如图4所示，例如使用一般的胶带剥离装置，将表面保护带3从表面元件结构部2的表面剥离，去除表面保护带3。然后，对晶片1的研磨面进行旋转蚀刻、浸渍方式的蚀刻，去除研磨面所产生的破碎层。由此，包含表面元件结构部2的晶片1整体的厚度为例如80μm。
接着，如图5所示，从晶片1的背面离子注入例如p型杂质即硼等。之后，通过对晶片1背面照射激光等来进行退火，形成成为集电极层的p+层6。接着，如图6所示，将例如铝、钛、镍以及金等多种金属蒸镀到晶片1背面，形成成为集电极的背面电极7。
接着，如图7所示，在晶片1背面粘贴一般的切割带8，使晶片1反转。之后，如图8所示，通过将晶片1切断为多个芯片9，完成实施方式所涉及的半导体元件。虽省略了图示，但各芯片9经由背面电极7焊接到布线基板等固定构件上。然后，铝线电极利用超声波引线接合装置固定于各芯片9的正面侧的电极。
接着，示出了对本发明人使用厚度为265μm的一般的表面保护带对晶片进行研磨加工时的芯片的厚度精度进行检证的结果。图15是表示实施例1的研磨加工前的表面保护带表面的凹凸的特性图。图16是表示实施例1的研磨加工后的晶片厚度(芯片厚度)的特性图。图16中，利用透射红外线激光来测定晶片厚度(图17中也同样)。测定长度是指对凸状部的对边进行横切的切断线的长度，图15、图16中也测定晶片的相同部位，其中，该凸状部因将一个元件形成区域包围成矩形状的聚酰亚胺保护膜而产生。
实施例中，根据实施方式所涉及的半导体元件的制造方法，通过对粘贴到晶片1的正面的表面保护带3进行吸引并加热，从而使表面保护带3的表面平坦化之后，对晶片1背面进行研磨加工。厚度为265μm的表面保护带3的粘接剂层(包含中间层)4以及基材层5的厚度分别为215μm(粘接层：20μm、中间层195μm)以及50μm。
此外，芯片尺寸设为9.7mm×9.7mm，使一个元件形成区域12内所形成的聚酰亚胺保护膜52的宽度w12成为与耐压1200V的IGBT相对应的厚度，为600μm。即，将在相邻的元件形成区域12之间夹着切割线51而相邻的聚酰亚胺保护膜52视作一个凸状部，在此情况下，因夹着切割线51相邻的聚酰亚胺保护膜52而产生的凸状部的宽度w10为1200μm左右。
此外，图15、图16中作为比较与实施例1一起示出了现有例1、现有例2。现有例1中，在将表面保护带粘贴到晶片的正面之后，对晶片背面进行研磨加工。现有例2中，在将表面保护带粘贴到晶片的正面之后，通过在炉内进行加热处理来使表面保护带的表面平坦化，然后对晶片背面进行研磨加工。现有例1、现有例2中的从表面保护带的粘贴开始到晶片背面的研磨加工为止的工序以外的条件与实施例相同。
根据图15所示的结果，现有例1那样仅在晶片正面粘贴表面保护带的情况下，确认到如下情况：沿着因包围元件形成区域的10μm左右厚度的聚酰亚胺保护膜而产生的凸状部(测定长度3mm以及13mm附近)，表面保护带成为波板状。此外，现有例1中，还确认到如下情况：利用因保护元件形成区域中所设置的浇道的聚酰亚胺等10μm左右厚度的绝缘保护膜而产生的凸状部(测定长度6mm以及9mm附近)，表面保护带也成为波板状。即，现有例1中，确认到对于因聚酰亚胺保护膜以及保护浇道的绝缘保护膜而产生的凹凸的缓和性能均较低。
在现有例2那样在炉内对表面保护带进行加热的情况下，确认到如下情况：相比现有例1能改善对于因聚酰亚胺保护膜而产生的凹凸的缓和性能，但与现有例1同样，对于因保护浇道的绝缘保护膜而产生的凹凸的缓和性能较低。另一方面，实施例1中，确认到如下情况：对于因聚酰亚胺保护膜以及保护浇道的绝缘保护膜53而产生的凹凸的缓和性能均比现有例高，最多能在芯片面内使表面保护带3的表面的凹凸平坦化到2μm左右。
此外，实施例1以及现有例1、2中确认到如下情况：晶片正面的凹凸的缓和性能不同，但相比对于因聚酰亚胺保护膜而产生的凹凸的缓和性能，对于因保护浇道的绝缘保护膜而产生的凹凸的缓和性能较高。这是由于，聚酰亚胺保护膜以及保护浇道的绝缘保护膜均以10μm左右的厚度来形成，因此因保护浇道的绝缘保护膜而产生的凸状部的宽度比因聚酰亚胺保护膜而产生的凸状部的宽度要窄。因此，确认到在晶片正面因聚酰亚胺保护膜而产生的凸状部的宽度越宽，则表面保护带的表面凹凸的缓和性能越低。
然后，如图16所示的结果可确认到，图15所示的实施例1以及现有例1、2中都是在与表面保护带表面的凸部所对应的部位芯片厚度变薄，在与表面保护带表面的凹部所对应的部位芯片厚度变厚，但表面保护带表面的凹凸的高度越低，则芯片厚度的偏差越低。因而，可确认到如下情况：在对晶片1背面进行研磨加工之前，在表面保护带表面最平坦的实施例1中，在晶片1背面的研磨加工之后，芯片9的厚度的偏差最小，在芯片9面内能抑制为2μm左右。
接着，示出了对本发明人使用厚度为165μm的表面保护带对晶片进行研磨加工时的芯片的厚度精度进行检证的结果。图17是表示实施例2的研磨加工后的晶片厚度(芯片厚度)的特性图。图17所示的实施例2以及现有例3、4中，除了使用厚度为165μm的较薄的表面保护带以外，分别以与实施例1以及现有例1、2相同的方法进行制作。厚度为165μm的表面保护带3的粘接剂层(包含中间层)以及基材层的厚度分别为140μm(粘接层：20μm、中间层120μm)以及25μm。
表面保护带的基材层的厚度较薄，因此不仅是在粘贴了表面保护带之后不进行任何工序的现有例3，在炉内对表面保护带进行了加热的现有例4中也几乎未使表面保护带的表面进行平坦化，如图17所示，在对晶片背面进行了研磨加工后的芯片厚度的偏差也没有得到改善。另一方面，在实施例2中，虽然效果不及使用了厚度为265μm的表面保护带3的实施例1，但确认到降低了对晶片1背面进行研磨加工后的芯片9的厚度的偏差。
接着，示出本发明人对实施例1以及现有例2的表面保护带的粘接剂层和晶片正面的凹凸之间所产生的气泡进行观察的结果。图18是示意性表示实施例1的加热处理前的晶片正面的气泡状态的概念图。图19是示意性表示实施例1的吸引加热处理后的晶片正面的气泡状态的概念图。图20是示意性表示现有例2的加热处理后的晶片正面的气泡状态的概念图。图19、图20中的切断晶片的箭头C1、C2分别是实施例1及现有例2中测定图15所示的表面保护带的凹凸时的测定线。
如图18所示，加热前在粘贴于晶片1正面的表面保护带3和晶片1正面之间在因聚酰亚胺保护膜11而产生的凸状部附近较多地残留有气泡(以阴影表面的部分)31。之后，确认到如下情况：通过对粘贴于晶片1正面的表面保护带3进行吸引并加热，如图19所示，加热前存在于表面保护带3的粘接剂层4和晶片1正面之间的气泡31成为多个小气泡32，并均匀地分散在元件形成区域12面内。
确认到如下情况：利用这些小气泡32来吸收由于因聚酰亚胺保护膜11(聚酰亚胺保护膜52)以及保护浇道的绝缘保护膜53所得到的凹凸而产生的阶梯差，缓和表面保护带3的表面的凹凸。在晶片1正面形成有浇道的半导体元件中，确认到即使对于因在浇道上形成的聚酰亚胺等绝缘保护膜53而产生的阶梯差，也能够缓和表面保护带3的表面的凹凸。
另一方面，现有例2中，加热处理前的晶片正面的气泡状态与实施例1相同(图18的气泡31)，该气泡在炉内的加热处理后变为小气泡这一点与实施例1相同。如图20所示，现有例2中，确认到如下情况：通过使加热处理后产生的小气泡33分散在聚酰亚胺保护膜41附近，从而缓和了在因聚酰亚胺保护膜41而产生的凸状部附近的表面保护带的表面的凹凸。然而，现有例2中，确认到了如下情况：加热处理后产生的小气泡33并未分散在元件形成区域42面内，因此元件形成区域42面内的表面保护带的表面的凹凸没有得到缓和。图20中，标号43、44分别是浇道以及切割线。
如图18所示，若气泡处于集中在一个或者几个位置，从而成为形成较大的气泡31的状态，则晶片1的机械强度会降低。因此，优选不使气泡集中于一个或者几个位置。即，使图18所示的较大气泡31如图19及图20所示的多个小气泡32以及33那样变小并均匀地分散在元件形成区域12面内即可。通过使该气泡变小，存在于气泡周围的中间层能遮盖(缓和)因气泡而引起的晶片1的机械强度的降低，因此抑制了晶片1的机械强度的降低。
如上所述，粘接剂层4的中间层具有流动性，因此通过在中间层内产生多个小气泡32，使表面保护带3平坦化。为了有效地使表面保护带3平坦化，粘接剂层4的中间层的厚度优选为100μm以上。然而，若中间层的厚度变得比300μm要厚，则在切断晶片1时会产生垃圾，因此并不优选。因而，粘接剂层4的中间层的厚度优选为100μm以上且300μm以下。通过将中间层的厚度设为100μm以上且300μm以下，除了能抑制切断晶片1时产生垃圾以外，还能有效地对表面保护带3进行平坦化。
如上所述，根据实施方式，通过对粘贴在晶片正面的表面保护带进行吸引并加热，在将表面保护带粘贴到晶片正面时，使在表面保护带的粘接剂层和晶片正面之间残留的多余空气变成较小的气泡，并产生在晶片正面的凹部内，且利用因该气泡而产生变形的粘接剂层来填埋晶片正面的凹部。由此，在元件形成区域间、元件形成区域面内的因聚酰亚胺保护膜、绝缘保护膜而产生的凸状部间的间隔较宽的情况下，也能缓和因晶片正面的聚酰亚胺保护膜而产生的凹凸，相比现有技术能进一步使表面保护带的表面平坦化。因此，在对晶片背面进行研磨加工之后，能使晶片厚度的偏差变小。因此，能提高芯片的厚度精度，能以为了获得所期望的耐压所需的最低限度的芯片厚度来制作半导体元件，因此能降低因芯片厚度的偏差而产生的电损耗。
此外，根据实施方式，通过对粘贴于晶片正面的表面保护带进行吸引并加热，即使在使用厚度较薄的表面保护带(中间层的厚度较薄的表面保护带)的情况下，也能提高芯片的厚度精度。因而，能降低表面保护带自身的成本。
以上的本发明并不局限于上述实施方式，可以进行各种变形。例如，根据本发明的制造工艺，也能制作穿通(PT)型、非穿通(NPT)型、场阑(FS)型的IGBT、FWD(Free WheelingDiode：续流二极管)等的二极管。此外，IGBT的表面元件结构部可以是平面型也可以是槽式。
在上述的实施方式中，在对晶片进行研磨加工后剥离表面保护带，然后进行之后的工序，在表面保护带具有较高耐酸性或在高真空中炭等杂质的产生为微量的情况下，也可以在对晶片进行研磨加工之后，在不剥离表面保护带的情况下，进行之后的工序。上述实施方式中，将晶片1放置在由加热器进行加热的平台21上，但也可以将晶片1和平台21的上下位置关系反转，使平台21位于晶片1的上方。在该情况下，晶片1的上方对粘贴在晶片正面的表面保护带3进行吸引并进行加热。由此，垃圾不会堆积在平台21上，因此能抑制由垃圾引起的产品合格率的降低。此外，本发明并不限应用于研磨加工后的晶片厚度(包含表面元件结构部的厚度)为100μm的IGBT，也能应用于具有研磨晶片背面、使晶片厚度为100μm以下的工序的例如功率用半导体元件的制造方法。
工业上的实用性
如上所述，本发明所涉及的半导体元件的制造方法对制造器件厚度较薄的半导体元件有用，特别适用于通用逆变器、AC伺服机构、不间断电源(UPS)或者开关电源等工业领域，以及微波炉、电饭煲或者闪光灯等民用设备领域中所使用的IGBT等的功率用半导体元件的制造。
标号说明
1 半导体晶片
3 表面保护带
4 粘接剂层(包含中间层)
5 基材层
7 背面电极
9 芯片
11 聚酰亚胺保护膜
12 元件形成区域
13 铝/硅膜
21 平台
22 真空吸引用的通气孔
23 配管
24 加热单元

Claims (5)

1.一种半导体元件的制造方法，其特征在于，包括：
粘贴工序，在该粘贴工序中，以半导体晶片的具有凹凸的面作为正面，在粘接剂层和所述半导体晶片之间残留有气泡的状态下使所述粘接剂层粘贴到所述半导体晶片的正面，由此将具有基材层和所述粘接剂层的胶带粘贴到所述半导体晶片的正面；
吸引加热工序，在该吸引加热工序中，通过向从所述半导体晶片的正面离开的方向对沿着所述半导体晶片的凹凸形成为波板状的所述胶带进行吸引并加热，从而使所述粘接剂层变形，使波板状的所述基材层的表面平坦。
2.如权利要求1所述的半导体元件的制造方法，其特征在于，
在所述半导体晶片的正面设有沿着各芯片外周的格子状的凸状部，使得之后被分割的各个芯片的元件形成区域成为凹部，在所述吸引加热工序中，使所述粘接剂层变形，以吸收格子状的所述凸状部和所述元件形成区域的所述凹部之间的阶梯差。
3.如权利要求1或2所述的半导体元件的制造方法，其特征在于，
在所述吸引加热工序之后，还包括薄板加工工序，在该薄板加工工序中，维持粘贴有所述胶带的状态，对所述半导体晶片的背面进行研磨加工，使其成为薄晶片。
4.如权利要求1所述的半导体元件的制造方法，其特征在于，
所述粘接剂层的中间层的厚度为100μm以上且300μm以下。
5.如权利要求1所述的半导体元件的制造方法，其特征在于，在所述吸引加热工序中，将所述半导体晶片设置在具有边对所述胶带进行吸引边进行加热的功能的平台上。
CN201380019118.2A 2012-09-07 2013-07-29 半导体元件的制造方法 Expired - Fee Related CN104221131B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012197949 2012-09-07
JP2012-197949 2012-09-07
PCT/JP2013/070519 WO2014038310A1 (ja) 2012-09-07 2013-07-29 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN104221131A CN104221131A (zh) 2014-12-17
CN104221131B true CN104221131B (zh) 2016-12-21

Family

ID=50236928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380019118.2A Expired - Fee Related CN104221131B (zh) 2012-09-07 2013-07-29 半导体元件的制造方法

Country Status (4)

Country Link
US (1) US9870938B2 (zh)
JP (1) JPWO2014038310A1 (zh)
CN (1) CN104221131B (zh)
WO (1) WO2014038310A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060010A1 (ja) * 2013-10-24 2015-04-30 ソニー株式会社 調光装置、撮像素子及び撮像装置、並びに、調光装置の光透過率制御方法
JP6510393B2 (ja) * 2015-12-15 2019-05-08 三菱電機株式会社 半導体装置の製造方法
JP6814613B2 (ja) * 2016-11-28 2021-01-20 株式会社ディスコ ウェーハの加工方法
DE102018214337A1 (de) * 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6987034B2 (ja) * 2018-09-11 2021-12-22 三菱電機株式会社 半導体装置の製造方法
JP7427325B2 (ja) * 2019-06-18 2024-02-05 株式会社ディスコ テープ貼着方法
CN115132568A (zh) * 2021-03-25 2022-09-30 三美电机株式会社 半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000038556A (ja) 1998-07-22 2000-02-08 Nitto Denko Corp 半導体ウエハ保持保護用ホットメルトシート及びその貼り付け方法
EP1388836A4 (en) * 2001-05-16 2006-05-03 Bridgestone Corp ELECTROMAGNETIC WAVE SHIELDS THE LIGHT TRANSMITTER, METHOD FOR ITS MANUFACTURE AND DISPLAY PANEL
JP4716668B2 (ja) * 2004-04-21 2011-07-06 日東電工株式会社 被着物の加熱剥離方法及び被着物加熱剥離装置
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
JP4559183B2 (ja) 2004-10-13 2010-10-06 有限会社都波岐精工 テープ接着装置
JP2006196710A (ja) * 2005-01-13 2006-07-27 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2009075229A (ja) * 2007-09-19 2009-04-09 Fuji Xerox Co Ltd 表示媒体及びその製造方法、並びに、その製造装置
WO2009081880A1 (ja) * 2007-12-20 2009-07-02 Tateyama Machine Co., Ltd. 貼付材の貼付方法と貼付装置
JP5216472B2 (ja) 2008-08-12 2013-06-19 日東電工株式会社 半導体ウエハの保護テープ貼付け方法およびその装置
JP5501060B2 (ja) 2009-04-02 2014-05-21 日東電工株式会社 半導体ウエハ保護用粘着シートの貼り合わせ方法、及びこの貼り合わせ方法に用いる半導体ウエハ保護用粘着シート
JP5463729B2 (ja) * 2009-05-13 2014-04-09 株式会社ニコン 半導体処理装置
JP5599342B2 (ja) * 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104221131A (zh) 2014-12-17
WO2014038310A1 (ja) 2014-03-13
US20150038057A1 (en) 2015-02-05
JPWO2014038310A1 (ja) 2016-08-08
US9870938B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
CN104221131B (zh) 半导体元件的制造方法
KR101043836B1 (ko) 반도체 장치의 제조 방법
US20050205973A1 (en) Board-on-chip packages
JP2001185519A5 (zh)
CN101512742B (zh) 半导体器件的制造方法
JP5645678B2 (ja) 半導体装置の製造方法
TWI662671B (zh) 接合裝置
US20190355656A1 (en) Semiconductor device
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP3957506B2 (ja) 基板表面保護シート貼り付け装置および貼り付け方法
JP3344372B2 (ja) 半導体装置の製造方法
JP2005129652A (ja) 半導体装置の製造方法
KR20180089886A (ko) 반도체 칩의 제조 방법
JPS58119665A (ja) 半導体装置及びその製法
JP2014127510A (ja) 電極部材及び電極部材の製造方法
KR100468233B1 (ko) 도전성 접착 필름을 이용한 파워 반도체 다이 부착 방법
US11424203B2 (en) Semiconductor module and method of manufacturing semiconductor module
JPH05121603A (ja) 混成集積回路装置
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP2008103382A (ja) 半導体装置及びその製造方法
JP2006049877A5 (zh)
JP3963796B2 (ja) 半導体装置及びその製造方法
TWI250595B (en) Flip-chip packaging structure and the manufacturing method thereof
JPH1056126A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP3731112B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

Termination date: 20190729