JP6987034B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6987034B2 JP6987034B2 JP2018169281A JP2018169281A JP6987034B2 JP 6987034 B2 JP6987034 B2 JP 6987034B2 JP 2018169281 A JP2018169281 A JP 2018169281A JP 2018169281 A JP2018169281 A JP 2018169281A JP 6987034 B2 JP6987034 B2 JP 6987034B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- protective film
- surface protective
- main surface
- end portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
Description
図1は、半導体ウエハ1の第1主面1A上に表面保護膜8を形成した状態を示す断面図である。半導体ウエハ1は、第1主面1Aと、第1主面1Aと反対側の主面である第2主面1Bとを有している。半導体ウエハ1の第1主面1Aには素子構造が形成され、素子構造による凹凸パターン9が形成されている。表面保護膜8は、半導体ウエハ1の第1主面1A上に形成される。表面保護膜8が第1主面1A上に形成されると、その表面には凹凸パターン9に起因する凹凸が生じている。しかし、その後、熱処理により表面保護膜8の表面の凹凸が緩和される。表面保護膜8は、凹凸パターン9の段差を覆うことができるだけの厚みがあれば良い。例えば、凹凸パターン9の段差を10μmとすると、表面保護膜9は、20μm程度の厚みで第1主面1Aに塗布される。表面保護膜8に弾性率が約3GPaのポリイミド樹脂が用いられる場合、200℃程度の熱処理によって図1に示す構造が得られる。なお、表面保護膜8は、弾性率が2GPa以上の樹脂部材であれば良く、積層構造であっても良い。
Claims (6)
- 半導体ウエハの素子構造が形成された第1主面に弾性率が2GPa以上の表面保護膜を、前記表面保護膜の端部が波状となるように形成し、
前記半導体ウエハの前記第1主面側をステージに載置して、前記半導体ウエハの前記第1主面と反対の面である第2主面を研削する、
半導体装置の製造方法。 - 前記表面保護膜は、ポリイミドからなる、
請求項1に記載の半導体装置の製造方法。 - 前記表面保護膜の形成は、前記表面保護膜の端部が前記半導体ウエハの前記第1主面の端部よりも内側に位置するように、前記表面保護膜を形成することである、
請求項1または2に記載の半導体装置の製造方法。 - 前記表面保護膜の形成は、前記表面保護膜の端部と前記半導体ウエハの前記第1主面の端部との距離の最小値が0.1mm以上となるように、前記表面保護膜を形成することである、
請求項3に記載の半導体装置の製造方法。 - 前記表面保護膜の形成は、前記表面保護膜の端部と前記半導体ウエハの前記第1主面の端部との距離の最大値が1.3mm以下となるように、前記表面保護膜を形成することである、
請求項3または請求項4に記載の半導体装置の製造方法。 - 前記表面保護膜の厚みは、前記半導体ウエハの前記第1主面に形成された前記素子構造によるパターンの厚み以上である、
請求項1から請求項5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169281A JP6987034B2 (ja) | 2018-09-11 | 2018-09-11 | 半導体装置の製造方法 |
US16/507,076 US10811368B2 (en) | 2018-09-11 | 2019-07-10 | Method for manufacturing semiconductor device |
DE102019213504.8A DE102019213504B4 (de) | 2018-09-11 | 2019-09-05 | Verfahren zum Herstellen einer Halbleitervorrichtung |
CN201910843619.1A CN110890281B (zh) | 2018-09-11 | 2019-09-06 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169281A JP6987034B2 (ja) | 2018-09-11 | 2018-09-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043216A JP2020043216A (ja) | 2020-03-19 |
JP6987034B2 true JP6987034B2 (ja) | 2021-12-22 |
Family
ID=69621427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018169281A Active JP6987034B2 (ja) | 2018-09-11 | 2018-09-11 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10811368B2 (ja) |
JP (1) | JP6987034B2 (ja) |
CN (1) | CN110890281B (ja) |
DE (1) | DE102019213504B4 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115319639A (zh) * | 2022-09-22 | 2022-11-11 | 西安奕斯伟材料科技有限公司 | 研磨装置、研磨方法及硅片 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0269938A (ja) * | 1988-09-05 | 1990-03-08 | Nec Corp | 半導体装置の製造方法 |
JP4369584B2 (ja) | 2000-01-21 | 2009-11-25 | 日東電工株式会社 | 半導体ウエハ保持保護用粘着シート |
JP2002203828A (ja) * | 2000-12-28 | 2002-07-19 | Lintec Corp | ウエハの裏面研削方法 |
JP4252805B2 (ja) * | 2002-01-11 | 2009-04-08 | 三井化学株式会社 | 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法 |
JP2004207459A (ja) | 2002-12-25 | 2004-07-22 | Disco Abrasive Syst Ltd | 半導体ウェーハの研削方法 |
JP2004200451A (ja) | 2002-12-19 | 2004-07-15 | Nitto Denko Corp | 半導体ウエハ加工用保護シート |
US8217381B2 (en) * | 2004-06-04 | 2012-07-10 | The Board Of Trustees Of The University Of Illinois | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics |
JP2006196710A (ja) | 2005-01-13 | 2006-07-27 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2006261370A (ja) * | 2005-03-17 | 2006-09-28 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置および半導体装置の製造方法 |
JP2007214502A (ja) * | 2006-02-13 | 2007-08-23 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4977449B2 (ja) * | 2006-11-07 | 2012-07-18 | 株式会社ディスコ | ウエーハの研削方法および研削装置 |
US9401289B2 (en) * | 2012-06-04 | 2016-07-26 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces |
CN104221131B (zh) * | 2012-09-07 | 2016-12-21 | 富士电机株式会社 | 半导体元件的制造方法 |
-
2018
- 2018-09-11 JP JP2018169281A patent/JP6987034B2/ja active Active
-
2019
- 2019-07-10 US US16/507,076 patent/US10811368B2/en active Active
- 2019-09-05 DE DE102019213504.8A patent/DE102019213504B4/de active Active
- 2019-09-06 CN CN201910843619.1A patent/CN110890281B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20200083181A1 (en) | 2020-03-12 |
US10811368B2 (en) | 2020-10-20 |
JP2020043216A (ja) | 2020-03-19 |
CN110890281A (zh) | 2020-03-17 |
DE102019213504B4 (de) | 2024-05-08 |
DE102019213504A1 (de) | 2020-03-12 |
CN110890281B (zh) | 2023-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI645464B (zh) | Wafer processing method | |
JP5320619B2 (ja) | 半導体装置の製造方法 | |
TWI413208B (zh) | 具有邊緣支撐環的超薄晶片及其製造方法 | |
JP2007096115A (ja) | 半導体装置の製造方法 | |
US11545395B2 (en) | Techniques for wafer stack processing | |
JP6987034B2 (ja) | 半導体装置の製造方法 | |
US20120058623A1 (en) | Method for Thinning Wafer | |
JP6210170B2 (ja) | 半導体装置の製造方法 | |
JP5011740B2 (ja) | 半導体装置の製造方法 | |
JP6384277B2 (ja) | 半導体装置の製造方法 | |
KR100927382B1 (ko) | 반도체장치의 제조 방법, 반도체 웨이퍼 및 반도체장치 | |
JP6245376B2 (ja) | 半導体装置の製造方法 | |
US20180315726A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2016058651A (ja) | 半導体装置の製造方法 | |
JP2011054914A (ja) | 半導体装置の製造方法および半導体ウエハ | |
TWI505342B (zh) | 薄化晶圓的方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2022167604A (ja) | 炭化珪素半導体装置の製造方法 | |
CN116525427A (zh) | 晶圆背面减薄方法及晶圆背面减薄系统 | |
KR101822669B1 (ko) | 임시 결합된 제품 웨이퍼의 처리 방법 | |
JP2010238901A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6987034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |