JP2007096115A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007096115A
JP2007096115A JP2005285422A JP2005285422A JP2007096115A JP 2007096115 A JP2007096115 A JP 2007096115A JP 2005285422 A JP2005285422 A JP 2005285422A JP 2005285422 A JP2005285422 A JP 2005285422A JP 2007096115 A JP2007096115 A JP 2007096115A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
recess
grinding
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005285422A
Other languages
English (en)
Inventor
Takao Nishimura
隆雄 西村
Yoshiaki Narisawa
良明 成沢
Kinichi Kumagai
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005285422A priority Critical patent/JP2007096115A/ja
Publication of JP2007096115A publication Critical patent/JP2007096115A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】半導体ウェハを裏面研削で薄型化する際に、外周縁部に発生した割れや欠けが内部に伝播することのない半導体装置の製造方法を提供する。
【解決手段】半導体装置12が形成された第1の面10aと第1の面とは反対側の第2の面10bとを有する半導体基板10において、第1の面10aの半導体装置12が形成されていない外周領域に凹部14を形成する。半導体基板10の第2の面10bを研削し、半導体基板10を薄くする。凹部14が形成されているため、第2の面10b側から研削した後の凹部14の位置での半導体基板10の厚みは非常に小さい。あるいは、第2の面10b側からの研削により半導体基板10は凹部14において分断される。
【選択図】図4

Description

本発明は半導体装置の製造方法に係わり、特に半導体基板の裏面を研削して薄型化された半導体装置の製造方法に関する。
半導体装置の製造工程において、半導体基板(半導体ウェハ)は、半導体プロセス工程を経て、その表面に半導体素子となる集積回路が形成される。半導体ウェハは強度を保持するために厚めに作られており、集積回路を表面に形成した後、非回路面である裏面側から研削加工することで、所定の厚さに薄型加工される。その後、半導体ウェハ上に形成された複数の半導体装置は、ダイシング等により個々の半導体装置に分割され、半導体装置の実装工程に供給される。
近年の半導体装置の薄型化・高密度化への要求に伴い、半導体装置を形成するための半導体ウェハには、益々薄型化の要求が高まっている。近年では、仕上げ厚さを30〜50μm程度にまで加工した半導体装置の実用化の研究が進められている。
半導体プロセス工程におけるハンドリング時の欠けや割れを防止するために、半導体ウェハの外周縁部は円弧状に面取り(ラウンドエッジ加工)されることが一般的である。また、処理前の半導体ウェハの厚みは500〜800μm程度とされている。半導体プロセス工程が完了した半導体ウェハは、裏面研削工程で所定の厚さに加工される。
半導体ウェハの裏面研削工程では、ウェハの回路面側にウェハの形状に合わせて表面保護テープが貼り付けられ、表面保護テープ側をチャックテーブルに吸着させることで、裏面を上に向けた状態で半導体ウェハの固定・支持が行われる。半導体ウェハを固定した状態で、半導体ウェハの裏面を回転砥石等により研削して、半導体ウェハを薄くする。
ここで、外周縁部が面取りされている半導体ウェハの裏面を研削する際には、研削加工に伴い、半導体ウェハの外周端部に尖り(ナイフエッジ形状又はひさし形状)が生じる。図1は裏面研削で形成される尖りを説明するための図である。図1(a)は裏面研削前の半導体ウェハ1の断面図であり、図1(b)は裏面研削後の半導体ウェハ1の断面図である。
図1(a)に示すように、半導体ウェハ1の表面1aに保護テープ2が貼り付けられ、保護テープ2がチャックテーブル3に固定される。半導体ウェハ1の外周縁部1cには、円弧状に面取り(ラウンドエッジ加工)が施されている。この状態で、半導体ウェハ1の裏面1bが研削されて不要な部分が除去され、図1(b)に示すように、半導体ウェハ1は薄型化される。図1(b)において、研削されて除去された部分が点線で示されている。
半導体ウェハ1が研削されると、円弧状の外周縁部1cの一部だけが残るので、図1(b)に示すように、半導体ウェハ1の外周縁部1cにおいて、ナイフエッジ形状の尖りが形成される。このナイフエッジ形状の外周縁部1cは、厚みが小さく、また保護テープ2に貼り付けられない部分である。したがって、研削中に研削砥石により加わる振動や押圧力により割れ(クラック)や欠けが生じるおそれがある。また、研削後の工程におけるハンドリング時にも容易に割れや欠けが生じるおそれがある。
このように、半導体ウェハ1の外周縁部付近で割れや欠けが発生した場合、図2に示すように、割れが半導体ウェハ1の内側に向かって伝播するおそれがある。すなわち、外周縁部付近で発生した割れは、半導体ウェハ1の外周縁部1cにとどまらず、半導体素子形成領域(図2でハッチングを施した領域)にまで伝播し、形成された半導体素子が不良品となってしまうという問題がある。この問題は、半導体ウェハの研削加工の仕上げ厚みが薄くなるとより顕在化してくる。
また、近年、ICデバイスの高速動作時の電気特性の劣化(配線遅延)を回避するために、配線材料として銅を用いて低抵抗化し、層間絶縁膜として低誘電率膜(Low−k材)を用いて低配線容量化したICデバイスの実用化が進められている。Low−k材は、その材料特性上、従来のSiO2等の層間絶縁膜に比べて機械的強度が非常に低い。したがって、このようなLow−k材を用いた半導体プロセス処理が施された半導体ウェハはより一層強度が低くなり、割れや欠けの問題がより多く発生すると考えられる。
ここで、上述のウェハ裏面の研削加工時に発生する割れや欠けによる問題を防止する方法として、従来、以下のような提案がなされている。
1)半導体ウェハの外周面取り部を、回路面側から目標仕上げ厚さより深く研削しておき、表面保護テープを貼付けて裏面研削を行う(特許文献1参照。)。
2)複数の半導体ウェハを重ねあわせ、一括して外周の面取り部を研削除去した後、裏面研削を行う(特許文献2参照。)。
3)外周の面取り部を、裏面から見てエッジが鈍角になるように研削除去した後、裏面研削を行う(特許文献3参照。)。
4)外周の面取り部を研削除去した後、裏面研削を行う(特許文献4参照。)。
特開2000−173961号公報(図4) 特開2004−22899号公報(図7) 特開2003−273053号公報(図6) 特開2004−207459号公報(図2)
上述の1)〜4)の方法は、いずれも半導体ウェハの外周縁部の円弧状面取り部を予め研削加工して除去することで、裏面の研削加工時に半導体ウェハの外周縁部が尖らないようにして割れや欠けの発生を防止するというものである。
ところが、上述の方法では、半導体ウェハの外周縁部を研削加工処理する工程(通常は機械研削)の分だけ、製造工数が増加し、製造コストが上昇するという問題がある。
また、半導体)ウェハの外周縁部を研削加工する際の加工仕上げの品質が悪いと、外周縁部を研削する際に割れや欠けが生じてしまうおそれがある。さらに、半導体ウェハの材質(例えば、GaAs等の脆い材料)によっては、加工面にマイクロクラックが発生し、割れや欠けが発生するおそれがある。
また、Low−k材を用いた半導体ウェハに対して処理を行う際には,面取り部を研削除去する際に、半導体ウェハの回路形成面側近傍で割れや欠けが生じてしまうおそれがある。
本発明は上述の問題に鑑みなされたものであり、半導体ウェハを裏面研削で薄型化する際に、外周縁部に発生した割れや欠けが内部に伝播することを防止した半導体装置の製造方法を提供することを目的とする。
上述の目的を達成するために、本発明によれば、集積回路が形成された第1の面と該第1の面とは反対側の第2の面とを有する半導体基板において、前記第1の面の該集積回路が形成されていない外周領域に凹部を形成する凹部形成工程と、前記半導体基板の前記第2の面を研削し、前記半導体基板を薄くする研削工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体基板の第1の面の外周領域に凹部が形成されているため、第2の面側から研削した後の凹部の位置での半導体基板の厚みは非常に小さいか、あるいは第2の面側からの研削により半導体基板は凹部において分断された状態となる。
したがって、半導体基板の外周縁部に割れや欠けが発生するような力が加わった場合でも、まず凹部に沿って割れが発生し、凹部より内側に割れが伝播することはない。また、外周縁部に発生した割れが内部に向かって伝播しても、当該凹部に割れが到達した時点で伝播が阻止され、割れは凹部より内側に伝播することはない。したがって、基板上で凹部より内側の半導体素子形成領域まで割れが伝播することがなく、半導体素子形成領域を保護することができる。
次に、本発明の実施例について図面を参照しながら説明する。
図3は本発明の第1実施例による半導体装置の製造方法において処理される半導体基板である半導体ウェハを示す平面図である。図3において、半導体ウェハ10は表面10aが示されている。
半導体ウェハ10の第1の面である表面10aには、半導体プロセス処理を施すことで集積回路が形成され、複数の半導体装置12が整列した状態で形成されている。図3において、ハッチングが施された部分が、半導体装置12が形成された領域(半導体素子形成領域)に相当する。半導体ウェハ10は円形であるため、その外周縁部10には半導体素子12は形成されない。あるいは、半導体装置が形成されたとしても、それは無効な半導体装置として使用されることはない。
図3に示す半導体ウェハ10において、上述の半導体素子形成領域の外側に凹部14が形成される。本実施例では、凹部14は、半導体ウェハ10の外周縁に沿って延在する溝として形成される。
凹部14としての溝は、半導体素子形成領域全体を囲むように、半導体ウェハ10の外周縁に沿って延在している。例えば、直径が200mm程度(8インチ)の半導体ウェハである場合、凹部14としての溝は半導体ウェハの外周縁から3〜5mm程度の位置に形成されることが好ましい。ただし、溝を形成する位置は、半導体ウェハの直径や、半導体素子形成領域の大きさにより決定すればよい。
凹部14としての溝の幅は、例えば10〜20μmとすることが好ましいが、この値に限定されるものではない。本実施例では、溝をレーザ加工で形成することとしており、周囲に熱的ダメージを与えないでレーザ加工可能な凹部14の幅は、例えば1〜100μm程度である。
凹部14を形成するためのレーザとして、ショートパルスレーザを用いることが好ましい。ショートパルスレーザは、例えば、半導体レーザ励起固体レーザ等の発振方式による発振パルス幅が1.0ms未満のパルスレーザであり、レーザグルービング加工等、被加工素材に熱影響の少ない加工ができるという特徴がある。また、このような特徴により、Low−k材が用いられた半導体ウェハに凹部を形成する際にも、加工部分でのクラック発生を抑制することができる。
凹部14としての溝の形成は、レーザ加工に限られず、他に例えばブレードやバイトを用いた機械研削加工やフォトリソグラフィによる化学エッチング等の加工方法を用いることができる。生産性及び加工部の品質を考慮すると、ショートパルスレーザによる加工方法が優れている。
なお、凹部14としての溝の深さは、後述のように半導体ウェハ10の裏面研削で除去する部分の厚みに基づいて決定される。
図4は本実施例による半導体装置の製造方法において、半導体ウェハを薄型化する工程を説明するための図である。
まず、図4(a)に示すように、外周縁部10cが面取り加工された半導体ウェハ10の第1の面である表面10aに集積回路を形成する。集積回路が形成された回路形成部は、実際に半導体装置として用いられる部分である有効領域16aと、その外側の領域であって半導体装置としては用いられない非有効領域16bとを含んでいる。
次に、図4(b)に示す凹部形成工程において、半導体基板10の表面10aに、ショートパルスレーザ加工により凹部14を形成する。凹部14は、回路形成部の有効領域16aの周囲、すなわち、回路形成部の非有効領域16b又は回路が形成されていない外周縁部10cに形成される。
凹部14を形成したら、図4(c)に示す貼り付け工程において、半導体ウェハ10の表面10aに保護テープ18を貼り付ける。保護テープ18は裏面研削加工を行う際に回路形成部を保護するために、回路形成部のある表面10aのほぼ全体を覆うように貼り付けられる。
保護テープ18は、一般的に用いられるダイシングテープと同様なテープであり、少なくとも粘着性を有する粘着層と基材層からなる2層以上の構造のテープ、あるいはそれ自体で粘着性を有する粘着テープ等を用いることができる。粘着層として、紫外線等の放射線照射により粘着力が低下する放射線硬化型樹脂や、加熱により粘着力が低下する熱硬化樹脂、熱可塑性樹脂等を用いることめできる。このような保護テープを用いることで、裏面研削後に保護テープを容易に剥離することができる。基材層として、ポリエチレンテレフタレート等のある程度剛性を有する部材を用いて場合、製造工程での半導体ウェハの取り扱いが容易となる。また、上述の放射線硬化型樹脂を粘着層として用いる場合には、基材層を放射線透過性材料とすることで、基材層を介して放射線を粘着層に照射して硬化させることができる。
半導体ウェハ10の表面10aに保護テープ18を貼り付けたら、図4(d)に示す研削工程において、半導体ウェハ10の第2の面である裏面10b側を研削加工して、半導体ウェハ10を所定の厚みとする。所定の厚みとは、製造する半導体装置に求められる基板の厚みにより決定される値であり、半導体装置の厚みを最小限とするために、半導体ウェハを例えば30〜50μmの厚みにまで薄くする。
図5は図4(d)に示す研削工程において裏面研削加工を行う研削機の概要を示す図である。表面10aに保護テープ18が貼り付けられた状態で、半導体ウェハ18は保護テープ18を下側にしてチャックテーブル20上に固定される。例えば、チャックテーブル20の上面に真空吸着手段(図示せず)が設けられており、保護テープ18を真空吸着することにより半導体ウェハ10をチャックテーブル20上に固定する。
チャックテーブル20を回転させながら、回転する研削砥石22を半導体ウェハ10の裏面10bに押し付けて、半導体ウェハ10が所定の厚みとなるまで研削する。
研削砥石22は、例えば略リング形状であり、ダイヤモンド砥粒等を各種の結合材で個ためて形成したものである。研削砥石22は例えば4000〜6000rpmで回転される。一方、チャックテーブル20は例えば70〜150rpmで回転される。半導体ウェハの回転、すなわち、チャックテーブル20の回転と、研削砥石22の回転とは、各々独立に制御される。これらの回転方向は同じ方向でもよく、反対方向でもよい。
なお、図4に示す実施例では、凹部14としての溝の深さが、裏面研削後に残る半導体ウェハ10の厚みより小さいこととして、裏面研削後でも外周縁部10cが半導体ウェハ10の内側部分とが僅かな厚みの部分で繋がっていることとした。すなわち、図4(b)の凹部形成工程において、凹部14の底部から半導体ウェハ10の裏面10bまでの距離が、図4(d)の研削工程において研削して除去する部分の厚みより大となるように凹部14を形成するものである。なお、半導体ウェハ10の表面10aからの凹部14の深さは、裏面研削後の半導体ウェハ10の厚みの1/2以上とすることが好ましい。
ここで、例えば、半導体ウェハ10の外周縁部10cに外力が作用した場合、凹部14が形成されていないと、尖った縁部に割れが生じ、この割れが半導体ウェハ10の内周方向に伝播するおそれがある。しかし、本実施例では、凹部14が形成されおり、凹部14により割れの伝播が阻止されることとなる。また、厚みの非常に小さな部分が凹部14の底部と半導体ウェハ10の研削後の裏面10bとの間に形成されているので、割れが伝播する前に、凹部14に沿って円周方向に割れが生じるので、半導体ウェハ10中を半径方向に伝播する割れは円周方向に生じた割れにより阻止される。
したがって、凹部14の外側で発生した割れが、凹部14の内側にある回路形成部の有効領域16aまで伝播することがなく、半導体ウェハの割れに起因する半導体装置の不良の発生を防止することができる。
なお、図4(d)に示す研削工程において、図6に示すように、研削砥石の押圧力により予め凹部14に沿って割れが入るようにしてもよい。凹部14に沿って予め割れを発生させておくことにより、半導体ウェハ10中を半径方向に伝播する割れを阻止することができきる。
図4(d)に示す研削工程が終了したら、半導体ウェハ10の回路形成部の有効領域16aに形成された半導体装置12をダイシング等で個片化し、各半導体装置12に分離する。その後、剥離工程において、分離した各半導体装置12を保護テープ18から剥離することで半導体装置12が完成する。
次に、本発明の第2実施例による半導体装置の製造方法について図7を参照しながら説明する。本発明の第2実施例による半導体装置の製造方法は、凹部14の深さが異なる点で上述の第1実施例による半導体装置の製造方法と異なる。
図7(a)に示す工程は、図4(a)に示す工程と同じである。続く図(b)に示す凹部形成工程では、凹部14を、図4(b)に示す凹部14より深くなるように形成する。具体的には、凹部14の深さは、図7(d)で示す研削工程で半導体ウェハが所定の厚みになった際に、半導体ウェハ10の外周側が凹部14により分離される程度の深さとする。
凹部14の深さが異なる点以外は、上述の第1実施例による半導体装置の製造方法と同じであり、その説明は省略する。
本実施例では、半導体ウェハ10の外周側が凹部14により分離されるので、半導体ウェハ10の外周側の外周縁部10cに割れが発生しても、その割れは半導体ウェハ10の内周側に伝播することはない。したがって、凹部14の外側で発生した割れが、凹部14の内側にある回路形成部の有効領域16aまで伝播することがなく、半導体ウェハの割れに起因する半導体装置の不良の発生を防止することができる。
上述の第1及び第2実施例では凹部14である溝を円周状に一本形成しているが、図8に示すように、2本あるいは複数本形成してもよい。これにより、割れの伝播の阻止を確実にすることができる。
また、上述の第1及び第2実施例では凹部14を連続した溝としたが、図9に示すように、円周に沿って整列した穴のような凹部としてもよい。凹部14を穴とすることにより、凹部14の加工を容易にすることができる。レーザ加工により凹部14を形成する場合、溝を加工するよりレーザを照射する時間が短くなり、半導体ウェハ10に与える熱的ダメージをより少なくすることができる。また、凹部14をエッチングにより容易に加工することもできるようになる。
また、上述の実施例では半導体基板として円形の半導体ウェハを例にとって説明したが、半導体基板は円形に限られず、例えば多角形であってもよい。この場合、凹部14は半導体基板の外形に沿って形成すればよい。
半導体ウェハの裏面研削で形成される尖りを説明するための図である。 半導体ウェハに生じた割れ及び欠けを示す平面図である。 本発明の第1実施例において用いられる半導体ウェハの平面図である。 本発明の第1実施例において、半導体ウェハを薄型化する工程を説明するための図である。 研削工程に用いられる研削機の概要を示す図である。 割れを発生させる研削工程を示す図である。 本発明の第2実施例において、半導体ウェハを薄型化する工程を説明するための図である。 凹部としての溝が2本形成された半導体ウェハの平面図である。 凹部として複数の穴が円周に沿って形成された半導体ウェハの平面図である。
符号の説明
10 半導体ウェハ
10a 表面
10b 裏面
10c 外周縁部
12 半導体装置
14 凹部
16a 有効領域
16b 非有効領域
18 保護テープ

Claims (5)

  1. 半導体装置が形成された第1の面と該第1の面とは反対側の第2の面とを有する半導体基板において、前記第1の面の半導体装置が形成されていない外周領域に凹部を形成する凹部形成工程と、
    前記半導体基板の前記第2の面を研削し、前記半導体基板を薄くする研削工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法であって、
    前記凹部形成工程において、前記凹部の底部から前記第2の面までの距離が、前記研削工程において研削して除去する部分の厚みより大となるように前記凹部を形成することを特徴とする半導体装置の製造方法。
  3. 請求項1又は2記載の半導体装置の製造方法であって、
    前記凹部形成工程において、前記凹部を、前記半導体基板の外縁に沿って延在する少なくとも一つの溝として形成することを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のうちいずれか一項記載の半導体装置の製造方法であって、
    前記凹部をレーザ加工により形成することを特徴とする半導体装置の製造方法。
  5. 請求項1乃至3のうちいずれか一項記載の半導体装置の製造方法であって、
    前記凹部形成工程の後に、前記半導体基板の前記第1の面に保護テープを貼り付ける貼付け工程と、
    前記研削工程の後に、前記半導体装置を前記保護テープから剥離する剥離工程と
    を更に有することを特徴とする半導体装置の製造方法。
JP2005285422A 2005-09-29 2005-09-29 半導体装置の製造方法 Withdrawn JP2007096115A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005285422A JP2007096115A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005285422A JP2007096115A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007096115A true JP2007096115A (ja) 2007-04-12

Family

ID=37981432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005285422A Withdrawn JP2007096115A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007096115A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069509A1 (ja) * 2007-11-30 2009-06-04 Hamamatsu Photonics K.K. 加工対象物研削方法
JP2009283802A (ja) * 2008-05-26 2009-12-03 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
KR20120028215A (ko) * 2010-09-14 2012-03-22 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス
JP2013089713A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd ウエーハの研削方法
CN104716017A (zh) * 2013-12-13 2015-06-17 上海华虹宏力半导体制造有限公司 改善晶圆边缘处理的方法
EP2228167A4 (en) * 2007-11-30 2015-08-26 Hamamatsu Photonics Kk WORK CUT METHOD
JP2016025188A (ja) * 2014-07-18 2016-02-08 株式会社ディスコ ウェーハの分割方法
JP2019140387A (ja) * 2018-02-14 2019-08-22 株式会社ディスコ ウェハの処理方法
JP2019150925A (ja) * 2018-03-05 2019-09-12 株式会社ディスコ 被加工物の研削方法
WO2022084855A1 (en) * 2020-10-19 2022-04-28 3M Innovative Properties Company Protective tapes, articles therefrom, and methods of making and using same

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101607341B1 (ko) * 2007-11-30 2016-03-29 하마마츠 포토닉스 가부시키가이샤 가공대상물 연삭방법
JP2009131942A (ja) * 2007-11-30 2009-06-18 Hamamatsu Photonics Kk 加工対象物研削方法
EP2236243A1 (en) * 2007-11-30 2010-10-06 Hamamatsu Photonics K.K. Working object grinding method
WO2009069509A1 (ja) * 2007-11-30 2009-06-04 Hamamatsu Photonics K.K. 加工対象物研削方法
EP2228167A4 (en) * 2007-11-30 2015-08-26 Hamamatsu Photonics Kk WORK CUT METHOD
TWI471195B (zh) * 2007-11-30 2015-02-01 Hamamatsu Photonics Kk Processing object grinding method
US8523636B2 (en) 2007-11-30 2013-09-03 Hamamatsu Photonics K.K. Working object grinding method
EP2236243A4 (en) * 2007-11-30 2013-10-23 Hamamatsu Photonics Kk METHOD OF GRINDING AN OBJECT TO WORK
JP2009283802A (ja) * 2008-05-26 2009-12-03 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
EP2502270B1 (en) * 2009-11-17 2020-04-22 Cree, Inc. Devices with crack stops
US8877611B2 (en) 2009-11-17 2014-11-04 Cree, Inc. Devices with crack stops
JP2013511155A (ja) * 2009-11-17 2013-03-28 クリー インコーポレイテッド クラックストップを備えたデバイス
JP2012043825A (ja) * 2010-08-12 2012-03-01 Disco Abrasive Syst Ltd ウエーハの加工方法
CN102398313A (zh) * 2010-09-14 2012-04-04 株式会社迪思科 光器件晶片的加工方法
KR101661776B1 (ko) * 2010-09-14 2016-09-30 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
KR20120028215A (ko) * 2010-09-14 2012-03-22 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
JP2012064667A (ja) * 2010-09-14 2012-03-29 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
KR101467718B1 (ko) * 2011-08-09 2014-12-01 미쓰이 가가쿠 토세로 가부시키가이샤 반도체 장치의 제조방법 및 그 방법에 사용되는 반도체 웨이퍼 표면 보호용 필름
CN103748664A (zh) * 2011-08-09 2014-04-23 三井化学东赛璐株式会社 半导体装置的制造方法及该方法中所使用的半导体晶片表面保护用膜
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
JP2013089713A (ja) * 2011-10-17 2013-05-13 Disco Abrasive Syst Ltd ウエーハの研削方法
CN104716017A (zh) * 2013-12-13 2015-06-17 上海华虹宏力半导体制造有限公司 改善晶圆边缘处理的方法
JP2016025188A (ja) * 2014-07-18 2016-02-08 株式会社ディスコ ウェーハの分割方法
JP2019140387A (ja) * 2018-02-14 2019-08-22 株式会社ディスコ ウェハの処理方法
CN110164820A (zh) * 2018-02-14 2019-08-23 株式会社迪思科 处理晶圆的方法
CN110164820B (zh) * 2018-02-14 2023-11-14 株式会社迪思科 处理晶圆的方法
JP2019150925A (ja) * 2018-03-05 2019-09-12 株式会社ディスコ 被加工物の研削方法
CN110233100A (zh) * 2018-03-05 2019-09-13 株式会社迪思科 被加工物的磨削方法
WO2022084855A1 (en) * 2020-10-19 2022-04-28 3M Innovative Properties Company Protective tapes, articles therefrom, and methods of making and using same

Similar Documents

Publication Publication Date Title
JP2007096115A (ja) 半導体装置の製造方法
JP6504750B2 (ja) ウェーハの加工方法
KR102163441B1 (ko) 웨이퍼의 가공 방법
JP5591181B2 (ja) 半導体チップの製造方法
TWI732949B (zh) 晶圓的加工方法
JP2008147412A (ja) 半導体ウェハ,半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
CN109309047B (zh) 处理衬底的方法
JP6713212B2 (ja) 半導体デバイスチップの製造方法
JP4198966B2 (ja) 半導体装置の製造方法
TW200935575A (en) Wafer
TW201539562A (zh) 晶圓之加工方法
JP2004342896A (ja) 半導体装置およびその製造方法
CN108015650B (zh) 晶片的加工方法
JP2010182753A (ja) ウエーハの分割方法
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP3539934B2 (ja) ウェーハ分割方法およびウェーハ分割装置
JP2012222310A (ja) ウェーハの加工方法
JP4528758B2 (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP6783620B2 (ja) ウエーハの加工方法
JP4553878B2 (ja) 半導体装置の製造方法
JP7171138B2 (ja) デバイスチップの製造方法
JP2005005447A (ja) 半導体基板の製造方法
JP2008034875A (ja) 半導体装置及びその製造方法
US6944370B2 (en) Method of processing a semiconductor wafer
JP5378932B2 (ja) 被研削物の研削方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202