JP2010182753A - ウエーハの分割方法 - Google Patents
ウエーハの分割方法 Download PDFInfo
- Publication number
- JP2010182753A JP2010182753A JP2009022980A JP2009022980A JP2010182753A JP 2010182753 A JP2010182753 A JP 2010182753A JP 2009022980 A JP2009022980 A JP 2009022980A JP 2009022980 A JP2009022980 A JP 2009022980A JP 2010182753 A JP2010182753 A JP 2010182753A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- grinding
- dividing
- cutting
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000000227 grinding Methods 0.000 claims abstract description 42
- 238000001020 plasma etching Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000000638 solvent extraction Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 13
- 238000005498 polishing Methods 0.000 description 12
- 238000005452 bending Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】 デバイスの抗折強度を向上可能な先ダイシング技術を利用したウエーハの分割方法を提供することである。
【解決手段】 表面に格子状に形成された分割予定ラインによって区画された複数の領域にそれぞれデバイスが形成されたウエーハを個々のデバイスに分割するウエーハの分割方法であって、ウエーハの分割予定ラインを切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する溝形成工程と、プラズマエッチングによって該切削溝に生じたチッピングを除去するエッチング工程と、ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、ウエーハの裏面を研削してウエーハの表面に形成された前記切削溝を裏面に表出させてウエーハを個々のデバイスに分割するウエーハ研削工程と、ウエーハの裏面から研削歪を除去する研削歪除去工程と、を具備したことを特徴とする。
【選択図】図４
【解決手段】 表面に格子状に形成された分割予定ラインによって区画された複数の領域にそれぞれデバイスが形成されたウエーハを個々のデバイスに分割するウエーハの分割方法であって、ウエーハの分割予定ラインを切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する溝形成工程と、プラズマエッチングによって該切削溝に生じたチッピングを除去するエッチング工程と、ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、ウエーハの裏面を研削してウエーハの表面に形成された前記切削溝を裏面に表出させてウエーハを個々のデバイスに分割するウエーハ研削工程と、ウエーハの裏面から研削歪を除去する研削歪除去工程と、を具備したことを特徴とする。
【選択図】図４
Description
本発明は、表面に格子状に形成された分割予定ラインによって区画された複数の領域にそれぞれデバイスが形成されたウエーハを分割予定ラインに沿って個々のデバイスに分割するウエーハの分割方法に関する。
例えば、半導体デバイス製造プロセスにおいては、略円盤形状である半導体ウエーハの表面に格子状に形成されたストリート（分割予定ライン）によって区画された複数の領域にそれぞれＩＣ，ＬＳＩ等のデバイスを形成し、該デバイスが形成された各領域を分割予定ラインに沿って分割することにより個々のデバイスを製造している。
半導体ウエーハを個々のデバイスに分割する分割装置としては、一般にダイシング装置と呼ばれる切削装置が用いられており、この切削装置は非常に薄い切刃を有する切削ブレードによって半導体ウエーハを分割予定ラインに沿って切削する。このようにして分割されたデバイスは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、より薄いデバイスが要求されている。ウエーハをより薄いデバイスに分割する技術として、所謂先ダイシング法と称する分割技術が開発され、実用化されている（例えば、特開平１１−４０５２０号公報参照）。
この先ダイシング法は、半導体ウエーハの表面から分割予定ラインに沿って所定の深さ（デバイスの仕上がり厚さに相当する深さ）の分割溝を形成し、その後、表面に分割溝が形成された半導体ウエーハの裏面を研削して該裏面に分割溝を表出させ個々のデバイスに分割する技術であり、デバイスの厚さを１００μｍ以下に加工することが可能である。
従来の先ダイシング法では、分割予定ラインに形成された分割溝の両側に生じたチッピングによって、及びウエーハの裏面を研削することで生じた研削歪によって、デバイスの抗折強度が低下するという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、デバイスの抗折強度を向上可能な先ダイシング技術を使用したデバイスの分割方法を提供することである。
本発明によると、表面に格子状に形成された分割予定ラインによって区画された複数の領域にそれぞれデバイスが形成されたウエーハを個々のデバイスに分割するウエーハの分割方法であって、ウエーハの分割予定ラインを切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する溝形成工程と、プラズマエッチングによって該切削溝に生じたチッピングを除去するエッチング工程と、ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、ウエーハの裏面を研削してウエーハの表面に形成された前記切削溝を裏面に表出させてウエーハを個々のデバイスに分割するウエーハ研削工程と、ウエーハの裏面から研削歪を除去する研削歪除去工程と、を具備したことを特徴とするウエーハの分割方法が提供される。
本発明によると、分割溝の両側に生じたチッピング及びデバイスの裏面に生じた研削歪を除去することができるので、デバイスの抗折強度を従来の５００〜１０００ＭＰａから９００〜３０００ＭＰａに向上することができる。
以下、本発明によるデバイスの分割方法の好ましい実施形態について、添付図面を参照して詳細に説明する。図１には、ウエーハとしての半導体ウエーハの斜視図が示されている。
図１に示す半導体ウエーハ２は、例えば、厚さが６００μｍのシリコンウエーハからなっており、表面２ａには複数の分割予定ライン４が格子状に形成されている。そして、半導体ウエーハ２の表面２ａには、格子状に形成された複数の分割予定ライン４によって区画された複数の領域にそれぞれＩＣ、ＬＳＩ等のデバイス６が形成されている。
本発明実施形態のウエーハの分割方法では、まず第１工程として切削溝形成工程を実施する。即ち、所謂先ダイシング法によりウエーハ２の表面２ａに形成された分割予定ライン４に沿って所定深さ（各デバイスの仕上がり厚さに相当する深さ）の切削溝を形成する。
この切削溝形成工程は、図２（Ａ）に示す切削装置１０を用いて実施する。図２（Ａ）に示す切削装置１０は、吸引保持手段を備えＸ軸方向に移動可能なチャックテーブル８と、切削ユニット１２と、切削ユニット１２と一体的にＹ軸方向及びＺ軸方向に移動可能なアライメントユニット１４を含んでいる。
切削ユニット１２は、図示しないモータにより回転駆動されるスピンドル１６と、スピンドル１６の先端部に装着された切削ブレード１８を備えている。アライメントユニット１４は、ＣＣＤカメラ等の撮像手段２０を備えている。
切削溝形成工程を実施するには、チャックテーブル８上に半導体ウエーハ２をその表面２ａを上にして載置する。そして、図示しない吸引手段を作動することにより、ウエーハ２をチャックテーブル８上に保持する。
このようにして、ウエーハ２を吸引保持したチャックテーブル８は、図示しない切削送り機構によって撮像手段２０の直下に位置付けられる。チャックテーブル８が撮像手段２０の直下に位置付けられると、撮像手段２０及び図示しない制御手段によって、ウエーハ２に切削溝を形成すべき切削領域を検出するアライメント作業を実施する。
すなわち、撮像手段２０及び図示しない制御手段は、ウエーハ２の所定方向に形成されている分割予定ライン４と、切削ブレード１８との位置合わせを行うためのパターンマッチング等の画像処理を実行し、切削領域のアライメントを遂行する。更に、ウエーハ２に形成されている上記所定方向に対して直角方向に伸びる分割予定ライン４に対しても、同様に切削領域のアライメントが遂行される。
このようなアライメント実施後、ウエーハ２を保持したチャックテーブル８を切削領域の切削開始位置に移動する。そして、切削ブレード１８を図２（Ａ）において矢印２１で示す方向に回転しつつ下方に移動して所定量の切り込み送りを実施する。
この切り込み送り量は、切削ブレード１８の外周縁がウエーハ２の表面２ａからデバイスの仕上がり厚さに相当する深さ位置（例えば１００μｍ）に設定される。
このようにして、切削ブレード１８の切り込み送りを実施したならば、切削ブレード１８を回転しつつチャックテーブル８を図２（Ａ）においてＸ軸方向、すなわち矢印Ｘ１で示す方向に切削送りすることによって、図２（Ｂ）に示すように、分割予定ライン４に沿ってデバイスの仕上がり厚さに相当する深さ（例えば１００μｍ）の切削溝２２が形成される（切削溝形成工程）。この切削溝形成工程をウエーハ２に形成された全ての分割予定ライン４に沿って実施する。その結果得られたウエーハ２の上面側斜視図が図３に示されている。
このように分割予定ライン４に沿って切削溝２２を形成すると、図４（Ａ）に示すように切削溝２２の角部にチッピング２３が生じることがある。このチッピング２３をそのまま放置すると、デバイス６の抗折強度が低下することになる。
よって、本実施形態では、例えば特開２００４−２２１１７５号公報に記載されたようなプラズマエッチング装置を使用して、ウエーハ２に対してプラズマエッチングを実施する。
このプラズマエッチングはドライプロセスの一種であり、プラズマエッチング後には図４（Ｂ）に示すように、切削溝２２の角部２２ａがプラズマエッチングガスによりエッチングされてだれた状態となり、チッピング２３が除去される。
ウエーハ２の各デバイス６上にはシリコンの酸化膜であるＳｉＯ２が形成されている。プラズマエッチングの際、シリコン（Ｓｉ）とＳｉＯ２のエッチング速度は約２０：１であるため、ＳｉＯ２膜は実質上レジスト膜と同様に機能する。
よって、切削溝２２を有するシリコンウエーハ２をプラズマエッチングすると、デバイス６の表面はＳｉＯ２膜により保護されて、シリコン（Ｓｉ）が露出した切削溝２２の角部２２ａがプラズマエッチングガスにより２〜３分エッチングされて、チッピング２３が除去される。
このように、切削溝２２の角部２２ａのチッピング２３をプラズマエッチングで除去することにより、個々に分割されたデバイス６の抗折強度を向上することができる。
プラズマエッチング工程を実施後に、図５（Ａ）に示すように半導体ウエーハ２の表面２ａ（デバイス６が形成されている面）に研削用の保護テープ２４を貼着する。保護テープ２４としては、例えば厚さが１５０μｍのポリオレフィンテープが用いられる。ウエーハ２の表面２ａに保護テープ２４を貼着した状態が図５（Ｂ）に示されている。
次に、表面に保護テープ２４を貼着したウエーハ２の裏面２ｂを研削し、切削溝２２を裏面２ｂに表出させてウエーハ２を個々のデバイス６に分割する。この切削溝表出工程は、図６（Ａ）に示すように、チャックテーブル２８と研削ユニット３０を備えた研削装置２６によって実施する。
研削ユニット３０は、スピンドル３３の先端部に固定されたマウンタ３２と、このマウンタ３２にボルト３４により固定された研削砥石３６とから構成される。
この切削溝表出工程は、チャックテーブル２８上にウエーハ２の裏面２ｂを上にして保持し、例えば、チャックテーブル２８を矢印２９で示す方向に３００ｒｐｍで回転しつつ、研削砥石３６を矢印３１で示す方向に６０００ｒｐｍで回転して、ウエーハ２の裏面２ｂに研削砥石３６を接触させることによりウエーハ２の裏面２ｂを研削して実施する。この研削は、図６（Ｂ）に示すように、切削溝２２がウエーハ２の裏面２ｂに表出するまで実施する。
このように切削溝２２が表出するまで研削することによって、図６（Ｃ）に示すように、ウエーハ２は個々のデバイス６に分割される。尚、分割された複数のデバイス６は、その表面２ａに保護テープ２４が貼着されているので、ばらばらにはならずウエーハ２の形態が維持される。
ウエーハ２の裏面２ｂを研削すると、ウエーハ２の裏面２ｂに研削歪が形成される。この研削歪もデバイス６の抗折強度を阻害する要因となるので、本実施形態では次いで研削歪除去工程を実施する。
この研削歪の除去は、例えば図７に示すようなチャックテーブル２８と、研磨ユニット４０を備えた研磨装置３８により実施する。尚、この研磨装置３８は、図６（Ａ）に示した研削装置２６において、マウンタ３２に研磨パッド４２をねじ止めして、研磨装置３８として利用することができる。
この研削歪除去工程は、チャックテーブル２８上に裏面２ｂを上にしてウエーハ２を保持し、例えば、チャックテーブル２８を矢印２９で示す方向に３００ｒｐｍで回転しつつ、研磨パッド４２を矢印３１で示す方向に６０００ｒｐｍで回転させて、ウエーハ２の裏面２ｂに研磨パッド４２を接触させて実施する。
このようにウエーハ２の裏面２ｂを研磨することにより、ウエーハ２の裏面２ｂから研削歪を除去することができる。尚、研磨装置３８による研削歪除去工程に代えて、プラズマエッチングにより研削歪を除去するようにしても良い。
本実施形態のウエーハの分割方法によると、切削溝２２の両側角部に生じたチッピング２３をプラズマエッチングにより除去し、さらにデバイス６の裏面に生じた研削歪を研磨又はプラズマエッチングにより除去することができるので、デバイスの抗折強度を従来の５００〜１０００ＭＰａから９００〜３０００ＭＰａに向上することができる。
２ 半導体ウエーハ
４ 分割予定ライン
６ デバイス
８ チャックテーブル
１０ 切削装置
１２ 切削ユニット
１４ アライメントユニット
１８ 切削ブレード
２０ 撮像手段
２２ 切削溝
２２ａ 切削溝の角部
２３ チッピング
２４ 保護テープ
２６ 研削装置
３６ 研削砥石
３８ 研磨装置
４２ 研磨パッド
４ 分割予定ライン
６ デバイス
８ チャックテーブル
１０ 切削装置
１２ 切削ユニット
１４ アライメントユニット
１８ 切削ブレード
２０ 撮像手段
２２ 切削溝
２２ａ 切削溝の角部
２３ チッピング
２４ 保護テープ
２６ 研削装置
３６ 研削砥石
３８ 研磨装置
４２ 研磨パッド
Claims (1)
- 表面に格子状に形成された分割予定ラインによって区画された複数の領域にそれぞれデバイスが形成されたウエーハを個々のデバイスに分割するウエーハの分割方法であって、
ウエーハの分割予定ラインを切削してデバイスの仕上がり厚さに相当する深さの切削溝を形成する溝形成工程と、
プラズマエッチングによって該切削溝に生じたチッピングを除去するエッチング工程と、
ウエーハの表面に保護テープを貼着する保護テープ貼着工程と、
ウエーハの裏面を研削してウエーハの表面に形成された前記切削溝を裏面に表出させてウエーハを個々のデバイスに分割するウエーハ研削工程と、
ウエーハの裏面から研削歪を除去する研削歪除去工程と、
を具備したことを特徴とするウエーハの分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022980A JP2010182753A (ja) | 2009-02-03 | 2009-02-03 | ウエーハの分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022980A JP2010182753A (ja) | 2009-02-03 | 2009-02-03 | ウエーハの分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010182753A true JP2010182753A (ja) | 2010-08-19 |
Family
ID=42764113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009022980A Pending JP2010182753A (ja) | 2009-02-03 | 2009-02-03 | ウエーハの分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010182753A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258203A (ja) * | 2012-06-11 | 2013-12-26 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2015103567A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017034128A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社ディスコ | 被加工物の加工方法 |
| CN107039343A (zh) * | 2016-02-04 | 2017-08-11 | 松下知识产权经营株式会社 | 元件芯片的制造方法及元件芯片 |
| CN108000348A (zh) * | 2016-11-01 | 2018-05-08 | 株式会社迪思科 | 划痕检测方法 |
| JP2018075694A (ja) * | 2016-11-11 | 2018-05-17 | 株式会社ディスコ | 基板の製造方法 |
| CN108630602A (zh) * | 2017-03-15 | 2018-10-09 | 株式会社迪思科 | 晶片的加工方法 |
| CN110828361A (zh) * | 2018-08-10 | 2020-02-21 | 株式会社迪思科 | 光器件晶片的加工方法 |
| KR102721337B1 (ko) | 2018-04-09 | 2024-10-23 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091274A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 |
| JP2002016021A (ja) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | 半導体チップの生産方法及び半導体チップ |
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
-
2009
- 2009-02-03 JP JP2009022980A patent/JP2010182753A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091274A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | 半導体チップの形成方法およびそれを用いた半導体装置の製造方法 |
| JP2002016021A (ja) * | 2000-06-28 | 2002-01-18 | Toshiba Corp | 半導体チップの生産方法及び半導体チップ |
| JP2006294840A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体固片の仕上げ加工方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013258203A (ja) * | 2012-06-11 | 2013-12-26 | Disco Abrasive Syst Ltd | ウェーハの加工方法 |
| JP2015103567A (ja) * | 2013-11-21 | 2015-06-04 | 株式会社ディスコ | ウエーハの加工方法 |
| JP2017034128A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社ディスコ | 被加工物の加工方法 |
| CN106409761A (zh) * | 2015-08-03 | 2017-02-15 | 株式会社迪思科 | 被加工物的加工方法 |
| CN107039343A (zh) * | 2016-02-04 | 2017-08-11 | 松下知识产权经营株式会社 | 元件芯片的制造方法及元件芯片 |
| CN107039343B (zh) * | 2016-02-04 | 2021-10-26 | 松下知识产权经营株式会社 | 元件芯片的制造方法 |
| JP2018074054A (ja) * | 2016-11-01 | 2018-05-10 | 株式会社ディスコ | スクラッチ検出方法 |
| CN108000348B (zh) * | 2016-11-01 | 2021-05-25 | 株式会社迪思科 | 划痕检测方法 |
| TWI733909B (zh) * | 2016-11-01 | 2021-07-21 | 日商迪思科股份有限公司 | 刮痕檢測方法 |
| CN108000348A (zh) * | 2016-11-01 | 2018-05-08 | 株式会社迪思科 | 划痕检测方法 |
| JP2018075694A (ja) * | 2016-11-11 | 2018-05-17 | 株式会社ディスコ | 基板の製造方法 |
| CN108630602A (zh) * | 2017-03-15 | 2018-10-09 | 株式会社迪思科 | 晶片的加工方法 |
| KR102721337B1 (ko) | 2018-04-09 | 2024-10-23 | 가부시기가이샤 디스코 | 웨이퍼의 가공 방법 |
| CN110828361A (zh) * | 2018-08-10 | 2020-02-21 | 株式会社迪思科 | 光器件晶片的加工方法 |
| CN110828361B (zh) * | 2018-08-10 | 2024-02-20 | 株式会社迪思科 | 光器件晶片的加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009176793A (ja) | ウエーハの分割方法 | |
| JP6230422B2 (ja) | ウエーハの加工方法 | |
| JP2010182753A (ja) | ウエーハの分割方法 | |
| TWI732949B (zh) | 晶圓的加工方法 | |
| CN109309047B (zh) | 处理衬底的方法 | |
| US20150332909A1 (en) | Wafer processing method | |
| JP2011124266A (ja) | ウエーハの加工方法 | |
| JP6713212B2 (ja) | 半導体デバイスチップの製造方法 | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| JP2009105211A (ja) | ウエーハの分割方法 | |
| JP5122911B2 (ja) | 半導体デバイスの製造方法 | |
| JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
| KR102320761B1 (ko) | 웨이퍼의 가공 방법 및 연마 장치 | |
| JP5936312B2 (ja) | 半導体ウエーハの加工方法 | |
| KR20180057545A (ko) | 웨이퍼의 가공 방법 | |
| CN107316833B (zh) | 晶片的加工方法 | |
| JP5318537B2 (ja) | ウエーハの加工方法 | |
| JP2011119524A (ja) | ウエーハの加工方法 | |
| CN109979879B (zh) | 半导体芯片制造方法 | |
| JP2011238818A (ja) | ウエーハの加工方法 | |
| JP2014165324A (ja) | パッケージ基板の加工方法 | |
| JP2011071289A (ja) | ウエーハの加工方法 | |
| JP6770902B2 (ja) | 被加工物の加工方法 | |
| JP6938160B2 (ja) | 被加工物の加工方法 | |
| US9824926B1 (en) | Wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20120126 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20130411 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A02 | Decision of refusal |
Effective date: 20130820 Free format text: JAPANESE INTERMEDIATE CODE: A02 |