JP2003229384A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003229384A
JP2003229384A JP2002307169A JP2002307169A JP2003229384A JP 2003229384 A JP2003229384 A JP 2003229384A JP 2002307169 A JP2002307169 A JP 2002307169A JP 2002307169 A JP2002307169 A JP 2002307169A JP 2003229384 A JP2003229384 A JP 2003229384A
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
semiconductor device
chip
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002307169A
Other languages
English (en)
Other versions
JP3612317B2 (ja
Inventor
Shinya Taku
真也 田久
Tetsuya Kurosawa
哲也 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002307169A priority Critical patent/JP3612317B2/ja
Priority to KR1020020075107A priority patent/KR100542850B1/ko
Priority to CNB021529884A priority patent/CN1282227C/zh
Priority to TW091134844A priority patent/TW584911B/zh
Priority to US10/306,008 priority patent/US6699774B2/en
Publication of JP2003229384A publication Critical patent/JP2003229384A/ja
Application granted granted Critical
Publication of JP3612317B2 publication Critical patent/JP3612317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】チップの側面に発生する条痕や素子形成面側に
形成されるチッピングを低減できる半導体装置の製造方
法を提供することを目的としている。 【解決手段】半導体素子１２が形成されたウェーハ１１
の表面１１Ａに劈開の起点となる切り欠き１５を入れ、
前記ウェーハの素子形成面側に表面保護テープ１７を貼
り付ける。その後、前記切り欠き１５を起点として、前
記ウェーハを結晶方位に沿って劈開し、前記ウェーハの
裏面研削を行う。そして、個片化されたチップ２０の裏
面に鏡面加工を施すことを特徴としている。ウェーハの
分割を劈開で行うので、チップ側面及び表面にダメージ
の少ないチップが形成でき、チップの抗折強度を向上で
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するもので、更に詳しくは、半導体素子が形
成されたウェーハを分割して個々のチップ状に個片化す
る工程に関する。
【０００２】
【従来の技術】半導体装置の製造工程において、素子形
成の終了したウェーハは、ダイシングラインやチップ分
割ラインに沿って分離され、個片化されて複数のチップ
（ダイまたはペレットとも呼ばれる）が形成される。こ
れらのチップは粘着性のシートに接着され、各チップが
この粘着性シートから順次ピックアップされて、リード
フレームやＴＡＢテープへのマウント工程やパッケージ
への封止工程等の実装工程を経て半導体装置が完成され
る。
【０００３】近年は、チップを薄いパッケージに内蔵す
るために、チップの厚さを薄くすることが要求されてお
り、ウェーハの裏面を研削及びエッチングして薄くして
いる。しかし、ウェーハを薄くすると、種々の製造工程
（製造装置）間の搬送時にウェーハが割れたり、個片化
するためのダイシング時にクラックやチッピングが発生
しやすくなる。
【０００４】この問題を解決する１つの手法として、先
ダイシング法と呼ばれる製造方法が提案されている。図
３１乃至図３７はそれぞれ、素子形成の終了したウェー
ハを先ダイシング法により個々のチップに個片化する工
程を順次示しており、（ａ）図は斜視図、（ｂ）図は断
面図である。
【０００５】先ダイシング法では、ウェーハ２１の主表
面に種々の半導体素子２２を形成した後、素子形成面２
１Ａ側をダイシングラインやチップ分割ラインに沿って
ダイヤモンドブレード２３等でダイシングして、チップ
の目的の厚み（完成時の厚さ）よりもわずかに深い溝２
４Ａ，２４Ｂを形成する（図３１乃至図３４参照）。そ
の後、上記ウェーハ２１の素子形成面２１Ａ側に表面保
護テープ２５を貼り付け（図３５）、砥石のついたホイ
ール２６を回転させながらウェーハ裏面２１Ｂを研削し
て個々のチップ２７への分割と薄くするのを同時に行う
（図３６）。そして、必要に応じて研削後のチップ２７
の裏面にポリッシング等で鏡面加工を施し、裏面研削の
条痕を除去している（図３７）。
【０００６】しかしながら、上記先ダイシング法では、
チップ２７の裏面側の条痕は除去できるものの、ダイシ
ング時にチップ２７の側面に発生する条痕や素子形成面
側に発生するチッピングは除去できない為、応力の集中
によるチップの抗折強度の低下は避けられない。このた
め、ピックアップ時や樹脂封止時等においてチップのク
ラックを招く要因となる。
【０００７】この問題を回避する１つの技術として、裏
面研削後にウェットエッチングを施す手法が提案されて
いるが、この手法ではチップ側面の条痕は除去できるも
のの素子形成面側のチッピングは除去できない。また、
ダイシングに代わりＲＩＥ（Reactive Ion Etching）で
エッチングして溝を形成する手法も考えられるが、ＲＩ
Ｅで形成できる溝の深さは１００μｍ程度であり、適用
可能なチップの厚さに制限がある。
【０００８】
【発明が解決しようとする課題】上記のように先ダイシ
ング法を用いた従来の半導体装置の製造方法は、チップ
の側面に発生する条痕や素子形成面側に形成されるチッ
ピングを十分に除去できないため、まだ改良の余地があ
る。
【０００９】また、いくつかの改善案が提案されている
が、何らかの制限があり、必ずしも十分なものではな
い。
【００１０】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、チップの側面に
発生する条痕や素子形成面側に形成されるチッピングを
低減できる半導体装置の製造方法を提供することにあ
る。
【００１１】また、薄いチップの抗折強度の低下を抑制
できる半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体素子が形成されたウェーハの素子形
成面側に切り欠きを入れる工程と、前記ウェーハの素子
形成面側に表面保護テープを貼り付ける工程と、前記切
り欠きを起点として、前記ウェーハを結晶方位に沿って
劈開する工程と、前記ウェーハの裏面研削を行う工程と
を具備することを特徴としている。
【００１３】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 ［第１の実施の形態］図１は、この発明の第１の実施の
形態に係る半導体装置の製造方法について説明するため
の工程図である。また、図２乃至図９はそれぞれ、ウェ
ーハを個々のチップに個片化する工程を順次示してお
り、（ａ）図は斜視図、（ｂ）図は断面図である。
【００１４】まず、図２に示すように、ウェーハ１１の
主表面に、周知のプロセスにより種々の半導体素子１２
を形成する（ＳＴＥＰ１）。
【００１５】次に、図３に示すように、上記ウェーハ１
１の素子形成面１１Ａ側に、チップの短辺側に対応する
ダイシングラインまたはチップ分割ラインに沿って、ダ
イヤモンドブレード１３等でダイシングして所望のチッ
プ厚（完成時のチップの厚さ）よりも深い溝１４を形成
するとともに、図４に示すようにチップの長辺側に対応
するウェーハ外周部に劈開の起点となる切り欠き１５を
入れる（ＳＴＥＰ２）。上記切り欠き１５は、例えば結
晶方位＜１００＞に沿って形成するのが好ましい。
【００１６】これによって、図５に示すように、ウェー
ハ１１の素子形成面１１Ａには、チップの短辺側に対応
する位置に溝１４、チップの長辺側に対応するウェーハ
外周部に切り欠き１５が形成された状態となる。
【００１７】その後、図６に示すように、上記ウェーハ
１１の素子形成面１１Ａ側を保護するために、ローラー
１６等を用いて表面保護テープ１７を貼り付ける（ＳＴ
ＥＰ３）。
【００１８】次に、図７に示すように、ウェーハ１１の
裏面１１Ｂ側にジグ１８を押当て、表面側から矢印Ｆで
示すように荷重を加えることにより、上記ウェーハ１１
の周辺部に形成した切り欠き１５を起点として、ウェー
ハ１１を結晶方位に沿って劈開する。あるいはウェーハ
１１の裏面１１Ｂからチップ分割ラインに沿って荷重を
加えることにより、上記ウェーハ１１の周辺部に形成し
た切り欠き１５を起点として、ウェーハ１１を結晶方位
に沿って劈開する。上記ジグ１８またはウェーハ１１を
順次移動させながら、切り欠き１５を起点として、同様
にウェーハ１１を結晶方位に沿って劈開する（ＳＴＥＰ
４）。
【００１９】その後、図８に示すように、砥石のついた
ホイール１９を４０００〜６０００ｒｐｍの高速で回転
させながらウェーハの裏面１１Ｂを研削して個々のチッ
プ２０への分割と薄くするのを同時に行う（ＳＴＥＰ
５）。上記砥石は、人工ダイヤモンドをフェノール樹脂
で固めて成形したものである。この裏面研削工程は、２
軸で行うことが多い。また、１軸で予め３２０〜６００
番で荒削りした後、２軸で１５００〜２０００番で鏡面
に仕上げる方法もある。更には、３軸で研削する方法で
も良い。この裏面研削の際、砥石が溝１４に達してから
更に研削を続けて所望のチップ厚にすることにより、ダ
イシングにより溝１４の底部に形成されたダメージ領域
を除去できる。
【００２０】また、上記裏面研削の前に、上記表面保護
テープ１７を伸張（エキスパンド）させてウェーハ１１
の劈開面間、及びダイシングライン間を広げた状態で裏
面研削を行うことにより、分離されたチップ２０が干渉
してチッピングが発生するのを抑制できる。
【００２１】そして、図９に示すように、ウェットエッ
チング、プラズマエッチング、ポリッシング、バフ研
磨、あるいはＣＭＰ（Chemical Mechanical Polishin
g）等によりチップ２０の裏面に鏡面加工を施し、裏面
研削の条痕を除去する（ＳＴＥＰ６）。
【００２２】以降は、周知の半導体装置の製造方法と同
様であり、チップ２０のピックアップ工程、リードフレ
ームやＴＡＢテープへのマウント工程、パッケージへの
封止工程等の実装工程を経て半導体装置が完成される
（ＳＴＥＰ７）。
【００２３】上記のような製造方法によれば、チップの
長辺側に対応する分割を劈開で行うので、長辺側のチッ
プ側面及び素子形成面にダメージの少ないチップが形成
でき、チップの抗折強度を向上できる。
【００２４】また、ウェーハの裏面研削前で厚く剛性の
高い状態の時に劈開を行うので、結晶方位に沿って劈開
が行われやすく、劈開ミスが少ない。
【００２５】更に、結晶方位に沿って劈開するので、切
断の為のスペースが不要であり、現状のダイシングライ
ン（またはチップ分割ライン）が不要になるので、１枚
のウェーハ当たりのチップ取り数を増加できる。
【００２６】図１０はそれぞれ、個片化されたチップの
長辺側の側面の状態を比較して説明するためのもので、
（ａ）図は従来の半導体装置の製造方法で形成されたチ
ップ側面の顕微鏡写真、（ｂ）図はこの発明の第１の実
施の形態に係る半導体装置の製造方法で形成されたチッ
プ側面の顕微鏡写真である。
【００２７】図１０（ａ），（ｂ）を比較すれば明らか
なように、従来の半導体装置の製造方法で形成されたチ
ップの側面にはダイシングの際の多数の条痕が存在して
いるのに対し、劈開によって形成されたチップ側面は滑
らかである。また、素子形成面側のチッピングも少なく
なっている。よって、応力の集中が起こり難く、チップ
の抗折強度を向上できる。この結果、ピックアップ時や
樹脂封止時等におけるチップのクラックを抑制できる。
【００２８】図１１は、従来の半導体装置の製造方法と
この発明の第１の実施の形態に係る半導体装置の製造方
法を比較して示すもので、チップの抗折強度［ＭＰａ］
と不良発生率［％］との関係を示している。○印は先ダ
イシング法においてチップの側面のエッチングをしなか
った場合、□印は先ダイシング法においてチップの側面
のエッチングをした場合、△印はこの発明の第１の実施
の形態に係る半導体装置の製造方法で分割した場合のチ
ップの抗折強度［ＭＰａ］と不良発生率［％］をそれぞ
れプロットしたものである。
【００２９】この発明の第１の実施の形態に係る半導体
装置の製造方法によれば、チップの抗折強度は大幅に上
昇し、これに伴って不良発生率が低下している。
【００３０】［第２の実施の形態］図１２は、この発明
の第２の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。本第２の実施の形態が
上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の
工程において、ダイシングに代えてダイヤモンドスクラ
イブによりチップの短辺側に対応するダイシングライン
またはチップ分割ラインに沿って所望のチップ厚よりも
深い溝を形成するとともに、チップの長辺側に対応する
ウェーハ外周部のみに劈開の起点となる切り欠きを形成
する点にある。
【００３１】他の基本的な製造工程は、第１の実施の形
態と同様であるので、詳細な説明は省略する。
【００３２】このような製造方法であっても、基本的に
は第１の実施の形態と同様な効果が得られる。
【００３３】［第３の実施の形態］図１３は、この発明
の第３の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。本第３の実施の形態が
上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の
工程において、ダイシングに代えてワイヤーソーにより
チップの短辺側に対応するダイシングラインまたはチッ
プ分割ラインに沿って所望のチップ厚よりも深い溝を形
成するとともに、チップの長辺側に対応するウェーハ外
周部のみに劈開の起点となる切り欠きを形成する点にあ
る。
【００３４】他の基本的な製造工程は、第１の実施の形
態と同様であるので、詳細な説明は省略する。
【００３５】このような製造方法であっても、基本的に
は上記第１及び第２の実施の形態と同様な効果が得られ
る。
【００３６】［第４の実施の形態］図１４は、この発明
の第４の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。本第４の実施の形態が
上述した第１の実施の形態と異なるのは、ＳＴＥＰ２の
工程において、ダイシングに代えてルーターによりチッ
プの短辺側に対応するダイシングラインまたはチップ分
割ラインに沿って所望のチップ厚よりも深い溝を形成す
るとともに、チップの長辺側に対応するウェーハ外周部
のみに劈開の起点となる切り欠きを形成する点にある。
【００３７】他の基本的な製造工程は、第１の実施の形
態と同様であるので、詳細な説明は省略する。
【００３８】このような製造方法であっても、基本的に
は上記第１乃至第３の実施の形態と同様な効果が得られ
る。
【００３９】［変形例］なお、上述した第１乃至第４の
実施の形態を適宜組み合わせ、ダイシング、ダイヤモン
ドスクライブ、ワイヤーソー及びルーターを選択的に用
いてチップ厚よりも深い溝と劈開の起点となる切り欠き
を形成しても良いのは勿論である。
【００４０】［第５の実施の形態］図１５は、この発明
の第５の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。また、図１６乃至図２
１はそれぞれ、ウェーハを個々のチップに個片化する工
程を順次示しており、（ａ）図は斜視図、（ｂ）図は断
面図である。
【００４１】まず、図１６に示すように、ウェーハ１１
の主表面に、周知のプロセスにより種々の半導体素子１
２を形成する（ＳＴＥＰ１）。
【００４２】次に、図１７に示すように、上記ウェーハ
１１の素子形成面１１Ａ側に、ＲＩＥにより各チップの
外周（ダイシングラインまたはチップ分割ライン）に沿
って劈開の起点となる溝（劈開の起点となる切り欠き）
１４Ａ，１４Ｂを形成する（ＳＴＥＰ２）。
【００４３】その後、図１８に示すように、上記ウェー
ハ１１の素子形成面１１Ａ側に、ローラー１６等を用い
て表面保護テープ１７を貼り付ける（ＳＴＥＰ３）。
【００４４】次に、図１９に示すように、ウェーハ１１
の裏面からジグ１８を押当て、表面側から矢印Ｆで示す
ように荷重を加えることにより、上記溝１４Ａまたは１
４Ｂを起点として、ウェーハ１１を結晶方位に沿って劈
開する。あるいはウェーハ１１の裏面１１Ｂからチップ
分割ラインに沿って荷重を加えることにより、上記溝１
４Ａまたは１４Ｂを起点として、ウェーハ１１を結晶方
位に沿って劈開する。上記ジグ１８またはウェーハ１１
を順次移動させながら、溝１４Ａまたは１４Ｂを起点と
して、同様にウェーハ１１を結晶方位に沿って劈開する
ことによって個々のチップ２０に分離する（ＳＴＥＰ
４）。
【００４５】その後、図２０に示すように、ホイール１
９を回転させながらチップ裏面を研削して薄厚化を行う
（ＳＴＥＰ５）。この裏面研削の前に、表面保護テープ
１７を伸張させてウェーハ１１の劈開面間を広げた状態
で裏面研削を行うことにより、分離されたチップ２０が
干渉してチッピングが発生するのを抑制できる。
【００４６】そして、図２１に示すように、ウェットエ
ッチング、プラズマエッチング、ポリッシング、バフ研
磨、あるいはＣＭＰ等によりチップ２０の裏面に鏡面加
工を施し、裏面研削の条痕を除去する（ＳＴＥＰ６）。
【００４７】以降は、周知の半導体装置の製造方法と同
様であり、チップ２０のピックアップ工程、リードフレ
ームやＴＡＢテープへのマウント工程、パッケージへの
封止工程等の実装工程を経て半導体装置が完成される
（ＳＴＥＰ７）。
【００４８】上記のような製造方法によれば、ウェーハ
の個々のチップへの個片化をＲＩＥまたはレーザーと劈
開とで行うので、チップ側面及び素子形成面にダメージ
の無いチップが形成でき、チップの抗折強度を向上でき
る。
【００４９】また、ウェーハの裏面研削前の厚い状態の
剛性の高い状態の時に劈開を行うので、結晶方位に沿っ
て劈開が行われやすく、劈開ミスが少ない。
【００５０】更に、結晶方位にそって劈開するので、切
断の為のスペースが不要であり、現状のダイシングライ
ン（またはチップ分割ライン）が不要になるので、１枚
のウェーハ当たりのチップ取り数を増加できる。
【００５１】更にまた、ダイシングでは作成できるチッ
プ厚に限界があったが、劈開を組み合わせることでチッ
プ厚の制限が無くなる。
【００５２】［第６の実施の形態］図２２は、この発明
の第６の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。本第６の実施の形態が
上述した第５の実施の形態と異なるのは、ＳＴＥＰ２の
工程において、ＲＩＥに代えてレーザーによりチップの
外周（ダイシングラインまたはチップ分割ライン）に沿
って劈開の起点となる溝１４Ａ，１４Ｂを形成する点に
ある。
【００５３】他の基本的な製造工程は、第５の実施の形
態と同様であるので、詳細な説明は省略する。
【００５４】このような製造方法であっても、基本的に
は第５の実施の形態と同様な効果が得られる。
【００５５】［第７の実施の形態］図２３は、この発明
の第７の実施の形態に係る半導体装置の製造方法につい
て説明するための工程図である。また、図２４乃至図３
０はそれぞれ、ウェーハを個々のチップに個片化する工
程を順次示しており、（ａ）図は斜視図、（ｂ）図は断
面図である。
【００５６】まず、図２４に示すように、ウェーハ１１
の主表面に、周知のプロセスにより種々の半導体素子１
２を形成する（ＳＴＥＰ１）。
【００５７】次に、図２５に示すように、上記ウェーハ
１１の素子形成面１１Ａ側に、ダイシングラインまたは
チップ分割ラインに沿って、劈開の起点となる溝または
切り欠き３０Ａ，３０Ｂを形成する（ＳＴＥＰ２）。こ
の劈開の起点となる溝または切り欠き３０Ａ，３０Ｂ
は、前述した第１乃至第６の実施の形態におけるダイシ
ング、ダイヤモンドスクライブ、ワイヤーソー、ルータ
ー、ＲＩＥ、レーザー等のいずれを用いても良い。
【００５８】引き続き、図２６に示すように、ウェーハ
リング３１とウェーハ１１を位置決めした後、ローラー
１６等を用いてウェーハリング３１とウェーハ１１の素
子形成面１１Ａに伸張性のある表面保護テープ１７を貼
り付ける（ＳＴＥＰ３）。これによって、上記ウェーハ
１１の素子形成面１１Ａ側が保護される。
【００５９】次に、図２７に示すように、ウェーハ１１
の裏面１１Ｂ側にジグ１８を押当て、表面側から矢印Ｆ
で示すように荷重を加えることにより、上記ウェーハ１
１の周辺部に形成した溝または切り欠き３０Ａ，３０Ｂ
を起点として、ウェーハ１１を結晶方位に沿って劈開す
る。あるいはウェーハ１１の裏面１１Ｂからチップ分割
ラインに沿って荷重を加えることにより、上記ウェーハ
１１の周辺部に形成した溝または切り欠き３０Ａ，３０
Ｂを起点として、ウェーハ１１を結晶方位に沿って劈開
する。上記ジグ１８またはウェーハ１１を順次移動させ
ながら、同様に溝または切り欠き３０Ａ，３０Ｂを起点
として、ウェーハ１１を結晶方位に沿って劈開する（Ｓ
ＴＥＰ４）。
【００６０】その後、図２８に示すように、表面保護テ
ープ１７を伸張（エキスパンド）し、劈開によって分割
されたウェーハ１１における各チップ２０の劈開面間の
距離を少なくとも１００μｍ程度離隔させる（ＳＴＥＰ
５）。図２８では、表面保護テープ１７を四方向に引き
延ばすように表現しているが、ウェーハリング３１をウ
ェーハ１１に押しつけることによっても各チップ２０の
劈開面間の距離を離すことができる。
【００６１】次に、図２９に示すように、砥石のついた
ホイール１９を４０００〜６０００ｒｐｍの高速で回転
させながらウェーハの裏面１１Ｂを研削して個々のチッ
プ２０への分割と薄くするのを同時に行う（ＳＴＥＰ
６）。上記砥石は、例えば人工ダイヤモンドをフェノー
ル樹脂で固めて成形したものを用いる。この裏面研削工
程は、２軸で行うことが多いが、１軸で予め３２０〜６
００番で荒削りした後、２軸で１５００〜２０００番で
鏡面に仕上げる方法もある。更には、３軸で研削する方
法でも良い。
【００６２】また、ここでは、各チップ２０間の間隔を
より広くできるので、例えば、ポリウレタン等、弾性の
あるパッド材等を用いてウェーハ１１の裏面を研削すれ
ば、チップ２０の裏面側の任意のエッジ部において、面
取りを容易に行え、チップ２０の抗折強度が高められ
る。
【００６３】そして、図３０に示すように、ウェットエ
ッチング、プラズマエッチング、ポリッシング、バフ研
磨、あるいはＣＭＰ（Chemical Mechanical Polishin
g）等によりチップ２０の裏面に鏡面加工を施し、裏面
研削の条痕を除去する（ＳＴＥＰ７）。
【００６４】以降は、周知の半導体装置の製造方法と同
様であり、チップ２０のピックアップ工程、リードフレ
ームやＴＡＢテープへのマウント工程、パッケージへの
封止工程等の実装工程を経て半導体装置が完成される
（ＳＴＥＰ８）。
【００６５】上記のような製造方法によれば、ウェーハ
の分割を劈開で行うので、チップ側面及び素子形成面に
ダメージの少ないチップが形成でき、チップの抗折強度
を向上できる。
【００６６】また、ウェーハ１１の裏面研削前で厚く剛
性の高い状態の時に劈開を行うので、結晶方位に沿って
劈開が行われやすく、劈開ミスが少ない。
【００６７】更に、劈開でウェーハ１１を分割するの
で、切断の為のスペースが不要であり、現状のダイシン
グライン（またはチップ分割ライン）が不要になるの
で、１枚のウェーハ当たりのチップ取り数を増加でき
る。
【００６８】しかも、ウェーハ１１の劈開後に表面保護
テープ１７を伸張させて各チップ２０間を離隔させた状
態でウェーハリング３１に貼り付けるので、搬送時のチ
ップ２０間の干渉を抑制し、チップ側面及び表面にダメ
ージの少ないチップが作成できる。この結果、チップの
抗折強度を向上できる。また、チップの劈開後に表面保
護テープ１７を伸張させ、且つこの状態で裏面研削を行
うので、研削時のチップ２０の揺動によるチップ２０間
の干渉を低減して、チップ側面及び表面にダメージの無
いチップが作成できるとともに、裏面研削や鏡面研磨で
発生したシリコン屑や研磨材などのダストがチップ側面
に残留する確率を格段に低下できる。よって、この点か
らもチップの抗折強度が向上できる。
【００６９】また、本実施の形態では、各チップ間の間
隔をより広くできるので、チップ裏面側の研削時に、そ
の裏面側の任意のエッジ部において、面取りを容易に行
え、チップの抗折強度が高めることができる。
【００７０】以上第１乃至第７実施の形態を用いてこの
発明の説明を行ったが、この発明は上記各実施の形態に
限定されるものではなく、各工程の順番等を含め、実施
段階ではその要旨を逸脱しない範囲で種々に変形するこ
とが可能である。また、上記各実施の形態には種々の段
階の発明が含まれており、開示される複数の構成要件の
適宜な組み合わせにより種々の発明が抽出され得る。例
えば各実施の形態に示される全構成要件からいくつかの
構成要件が削除されても、発明が解決しようとする課題
の欄で述べた課題の少なくとも１つが解決でき、発明の
効果の欄で述べられている効果の少なくとも１つが得ら
れる場合には、この構成要件が削除された構成が発明と
して抽出され得る。
【００７１】
【発明の効果】以上説明したように、この発明によれ
ば、チップの側面に発生する条痕や素子形成面側に形成
されるチッピングを低減できる半導体装置の製造方法が
得られる。
【００７２】また、薄厚化されたチップの抗折強度の低
下を抑制できる半導体装置の製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するための工程図。
【図２】この発明の第１の実施の形態に係る半導体装置
の製造方法について説明するためのもので、ウェーハを
個々のチップに個片化する第１の工程を示しており、
（ａ）図は斜視図、（ｂ）図は断面図。
【図３】ウェーハを個々のチップに個片化する第２の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図４】ウェーハを個々のチップに個片化する第３の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図５】ウェーハを個々のチップに個片化する第４の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図６】ウェーハを個々のチップに個片化する第５の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図７】ウェーハを個々のチップに個片化する第６の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図８】ウェーハを個々のチップに個片化する第７の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図９】ウェーハを個々のチップに個片化する第８の工
程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図１０】個片化されたチップ側面の状態を比較して説
明するためのもので、（ａ）図は従来の半導体装置の製
造方法で形成されたチップ側面の顕微鏡写真、（ｂ）図
はこの発明の第１の実施の形態に係る半導体装置の製造
方法で形成されたチップ側面の顕微鏡写真。
【図１１】従来の半導体装置の製造方法とこの発明の第
１の実施の形態に係る半導体装置の製造方法で形成した
チップにおける抗折強度と不良発生率との関係を比較し
て示す図。
【図１２】この発明の第２の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図１３】この発明の第３の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図１４】この発明の第４の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図１５】この発明の第５の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図１６】この発明の第５の実施の形態に係る半導体装
置の製造方法について説明するためのもので、ウェーハ
を個々のチップに個片化する第１の工程を示しており、
（ａ）図は斜視図、（ｂ）図は断面図。
【図１７】ウェーハを個々のチップに個片化する第２の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図１８】ウェーハを個々のチップに個片化する第３の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図１９】ウェーハを個々のチップに個片化する第４の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２０】ウェーハを個々のチップに個片化する第５の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２１】ウェーハを個々のチップに個片化する第６の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２２】この発明の第６の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図２３】この発明の第７の実施の形態に係る半導体装
置の製造方法について説明するための工程図。
【図２４】この発明の第７の実施の形態に係る半導体装
置の製造方法について説明するためのもので、ウェーハ
を個々のチップに個片化する第１の工程を示しており、
（ａ）図は斜視図、（ｂ）図は断面図。
【図２５】ウェーハを個々のチップに個片化する第２の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２６】ウェーハを個々のチップに個片化する第３の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２７】ウェーハを個々のチップに個片化する第４の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２８】ウェーハを個々のチップに個片化する第５の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図２９】ウェーハを個々のチップに個片化する第６の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図３０】ウェーハを個々のチップに個片化する第７の
工程を示しており、（ａ）図は斜視図、（ｂ）図は断面
図。
【図３１】従来の半導体装置の製造方法について説明す
るためのもので、先ダイシング法によりウェーハを個々
のチップに個片化する第１の工程を示しており、（ａ）
図は斜視図、（ｂ）図は断面図。
【図３２】先ダイシング法によりウェーハを個々のチッ
プに個片化する第２の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【図３３】先ダイシング法によりウェーハを個々のチッ
プに個片化する第３の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【図３４】先ダイシング法によりウェーハを個々のチッ
プに個片化する第４の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【図３５】先ダイシング法によりウェーハを個々のチッ
プに個片化する第５の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【図３６】先ダイシング法によりウェーハを個々のチッ
プに個片化する第６の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【図３７】先ダイシング法によりウェーハを個々のチッ
プに個片化する第７の工程を示しており、（ａ）図は斜
視図、（ｂ）図は断面図。
【符号の説明】
１１…ウェーハ １１Ａ…素子形成面 １１Ｂ…裏面 １２…半導体素子 １３…ダイヤモンドブレード １４…溝 １４Ａ，１４Ｂ…劈開の起点となる溝（劈開の起点とな
る切り欠き） １５…劈開の起点となる切り欠き １６…ローラー １７…表面保護テープ １８…ジグ １９…ホイール ２０…チップ ３０Ａ，３０Ｂ…溝または切り欠き ３１…ウェーハリング
フロントページの続き (72)発明者 黒澤 哲也 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成されたウェーハの素子
    形成面側に切り欠きを入れる工程と、 前記ウェーハの素子形成面側に表面保護テープを貼り付
    ける工程と、 前記切り欠きを起点として、前記ウェーハを結晶方位に
    沿って劈開する工程と、 前記ウェーハの裏面研削を行う工程とを具備することを
    特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記裏面研削したウェーハの裏面に鏡面
    加工を施す工程を更に具備することを特徴とする請求項
    １に記載の半導体装置の製造方法。
  3. 【請求項３】 前記ウェーハの裏面研削を行う工程は、
    前記表面保護テープを伸張させ、前記劈開面を離隔させ
    た状態で行うことを特徴とする請求項１または２に記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記表面保護テープは、ウェーハリング
    に貼り付けられることを特徴とする請求項３に記載の半
    導体装置の製造方法。
  5. 【請求項５】 前記切り欠きを入れる工程は、チップの
    長辺側に対応するウェーハ外周部に、ダイシングにより
    溝を形成するものであることを特徴とする請求項１乃至
    ４いずれか１つの項に記載の半導体装置の製造方法。
  6. 【請求項６】 前記切り欠きを入れる工程は、チップの
    長辺側に対応するウェーハ外周部にダイヤモンドスクラ
    イビングにより溝を形成するものであることを特徴とす
    る請求項１乃至４いずれか１つの項に記載の半導体装置
    の製造方法。
  7. 【請求項７】 前記切り欠きを入れる工程は、チップの
    長辺側に対応するウェーハ外周部に、ワイヤーソーによ
    り溝を形成するものであることを特徴とする請求項１乃
    至４いずれか１つの項に記載の半導体装置の製造方法。
  8. 【請求項８】 前記切り欠きを入れる工程は、チップの
    長辺側に対応するウェーハ外周部に、ルーターにより溝
    を形成するものであることを特徴とする請求項１乃至４
    いずれか１つの項に記載の半導体装置の製造方法。
  9. 【請求項９】 前記表面保護テープを貼り付ける工程の
    前に、チップの短辺側に対応するウェーハ表面に、完成
    時のチップよりも深い溝を形成する工程を更に具備する
    ことを特徴とする請求項５乃至８いずれか１つの項に記
    載の半導体装置の製造方法。
  10. 【請求項１０】 前記切り欠きを入れる工程は、ダイシ
    ングラインまたはチップ分割ラインに沿ってＲＩＥ（Re
    active Ion Etching）を行って溝を形成するものである
    ことを特徴とする請求項１乃至４いずれか１つの項に記
    載の半導体装置の製造方法。
  11. 【請求項１１】 前記切り欠きを入れる工程は、ダイシ
    ングラインまたはチップ分割ラインに沿ってレーザーを
    照射して溝を形成するものであることを特徴とする請求
    項１乃至４いずれか１つの項に記載の半導体装置の製造
    方法。
  12. 【請求項１２】 前記ウェーハを結晶方位に沿って劈開
    する工程は、ウェーハの裏面からジグを押当てることに
    より劈開するものであることを特徴とする請求項１乃至
    １１いずれか１つの項に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記ウェーハを結晶方位に沿って劈開
    する工程は、ダイシングラインに沿って荷重を加えるこ
    とにより劈開するものであることを特徴とする請求項１
    乃至１１に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記裏面研削したウェーハの裏面に鏡
    面加工を施す工程は、前記ウェーハの裏面研削した面を
    ウェットエッチングするものであることを特徴とする請
    求項２に記載の半導体装置の製造方法。
  15. 【請求項１５】 前記裏面研削したウェーハの裏面に鏡
    面加工を施す工程は、前記ウェーハの裏面研削した面を
    プラズマエッチングするものであることを特徴とする請
    求項２に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記裏面研削したウェーハの裏面に鏡
    面加工を施す工程は、前記ウェーハの裏面研削した面を
    ポリッシングするものであることを特徴とする請求項２
    に記載の半導体装置の製造方法。
  17. 【請求項１７】 前記裏面研削したウェーハの裏面に鏡
    面加工を施す工程は、前記ウェーハの裏面研削した面を
    バフ研磨するものであることを特徴とする請求項２に記
    載の半導体装置の製造方法。
  18. 【請求項１８】 前記裏面研削したウェーハの裏面に鏡
    面加工を施す工程は、前記ウェーハの裏面研削した面を
    ＣＭＰ（Chemical Mechanical Polishing）で研磨する
    ものであることを特徴とする請求項２に記載の半導体装
    置の製造方法。
JP2002307169A 2001-11-30 2002-10-22 半導体装置の製造方法 Expired - Fee Related JP3612317B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002307169A JP3612317B2 (ja) 2001-11-30 2002-10-22 半導体装置の製造方法
KR1020020075107A KR100542850B1 (ko) 2001-11-30 2002-11-29 반도체 장치의 제조 방법
CNB021529884A CN1282227C (zh) 2001-11-30 2002-11-29 半导体器件的制造方法
TW091134844A TW584911B (en) 2001-11-30 2002-11-29 Dicing method using cleaved wafer
US10/306,008 US6699774B2 (en) 2001-11-30 2002-11-29 Wafer splitting method using cleavage

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001367949 2001-11-30
JP2001-367949 2001-11-30
JP2002307169A JP3612317B2 (ja) 2001-11-30 2002-10-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003229384A true JP2003229384A (ja) 2003-08-15
JP3612317B2 JP3612317B2 (ja) 2005-01-19

Family

ID=26624826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002307169A Expired - Fee Related JP3612317B2 (ja) 2001-11-30 2002-10-22 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6699774B2 (ja)
JP (1) JP3612317B2 (ja)
KR (1) KR100542850B1 (ja)
CN (1) CN1282227C (ja)
TW (1) TW584911B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2005086160A (ja) * 2003-09-11 2005-03-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006049877A (ja) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ｉｃチップ及びその作製方法
JP2009188428A (ja) * 2009-05-25 2009-08-20 Panasonic Corp 半導体基板
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP2015015412A (ja) * 2013-07-08 2015-01-22 富士電機株式会社 半導体装置
JP2016105515A (ja) * 2016-03-02 2016-06-09 株式会社東京精密 半導体基板の割断方法及び割断装置
JP2016106425A (ja) * 2016-03-02 2016-06-16 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
JP2016171350A (ja) * 2016-06-20 2016-09-23 株式会社東京精密 ウェーハ加工方法及びウェーハ加工装置
JP2016201551A (ja) * 2016-06-20 2016-12-01 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
JP2017108143A (ja) * 2017-01-06 2017-06-15 株式会社東京精密 分割起点形成方法及び分割起点形成装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003083002A1 (ja) * 2002-03-28 2005-08-04 三井化学株式会社 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハの保護方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
GB2399311B (en) * 2003-03-04 2005-06-15 Xsil Technology Ltd Laser machining using an active assist gas
KR100489827B1 (ko) * 2003-04-07 2005-05-16 삼성전기주식회사 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US20050029646A1 (en) * 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
EP1662970A2 (en) * 2003-09-17 2006-06-07 Becton, Dickinson and Company System and method for creating linear and non-linear trenches in silicon and other crystalline materials with a router
JP2005129607A (ja) * 2003-10-22 2005-05-19 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2005175384A (ja) * 2003-12-15 2005-06-30 Nitto Denko Corp 保護テープの貼付方法及び剥離方法
JP2005252126A (ja) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
US7459377B2 (en) * 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7052977B1 (en) 2004-07-06 2006-05-30 National Semiconductor Corporation Method of dicing a semiconductor wafer that substantially reduces the width of the saw street
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
CN100468029C (zh) * 2005-03-03 2009-03-11 清华大学 标准漏孔及其制作方法
JP2007073761A (ja) * 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体基板及び窒化物半導体基板の加工方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
JP4776478B2 (ja) 2006-09-06 2011-09-21 東芝ディスクリートテクノロジー株式会社 化合物半導体素子及びその製造方法
JP5111938B2 (ja) * 2007-05-25 2013-01-09 日東電工株式会社 半導体ウエハの保持方法
JP4985199B2 (ja) * 2007-08-07 2012-07-25 パナソニック株式会社 半導体ウェハの個片化方法
KR101088812B1 (ko) * 2008-03-28 2011-12-06 주식회사 하이닉스반도체 반도체 패키지의 제조방법
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
JP5356890B2 (ja) * 2009-04-02 2013-12-04 株式会社ディスコ ウェーハの加工方法
JP5089643B2 (ja) * 2009-04-30 2012-12-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 光接続要素の製造方法、光伝送基板、光接続部品、接続方法および光伝送システム
JP2011046581A (ja) * 2009-08-28 2011-03-10 Seiko Instruments Inc 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2011146552A (ja) * 2010-01-15 2011-07-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
CN101982870B (zh) * 2010-09-21 2012-01-25 扬州晶新微电子有限公司 芯片减薄工艺中芯片的保护方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
DE102012216740B4 (de) * 2012-09-19 2016-06-02 Solarworld Innovations Gmbh Silizium-Solarzelle, die durch Zerteilen einer auf einem Silizium-Wafer ausgebildeten Ausgangssolarzelle erzeugt ist, Photovoltaikmodul und Verfahren zur Herstellung einer Solarzelle
JP6026222B2 (ja) * 2012-10-23 2016-11-16 株式会社ディスコ ウエーハの加工方法
DE102014227005B4 (de) * 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP6731793B2 (ja) * 2016-06-08 2020-07-29 株式会社ディスコ ウェーハ加工システム
KR101845938B1 (ko) 2017-02-09 2018-04-05 팸텍주식회사 웨이퍼 시편 가공장치
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211235A (ja) * 1991-03-18 1993-08-20 Matsushita Electron Corp 半導体装置の製造方法
KR980006137A (ko) * 1996-06-07 1998-03-30 김광호 웨이퍼 쏘잉 방법
JPH10305420A (ja) * 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
US6294439B1 (en) 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6184109B1 (en) 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4590064B2 (ja) * 2000-05-11 2010-12-01 株式会社ディスコ 半導体ウエーハの分割方法
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235626A (ja) * 2003-01-10 2004-08-19 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP4542789B2 (ja) * 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
JP2005086160A (ja) * 2003-09-11 2005-03-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2006049877A (ja) * 2004-07-09 2006-02-16 Semiconductor Energy Lab Co Ltd Ｉｃチップ及びその作製方法
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP2009188428A (ja) * 2009-05-25 2009-08-20 Panasonic Corp 半導体基板
JP2015015412A (ja) * 2013-07-08 2015-01-22 富士電機株式会社 半導体装置
JP2016105515A (ja) * 2016-03-02 2016-06-09 株式会社東京精密 半導体基板の割断方法及び割断装置
JP2016106425A (ja) * 2016-03-02 2016-06-16 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
JP2016171350A (ja) * 2016-06-20 2016-09-23 株式会社東京精密 ウェーハ加工方法及びウェーハ加工装置
JP2016201551A (ja) * 2016-06-20 2016-12-01 株式会社東京精密 半導体基板の微小亀裂形成方法及び微小亀裂形成装置
JP2017108143A (ja) * 2017-01-06 2017-06-15 株式会社東京精密 分割起点形成方法及び分割起点形成装置

Also Published As

Publication number Publication date
CN1282227C (zh) 2006-10-25
CN1431684A (zh) 2003-07-23
TW200300977A (en) 2003-06-16
KR20030044849A (ko) 2003-06-09
US6699774B2 (en) 2004-03-02
JP3612317B2 (ja) 2005-01-19
KR100542850B1 (ko) 2006-01-20
TW584911B (en) 2004-04-21
US20030129809A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
JP2003229384A (ja) 半導体装置の製造方法
JP4198966B2 (ja) 半導体装置の製造方法
JP3658454B2 (ja) 半導体ウェハの製造方法
US6113721A (en) Method of bonding a semiconductor wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP5521582B2 (ja) 貼り合わせウェーハの製造方法
JP5981154B2 (ja) 半導体装置の製造方法
JP2004342896A (ja) 半導体装置およびその製造方法
JP2001127010A (ja) 半導体装置及びその製造方法
JP2003007649A (ja) 半導体ウェーハの分割方法
JP2001144274A (ja) 半導体基板の製造方法
JPH10209408A (ja) Ｓｏｉ基板の製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP6257979B2 (ja) ウェーハの分割方法
JP2008034875A (ja) 半導体装置及びその製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP6016473B2 (ja) ウエーハの加工方法
JP5181209B2 (ja) 半導体ウエハのダイシング方法
JP2003151939A (ja) Ｓｏｉ基板の製造方法
CN110534423B (zh) 半导体器件及其制作方法
JP4440810B2 (ja) 貼り合わせウエーハの製造方法
EP1091394A2 (en) Method for manufacturing thin semiconductor chips
JPH02303050A (ja) 半導体ウエーハの切断方法
US20230402323A1 (en) Semiconductor Wafer Dicing Method
JPH08107193A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees