TW584911B - Dicing method using cleaved wafer - Google Patents
Dicing method using cleaved wafer Download PDFInfo
- Publication number
- TW584911B TW584911B TW091134844A TW91134844A TW584911B TW 584911 B TW584911 B TW 584911B TW 091134844 A TW091134844 A TW 091134844A TW 91134844 A TW91134844 A TW 91134844A TW 584911 B TW584911 B TW 584911B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- manufacturing
- semiconductor device
- patent application
- scope
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 159
- 238000004519 manufacturing process Methods 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 238000005520 cutting process Methods 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000003776 cleavage reaction Methods 0.000 claims description 19
- 230000007017 scission Effects 0.000 claims description 19
- 230000000875 corresponding effect Effects 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 12
- 229910003460 diamond Inorganic materials 0.000 claims description 11
- 239000010432 diamond Substances 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000000227 grinding Methods 0.000 abstract description 26
- 235000012431 wafers Nutrition 0.000 description 297
- 238000010586 diagram Methods 0.000 description 14
- 238000005452 bending Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000004575 stone Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
584911 A7 _______B7 五、發明説明(1 ) 【發明領域】 本發明是關於半導體裝置的製造方法,更詳細爲關於 (請先閱讀背面之注意事項再填寫本頁) 分割形成有半導體元件的晶圓以個片化成各個晶片狀的製 程。 【發明背景】 【習知技藝之說明】 在半導體裝置的製程中,元件形成終了的晶圓(Wafer) 沿著切割線(Dicing line)或晶片(Chip)分割線被分離個片化 ’形成有複數片晶片(也稱爲晶粒(Die)或切片(Pellet))。這 些晶片接著於黏著性的薄片,各晶片由此黏著性薄片依次 被拾取(Pick up),經過對導線架(Leadframe)或TAB(膠帶式 自動接合,Tape Automated Bonding)膠帶的黏著(Mount)製程 ’或對封裝(Package)的密封製程等的安裝製程而完成半導 體裝置。 經濟部智慧財產局員工消費合作社印製 近年來爲了將晶片內裝於薄的封裝內,要求減少晶片 的厚度,磨削以及蝕刻使晶圓的背面變薄。但是,若使晶 片變薄的話,在種種製程(製造裝置)間的傳送時晶圓會破裂 ,或在個片化用的切割時容易發生破裂或碎屑(Chipping)。 解決此問題的一個方法稱爲先切割法的製造方法被提 出。圖1 A與1 B到圖7 A與7 B分別依次顯示利用先切割法個片 化元件形成終了的晶圓成各個晶片的製程。圖1 A到圖7 A爲 斜視圖’圖1 B到圖7 B爲剖面圖。 以先切割法在晶圓21的主表面形成種種半導體元件22 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0X 297公釐) 584911 A7 B7 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) 後,沿著切割線或晶片分割線利用金剛石刀片(Diamond blade)23等切割元件形成面21A側,形成比晶片的目的厚度( 完成時的厚度)還稍微深的溝槽24A、24B(參照圖1A與1B到 圖4A與4B)。然後在上述晶圓21的元件形成面21 A側貼附表 面保護膠帶25(圖5 A與5B),一邊使附有磨石的輪26旋轉一邊 磨削晶圓的背面2 1 B,同時進行對各個晶片27的分割與減少 其厚度(圖6A與6B)。而且,依照需要對磨削後的晶片27的 背面利用拋光(Polishing)等實施鏡面加工,以除去背面磨削 的條痕(圖7A與7B)。 但是以上述先切割法,在晶片27的背面側的條痕可除 去的切割時產生於晶片27的側面的條痕或在元件形成面側 產生的碎屑無法除去。因此,因應力集中造成的晶片的抗 折強度的下降無法避免,成爲招致在拾取時或樹脂密封時 等中晶片的破裂的要因。 經濟部智葸財產局員工消費合作社印製 避免此問題的一個技術,在背面磨削後實施濕式蝕刻 (Wet etching)的手法被提出。但是以此手法可除去晶片側面 的條痕的元件形成面側的碎屑無法除去。而且,取代切割 以RIE(反應性離子蝕刻,Reactive Ion Etching)進行蝕刻形成 溝槽的手法也被考慮。但是,以RIE可形成的溝槽深度爲 100 // m左右,對可適用的晶片厚度有限制。 如上述使用先切割法的習知的半導體裝置的製造方法 因無法充分地除去在晶片的側面產生的條痕或在元件形成 面側產生的碎屑,故還有改良的餘地。 而且,雖然有幾個改善案被提出,但任一個都有某些 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ — 584911 A7 B7 經濟部智延財產局員工消費合作社印製 五、發明説明(3 ) 限制,對於形成所期的薄的晶片不能說充分。 【發明槪要】 根據本發明的一樣態提供一種半導體裝置的製造方法 ’包含:在形成有半導體元件的晶圓的元件形成面側開切口 ;在該晶圓的元件形成面側貼附表面保護膠帶;以該切口 爲起點,沿著結晶方位劈開該晶圓;以及進行該晶圓的背 面磨削。 【圖示之簡單說明】 圖1 A爲用以說明習知的半導體裝置的製造方法圖,顯 ^藉由先切割法個片化晶圓爲各個晶片的第一製程的斜視 圓。 圖1 B爲用以說明習知的半導體裝置的製造方法圖,顯 &藉由先切割法個片化晶圓爲各個晶片的第一製程的剖面 圖。 圖2 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 〜製程的斜視圖。 圖2B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 〜製程的剖面圖。 圖3 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 Ξ製程的斜視圖。 圖3B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 Ξ製程的剖面圖。 (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T
Lf 本'紙乐尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) _ 7 _ 584911 A7 B7 五、發明説明(4 ) 圖4 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 四製程的斜視圖。 圖4 B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 四製程的剖面圖。 圖5 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 _五製程的斜視圖。 圖5 B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 五製程的剖面圖。 圖6 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 六製程的斜視圖。 圖6 B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 六製程的剖面圖。 圖7 A爲顯示藉由先切割法個片化晶圓爲各個晶片的第 七製程的斜視圖。 圖7 B爲顯示藉由先切割法個片化晶圓爲各個晶片的第 七製程的剖面圖。 圖8爲用以說明依照本發明的第一實施樣態的半導體裝 置的製造方法的製程流程圖。 圖9 A爲用以說明依照本發明的第一實施樣態的半導體 裝置的製造方法圖,個片化晶圓爲各個晶片的第一製程的 斜視圖。 圖9B爲用以說明依照本發明的第一實施樣態的半導體 裝置的製造方法圖,個片化晶圓爲各個晶片的第一製程的 剖面圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(21 OX 297公釐) (請先閱讀背面之注意事項再填寫本頁)
I 經濟部智慈財產局員工消費合作社印繁 584911 經濟部智慈財產局a(工消費合作社印製 A7 B7 五、發明説明(5 ) 圖10A爲個片化晶圓爲各個晶片的第二製程的斜視圖。 圖10B爲個片化晶圓爲各個晶片的第二製程的剖面圖。 圖11A爲個片化晶圓爲各個晶片的第三製程的斜視圖。 圖11 B爲個片化晶圓爲各個晶片的第三製程的剖面圖。 圖12A爲個片化晶圓爲各個晶片的第四製程的斜視圖。 圖12B爲個片化晶圓爲各個晶片的第四製程的剖面圖。 圖13 A爲個片化晶圓爲各個晶片的第五製程的斜視圖。 圖13B爲個片化晶圓爲各個晶片的第五製程的剖面圖。 圖14 A爲個片化晶圓爲各個晶片的第六製程的斜視圖。 圖14B爲個片化晶圓爲各個晶片的第六製程的剖面圖。 圖1 5 A爲個片化晶圓爲各個晶片的第七製程的斜視圖。 圖1 5 B爲個片化晶圓爲各個晶片的第七製程的剖面圖。 圖1 6 A爲個片化晶圓爲各個晶片的第八製程的斜視圖。 圖1 6B爲個片化晶圓爲各個晶片的第八製程的剖面圖。 圖1 7 A爲以習知與第一實施樣態比較說明被個片化的晶 片側面的狀態用的圖,顯示以習知的半導體裝置的製造方 法形成的晶片側面的顯微鏡照片。 圖1 7 B爲以習知與第一實施樣態比較說明被個片化的晶 片側面的狀態用的圖,顯示以依照本發明的第一實施樣態 的半導體裝置的製造方法形成的晶片側面的顯微鏡照片。 圖1 8爲比較習知的半導體裝置的製造方法與依照本發 明的第一實施樣態的半導體裝置的製造方法形成的晶片中 的抗折強度與不良發生率的關係所顯示的圖。 圖1 9爲用以說明依照本發明的第二實施樣態的半導體 本紙張尺度適用中國國家標準(CNS ) A4規格(2】OX 297公釐) -9- -------AW—裝----^---訂-----^^線 (請先閱讀背面之注意事項再填寫本頁) A7 五、發明説明(6 ; 裝置的製造方法的製程流程圖。 (請先閱讀背面之注意事項再填寫本頁) 圖2 0爲用以說明依照本發明的第三實施樣態的半導體 裝置的製造方法的製程流程圖。 圖2 1爲用以說明依照本發明的第四實施樣態的半導體 裝置的製造方法的製程流程圖。 圖2 2爲用以說明依照本發明的第五實施樣態的半導體 裝置的製造方法的製程流程圖。 圖2 3 A爲用以說明依照本發明的第五實施樣態的半導體 裝置的製造方法圖’顯示個片化晶圓爲各個晶片的第一製 程的斜視圖。 圖2 3 B爲用以說明依照本發明的第五實施樣態的半導體 裝置的製造方法圖,顯示個片化晶圓爲各個晶片的第一製 程的剖面圖。 圖24 A爲個片化晶圓爲各個晶片的第二製程的斜視圖。 圖2 4 B爲個片化晶圓爲各個晶片的第二製程的剖面圖。 圖25 A爲個片化晶圓爲各個晶片的第三製程的斜視圖。 圖2 5 B爲個片化晶圓爲各個晶片的第三製程的剖面圖。 經濟部智慧財產局員工消f合作社印製 圖2 6 A爲個片化晶圓爲各個晶片的第四製程的斜視圖。 圖26B爲個片化晶圓爲各個晶片的第四製程的剖面圖。 圖2 7 A爲個片化晶圓爲各個晶片的第五製程的斜視圖。 圖2 7 B爲個片化晶圓爲各個晶片的第五製程的剖面圖。 圖28A爲個片化晶圓爲各個晶片的第六製程的斜視圖。 圖2 8 B爲個片化晶圓爲各個晶片的第六製程的剖面圖。 圖2 9爲用以說明依照本發明的第六實施樣態的半導體 -10- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7
經濟部智慧財產局員工消費合作社印製 584911 五、發明説明(7 ) 裝置的製造方法的製程流程圖。 圖30爲用以說明依照本發明的第七實施樣態的半導體 裝置的製造方法的製程流程圖。 圖3 1 A爲用以說明依照本發明的第七實施樣態的製造方 法圖’威不個片化晶圓爲各個晶片的第一製程的斜視圖。 圖3 1 B爲用以s兌明依照本發明的第七實施樣態的製造方 法圖’顯示個片化晶圓爲各個晶片的第一製程的剖面圖。 圖3 2 A爲個片化晶圓爲各個晶片的第二製程的斜視圖。 圖3 2 B爲個片化BB圓爲各個晶片的第二製程的剖面圖。 圖3 3 A爲個片化晶圓爲各個晶片的第三製程的斜視圖。 圖3 3 B爲個片化晶圓爲各個晶片的第三製程的剖面圖。 圖3 4 A爲個片化晶圓爲各個晶片的第四製程的斜視圖。 圖3 4 B爲個片化晶圓爲各個晶片的第四製程的剖面圖。 圖3 5 A爲個片化晶圓爲各個晶片的第五製程的斜視圖。 圖3 5 B爲個片化晶圓爲各個晶片的第五製程的剖面圖。 圖3 6 A爲個片化晶圓爲各個晶片的第六製程的斜視圖。 圖3 6 B爲個片化晶圓爲各個晶片的第六製程的剖面圖。 圖3 7 A爲個片化晶圓爲各個晶片的第七製程的斜視圖。 圖3 7 B爲個片化晶圓爲各個晶片的第七製程的剖面圖。 【符號說明】 11、 2 1:晶圓 11A、21A:元件形成面 12、 22:半導體元件 -------衣----^—、玎----- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準(CNS ) A4規格(2】0X297公釐) • 11 “ 經濟部智慈財產局員工消費合作社印製 584911 A7 _________ B7 五、發明説明(8 ) 13、 23:金剛石刀片 14、 24A、24B:溝槽 15 、 30A 、 30B:切口 16:滾輪 17:表面保護膠帶 1 8:夾具 19:輪 20 、 27:晶片 2 1 B:晶圓的背面 3 1:晶圓ί哀 【較佳實施例之詳細說明】 [第一實施樣態] 圖8爲用以δ兌明依Pm本發明的第一實施樣態的半導體裝 置的製造方法的製程流程圖。而且,圖^與9B到圖16A與 1 6 B分別依次顯不個片化晶圓爲各個晶片的製程。圖9 A到圖 16A爲斜視圖。圖9B到圖16B爲剖面圖。 首先如圖9A與9B所示,在晶圓11的主表面藉由周知的 製程形成種種半導體元件1 2 (S T E P1)。 其次如圖10 A與1 0 B所示,在上述晶圓11的元件形成面 1 1 A側沿著對應晶片的短邊側的切割線或晶片分割線,以金 剛石刀片13等切割形成比所希望的晶片厚(完成時的晶片厚 度)還深的溝槽14,並且如圖11A與11 B所示,在對應晶片的 長邊側的晶圓外周部開成爲劈開的起點的切口 1 5(STEP2)。 m H.H ml ml 1.^1 i - I— m n ml ml n m I...... i - I、一 · - i— m In (讀先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準(CNS ) A4規格(2】0X297公釐) -12 - 584911 A7 _ 五、發明説明(9 ) 上述切口 15例如沿著結晶方位<100>而形成較佳。 據此,如圖12A與12B所示,成爲在晶圓11的元件形成 面1 1 A於對應晶片的短邊側的位置形成有溝槽14,於對應晶 片的長邊側的晶圓外周部形成有切口 15的狀態。 然後如圖13A與13B所示,爲了保護上述晶圓11的元件 形成面11A側,使用滾輪(R〇ller)16等貼附表面保護膠帶 17(STEP3)。 其次如圖14A與14B所示,在晶圓11的背面11B側頂住夾 具1 8,藉由由表面側如以箭頭F所示施加負荷,以形成於上 述晶圓11的周邊部的切口 1 5爲起點,沿著結晶方位劈開晶 圓1 1。或者藉由由晶圓11的背面11 B沿著晶片分割線施加負 荷,以形成於上述晶圓11的周邊部的切口 15爲起點,沿著 結晶方位劈開晶圓11。一邊依次移動上述夾具1 8或晶圓11 一邊以切口 1 5爲起點,同樣地沿著結晶方位劈開晶圓 11(STEP4)。 然後如圖15A與15B所示,一邊以4000〜6000rpm的高速 使附有磨石的輪1 9旋轉一邊磨削晶圓的背面1 1 B,同時進行 對各個晶片20的分割與減少其厚度(STEP5)。上述磨石爲以 苯酚樹脂凝固人工金剛石而成形。此背面磨削製程以兩軸 進行居多。而且,也有在以一軸預先以320〜600號粗加工後 ,以兩軸以1 500〜2000號精加工成鏡面的方法。再者,藉由 以三軸的方法也可以。此背面磨削的時候,藉由在磨石抵 達溝槽14之後,更繼續磨削以達所希望的晶片厚度,藉由 切割可除去形成於溝槽14的底部的損傷(D a m a g e)區域。 本紙張尺度適用中國國家標準(CNS ) A4規格(210父297公麓) 777Ί ' — ~ (請先閱讀背面之注意事項再填寫本頁) -裝·
、1T 經濟部智慈財產局員工消費合作社印製 584911 經濟部智慈財產局S工消費合作社印製 ΑΊ ___ Β7_五、發明説明(10) 而且在上述背面磨削前,藉由使上述表面保護膠帶1 7 伸張(Expand),在擴大晶圓11的劈開面間以及切割線間的狀 態下進行背面磨削,可抑制分離的晶片20干涉產生碎屑。 而且如圖16A與16B所示,藉由濕式蝕刻、電漿蝕刻、 拋光、磨光(Buff)硏磨或CMP(化學機械硏磨,Chemical Mechanical Polishing)等對晶片20的背面實施鏡面加工,除 去背面磨削的條痕(STEP6)。 以後與周知的半導體裝置的製造方法一樣,經過晶片 20的拾取製程、對導線架或TAB膠帶的黏著製程、對封裝的 密封製程等的安裝製程而完成半導體裝置(STEP?)。 如果依照如上述的製造方法,因以劈開進行對應晶片 的長邊側的分割來進行,故在長邊側的晶片側面以及元件 形成面可形成損傷少的晶片,可提高晶片的抗折強度。 而且,因在晶圓的背面磨削前於厚厚的剛性高的狀態 時進行劈開,故沿著結晶方位容易進行劈開,劈開誤失少 〇 再者’因沿著結晶方位進行劈開,無須切斷用的空間 無須現狀的切割線(或晶片分割線),故可增加每一片晶圓的 晶片取得數目。 圖1 7 A與1 7 B分別爲以習知與本實施樣態比較說明被個 片化的晶片的長邊側的側面狀態用的圖,圖1 7 A爲以習知的 半導體裝置的製造方法形成的晶片側面的顯微鏡照片。圖 1 7B爲依照本發明的第一實施樣態的半導體裝置的製造方法 形成的晶片側面的顯微鏡照片。 本纸張尺度適用中國國家標準(CNS ) A4規格(2ΓΟΧ 297公釐) _ 14 _ ~' (請先閱讀背面之注意事項再填寫本頁) -裝· 、11 ▼線 584911 A7 B7 五、發明説明(11) (請先閱讀背面之注意事項再填寫本頁) 若比較圖1 7 A與1 7 B的話可明暸,在以習知的半導體裝 置的製造方法形成的晶片側面存在切割時的多數條痕。相 對於此,適用本第一實施樣態的半導體裝置的製造方法, 藉由劈開形成的晶片側面平滑,元件形成面側的碎屑也少 。因此,應力的集中很難引起,可提高晶片的抗折強度。 其結果可抑制拾取時或樹脂密封時等中的晶片的破裂。 圖1 8爲比較習知的半導體裝置的製造方法與依照本發 明的第一實施樣態的半導體裝置的製造方法所顯示的圖。 顯示晶片的抗折強度[MPa]與不良發生率[%]的關係。〇記 號爲在先切割法中不進行晶片的側面的蝕刻的情形,□記 號爲在先切割法中進行晶片的側面的鈾刻的情形,△記號 爲藉由依照本發明的第一實施樣態的半導體裝置的製造方 法分割的情形的晶片的抗折強度[MPa]與不良發生率[%]的 圖。 如果依照本發明的第一實施樣態的半導體裝置的製造 方法,晶片的抗折強度大幅地上升,伴隨於此不良發生率 降低。 經濟部智慈財產局員工消費合作社印製 [第二實施樣態] 圖1 9爲用以說明依照本發明的第二實施樣態的半導體 裝置的製造方法的製程流程圖。本第二實施樣態與上述第 —實施樣態不同的爲在STEP2的製程中,取代切割藉由金剛 石劃線(Diamond scrib)沿著對應晶片的短邊側的切割線或晶 片分割線形成比所希望的晶片厚度還深的溝槽,並且僅在 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 584911 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(12) 對應晶片的長邊側的晶圓外周部形成成爲劈開的起點的切 □。 其他的基本的製程與第一實施樣態一樣,故詳細的說 明省略。 即使是這種製造方法,基本上仍可得到與第一實施樣 態同樣的功效。 [第三實施樣態] 圖20爲用以說明依照本發明的第三實施樣態的半導體 裝置.的製造方法的製程流程圖。本第三實施樣態與上述第 一實施樣態不同的爲在STEP2中,取代切割藉由鋼線鋸 (Wue saw)沿著對應晶片的短邊側的切割線或晶片分割線形 成比所希望的晶片厚度還深的溝槽,並且僅在對應晶片的 長邊側的晶圓外周部形成成爲劈開的起點的切口。 其他的基本的製程與第一實施樣態一樣,故詳細的說 明省略。 即使是這種製造方法,基本上仍可得到與第一以及第 二實施樣態同樣的功效。 [第四實施樣態] 圖2 1爲用以說明依照本發明的第四實施樣態的半導體 裝置的製造方法的製程流程圖。本第四實施樣態與上述第 一實施樣態不同的爲在STEP2中,取代切割藉由起槽刀 (RouteO沿著對應晶片的短邊側的切割線或晶片分割線形成 本紙张尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) -16- --------φ-辦衣----Ί--、玎----- (請先閱讀背面之注意事項再填寫本頁) 584911 A7 B7 五、發明説明(13) 比所希望的晶片厚度還深的溝槽,並且僅在對應晶片的長 邊側的晶圓外周部形成成爲劈開的起點的切口。 其他的基本的製程與第一實施樣態一樣,故詳細的說 明省略。 即使是這種製造方法,基本上仍可得到與上述第一至 第三實施樣態同樣的功效。 [變形例] 此外,當然適宜組合上述第一至第四實施樣態,選擇 地使用切割、金剛石劃線、鋼線鋸、起槽刀,形成比晶片 厚度還深的溝槽與成爲劈開起點的切口也可以。 [第五實施樣態] 圖22爲用以說明依照本發明的第五實施樣態的半導體 裝置的製造方法的製程流程圖。而且,圖23 A與23 B到圖28 A 與28B分別爲依次顯示個片化晶圓爲各個晶片的製程。圖 23A到28A爲斜視圖。圖23B到28B爲剖面圖。 首先如圖23 A與23B所示,在晶圓11的主表面藉由周知 的製程形成種種半導體元件12(STEP1)。 其次如圖24 A與24B所示,在上述晶圓1 1的元件形成面 1 1 A側藉由RIE形成沿著各晶片的外周(切割線或晶片分割線) 成爲劈開的起點的溝槽(成爲劈開的起點的切口)1 4A、1 4B (STEP2) 然後如圖25 A與25B所示,在上述晶圓11的元件形成面 (請先閱讀背面之注意事項再填寫本頁) —裝----^---訂-----線 經濟部智慈財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2】〇>< 297公釐) -17 - 584911 A7 B7 經濟部智慧財產局員工消費合作社印則表 五、發明説明(Μ) 11八側,使用滾輪16等貼附表面保護膠帶17(3丁£?3)。 其次如圖26A與26B所示,藉由由晶圓11的背面頂住夾 具1 8,藉由由表面側如以箭頭F所示施加負荷,以上述溝槽 1 4A或1 4B爲起點,沿著結晶方位劈開晶圓11。或者藉由由 晶圓1 1的背面11 B沿著晶片分割線施加負荷’以上述溝槽 14A或14B爲起點,沿著結晶方位劈開晶圓11。一邊依次移 動上述夾具18或晶圓11一邊以溝槽14A或14B爲起點,同樣 地藉由沿著結晶方位劈開晶圓11以分離成各個晶片 20(STEP4)。 然後如圖27A與27.B所示,一邊使輪19旋轉一邊磨削晶 片背面,進行減少厚度化(STEP5)。在此背面磨削前,藉由 使表面保護膠帶17伸張,在擴大晶圓11的劈開面間的狀態 下進行背面磨削,可抑制分離的晶片20干涉產生碎屑。 而且如圖28A與28B所示,藉由濕式蝕刻、電漿蝕刻、 拋光、磨光硏磨或CMP等對晶片20的背面實施鏡面加工,除 去背面磨削的條痕(STEP6)。 以後與周知的半導體裝置的製造方法一樣,經過晶片 20的拾取製程、對導線架或TAB膠帶的黏著製程、對封裝的 密封製程等的安裝製程而完成半導體裝置(STEP7)。 如果依照如上述的製造方法,因以rIE或雷射與劈開進 行對晶圓的每一晶片的個片化,故在晶片側面以及元件形 成面可形成無損傷的晶片,可提高晶片的抗折強度。 而且’因在晶圓的背面磨削前的厚的狀態的剛性高的 狀態時進行劈開,故沿著結晶方位容易進行劈開,劈開誤 (請先閲讀背面之注意事項再填寫本頁) 裝·
、1T 本紙張尺度適用中國國家標準(CNS ) Α4規格(2】ΟΧ 297公楚) -18- 584911 A7 B7 五、發明説明(15) 失少。 (請先閱讀背面之注意事項再填寫本頁) 再者’因沿著結晶方位進行劈開,無須切斷用的空間 無須現狀的切割線(或晶片分割線),故可增加每一片晶圓的 晶片取得數目。 而且更甚者,雖然以切割可作成的晶片厚度有界限, 但是藉由組合劈開使晶片厚度的限制消失。 [第六實施樣態] 圖29爲用以說明依照本發明的第六實施樣態的半導體 裝置的製造方法的製程流程圖。本第六實施樣態與上述第 五實施樣態不同的爲在STEP2中,取代RIE藉由雷射形成沿 著晶片的外周(切割線或晶片分割線)成爲劈開的起點的溝槽 14A、14B 0 其他的基本的製程與第五實施樣態一樣,故詳細的說 明省略。 即使是這種製造方法,基本上仍可得到與第五實施樣 態同樣的功效。 經濟部智慧財產局員工消費合作社印製 [第七實施樣態] 圖30爲用以說明依照本發明的第七實施樣態的半導體 裝置的製造方法的製程流程圖。而且,圖31 A與31 B到圖37A 與37B分別爲依次顯示個片化晶圓爲各個晶片的製程。圖 31A到37A爲斜視圖。圖31B到37B爲剖面圖。 首先如圖3 1 A與3 1 B所示,在晶圓11的主表面藉由周知 -19- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 584911 A7 B7 五、發明説明(16) 的製程形成種種半導體元件1 2(STEP 1)。 其次如圖3 2 A與3 2 B所示,在上述晶圓11的元件形成面 11 A側藉由沿著切割線或晶片分割線,形成成爲劈開的起點 的溝槽或切口 30A、30B(STEP2)。成爲此劈開的起點的溝槽 或切口 30A、30B使用前述第一至第六實施樣態中的切割、 金剛石劃線、鋼線鋸、起槽刀、RIE、雷射等的任一個都可 以。 接著如圖33A與33B所示,在定位晶圓環(Wafer ring)31 與晶圓1 1後’使用滾輪1 6等在晶圓環3 1與晶圓1 1的元件形成 面1 1 A貼附具有伸張性的表面保護膠帶i7(STEP3)。據此, 使上述晶圓11的元件形成面11 A側被保護。 其次如圖34A與34B所示,藉由在晶圓11的背面iiB頂住 夾具1 8,藉由由表面側如以箭頭F所示施加負荷,以形成於 上述晶圓1 1的周邊部的溝槽或切口 30A、30B爲起點,沿著 結晶方位劈開晶圓1 1。或者藉由由晶圓1 1的背面11 B沿著晶 片分割線施加負荷,以形成於上述晶圓1丨的周邊部的溝槽 或切口 30A、30B爲起點’沿著結晶方位劈開晶圓】〗。一邊 依次移動上述夾具1 8或晶圓11 —邊同樣地以溝槽或切口 3 0 A 、30B爲起點’沿者結晶方位劈開晶圓ii(steP4)。 然後如圖35A與35B所示,伸張(Expand)表面保護膠帶17 ’使藉由劈開而分割的晶圓11中的各晶片2〇的劈開面間的 距離至少隔離100// m左右(STEP5)。在圖35A與35B雖然用以 使表面保護膠帶1 7延伸於四方向而表現,但即使藉由按壓 晶圓環3 1於晶圓1 1也能分離各晶片2〇的劈開面間的距離。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝. 經濟部智慧財產局g(工消費合作社印製 -20- 584911 A7 _ B7 五、發明説明(17 ) 其次如圖36A與36B所示,一邊以4000〜6000rpm的高速 使附有磨石的輪1 9旋轉一邊磨削晶圓的背面1 1 B,同時進行 對各個晶片20的分割與減少其厚度(STEP6)。上述磨石使用 例如以苯酚樹脂凝固人工金剛石而成形。此背面磨削製程 以兩軸進行居多,但也有以一軸預先以320〜600號粗加工後 ,以兩軸以1 500〜2000號精加工成鏡面的方法。再者,藉由 以三軸磨削的方法也可以。 而且,此處因更擴大各晶片20間的間隔,故例如若使 用聚氨酯等、具有彈性的墊(Pad)材等磨削晶圓11的背面的 話,在晶片20的背面側的任意邊緣部中可容易進行倒角, 使晶片20的抗折強度提高。 而且,如圖37 A與37B所示,藉由濕式蝕刻、電漿蝕刻 、拋光、磨光硏磨或CMP(化學機械硏磨,Chemical Mechanical Polishing)等對晶片20的背面實施鏡面加工,除 去背面磨削的條痕(STEP7)。 以後與周知的半導體裝置的製造方法一樣,經過晶片 20的拾取製程、對導線架或TAB膠帶的黏著製程、對封裝的 密封製程等的安裝製程而完成半導體裝置(STEP8)。 如果依照如上述的製造方法,因以劈開進行晶圓的分 割,故在晶片側面以及元件形成面可形成損傷少的晶片, 可提高晶片的抗折強度。 而且,因在晶圓11的背面磨削前於厚厚的剛性高的狀 態時進行劈開,故沿著結晶方位容易進行劈開,劈開誤失 少。 (請先閱讀背面之注意事項再填寫本頁) -裝· 、11 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -21 - 584911 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明(18) 再者’因以劈開分割晶圓無須切斷用的空間無須現狀 的切割線(或晶片分割線),故可增加每一片晶圓的晶片取得 數目。 而且’因在晶圓11的劈開後使表面保護膠帶17伸張, 在使各晶片20間隔離的狀態下貼附晶圓環3 1,故可抑制傳 送時的晶片2 0間的干涉,可作成在晶片側面以及表面損傷 少曰曰片。其結果可提局晶片的抗折強度。而且,因在晶片 的劈開後使表面保護膠帶17伸張,且在此狀態下進行背面 磨削,故可降低磨削時的晶片20的擺動造成的晶片20間的 干涉,在晶片側面以及表面可作成無損傷的晶片,並且可 格外地降低在背面磨削或鏡面硏磨產生的矽屑或硏磨材等 的塵埃殘留於晶片側面的機率。因此,由此點也能提高晶 片的抗折強度。 而且’在本實施樣態,因可更擴大各晶片間的間隔, 故在晶片背面側的磨削時,在其背面側的任意邊緣部中可 容易進行倒角,可提高晶片的抗折強度。 【發明的功效】 如果依照本發明的一樣態,可得到可降低在晶片的側 面產生的條痕或在元件形成面側形成的碎屑的半導體裝置 的製造方法。 而且,可得到可抑制減少厚度化的晶片的抗折強度降 低的半導體裝置的製造方法。 以上根據發明的實施形態具體地說明了由本發明者所 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 _線 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2】OX 297公釐) -22 - 584911 A7 B7 五、發明説明(19) 創作的發明,惟本發明並非限定於前述發明的實施形態, 當然在不脫離其要旨的範圍可進行種種的變更。 I - i— I - - II I : ϋ (請先閱讀背面之注意事項再填寫本頁) ▼線 經濟部智慧財1局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 584911 A8 B8 C8 D8六、申請專利範圍 第9 1 134844號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國93年2月6日修正 1、 一種半導體裝置的製造方法,包含: 在形成有半導體元件的晶圓的元件形成面側開切口; 在該晶圓的元件形成面側貼附表面保護膠帶; 以該切口爲起點,沿著結晶方位劈開該晶圓,·以及 在使該表面保護膠帶伸張,隔離該劈開面的狀態下進 行該晶圓的背面磨削。 2、 如申請專利範圍第1項所述之半導體裝置的製造方 法,其中更具備對該背面磨削的晶圓背面實施鏡面加工。 3、 如申請專利範圍第1項所述之半導體裝置的製造方 法,其中該表面保護膠帶貼附於晶圓環。 4、 如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是在對應晶片的長邊側的晶圓外周部藉 由切割形成溝槽。 經濟部智慧財產局員工消費合作社印製 5、 如申請專利範圍第4項所述之半導體裝置的製造方 法,其中在貼附該表面保護膠帶之前,更具備對應晶片的 短邊側的晶圓表面形成比完成時的晶片還深的溝槽。 6、 如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是在對應晶片的長邊側的晶圓外周部藉 由金剛石劃線形成溝槽。 7、 如申請專利範圍第6項所述之半導體裝置的製造方 法,其中在貼附該表面保護膠帶之前,更具備對應晶片的 本&張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 77^~" ~ 584911 A8 B8 C8 D8 六、申請專利範圍 短邊側的晶圓表面形成比完成時的晶片還深的溝槽。 8、 如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是在對應晶片的長邊側的晶圓外周部藉 由鋼線据形成溝槽。 9、 如申請專利範圍第8項所述之半導體裝置的製造方 法,其中在貼附該表面保護膠帶之前,更具備對應晶片的 短邊側的晶圓表面形成比完成時的晶片還深的溝槽。 1 0、如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是在對應晶片的長邊側的晶圓外周部藉 由起槽刀形成溝槽。 1 1、如申請專利範圍第10項所述之半導體裝置的製造 方法,其中在貼附該表面保護膠帶之前,更具備對應晶片 的短邊側的晶圓表面形成比完成時的晶片還深的溝槽。 1 2、如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是沿著切割線或晶片分割線進行RIE(反 應性離子蝕刻,R e a c t i v e I ο η E t c h i n g)形成溝槽。 1 3、如申請專利範圍第1項所述之半導體裝置的製造方 法,其中開該切口是沿著切割線或晶片分割線照射雷射形 成溝槽。 1 4、如申請專利範圍第1項所述之半導體裝置的製造方 法’其中沿著結晶方位劈開該晶圓是藉由自晶圓的背面頂 住夾具而劈開。 1 5、如申請專利範圍第1項所述之半導體裝置的製造方 法,其中沿著結晶方位劈開該晶圓是藉由沿著切割線施加 本紙張尺度適用中國國家榡準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -2- 584911 A8 B8 C8 D8 六、申請專利範圍 負荷而劈開。 1 6、如申請專利範圍第2項所述之半導體裝置的製造方 法,其中對該背面磨削的晶圓背面實施鏡面加工是濕式鈾 刻該晶圓的背面磨削的面。 1 7、如申請專利範圍第2項所述之半導體裝置的製造方 法,其中對該背面磨削的晶圓背面實施鏡面加工是電漿蝕 刻該晶圓的背面磨削的面。 1 8、如申請專利範圍第2項所述之半導體裝置的製造方 法,其中對該背面磨削的晶圓背面實施鏡面加工是拋光該 晶圓的背面磨削的面。 19、 如申請專利範圍第2項所述之半導體裝置的製造方 法,其中對該背面磨削的晶圓背面實施鏡面加工是磨光硏 磨該晶圓的背面磨削的面。 20、 如申請專利範圍第2項所述之半導體裝置的製造方 法,其中對該背面磨削的晶圓背面實施鏡面加工是以CMP( 化學機械硏磨,Chemical Mechanical Polishing)硏磨該晶圓 的背面磨削的面。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367949 | 2001-11-30 | ||
JP2002307169A JP3612317B2 (ja) | 2001-11-30 | 2002-10-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200300977A TW200300977A (en) | 2003-06-16 |
TW584911B true TW584911B (en) | 2004-04-21 |
Family
ID=26624826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091134844A TW584911B (en) | 2001-11-30 | 2002-11-29 | Dicing method using cleaved wafer |
Country Status (5)
Country | Link |
---|---|
US (1) | US6699774B2 (zh) |
JP (1) | JP3612317B2 (zh) |
KR (1) | KR100542850B1 (zh) |
CN (1) | CN1282227C (zh) |
TW (1) | TW584911B (zh) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7238421B2 (en) * | 2002-03-28 | 2007-07-03 | Mitsui Chemicals, Inc. | Pressure sensitive adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the pressure sensitive adhesive film |
US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
JP4542789B2 (ja) * | 2003-01-10 | 2010-09-15 | 株式会社東芝 | 半導体装置の製造装置及びその製造方法 |
US20050023260A1 (en) * | 2003-01-10 | 2005-02-03 | Shinya Takyu | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
GB2399311B (en) * | 2003-03-04 | 2005-06-15 | Xsil Technology Ltd | Laser machining using an active assist gas |
KR100489827B1 (ko) * | 2003-04-07 | 2005-05-16 | 삼성전기주식회사 | 레이저 스크라이빙공정를 이용한 반도체 웨이퍼 절단방법 |
JP4342832B2 (ja) * | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
GB2404280B (en) * | 2003-07-03 | 2006-09-27 | Xsil Technology Ltd | Die bonding |
US20050029646A1 (en) * | 2003-08-07 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for dividing substrate |
JP4590174B2 (ja) * | 2003-09-11 | 2010-12-01 | 株式会社ディスコ | ウエーハの加工方法 |
JP4398686B2 (ja) * | 2003-09-11 | 2010-01-13 | 株式会社ディスコ | ウエーハの加工方法 |
WO2005027728A2 (en) * | 2003-09-17 | 2005-03-31 | Becton, Dickinson And Company | Method for creating trenches in silicon wafers using a router |
JP2005129607A (ja) * | 2003-10-22 | 2005-05-19 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
JP2005175384A (ja) * | 2003-12-15 | 2005-06-30 | Nitto Denko Corp | 保護テープの貼付方法及び剥離方法 |
JP2005252126A (ja) * | 2004-03-08 | 2005-09-15 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US7459377B2 (en) * | 2004-06-08 | 2008-12-02 | Panasonic Corporation | Method for dividing substrate |
US7052977B1 (en) | 2004-07-06 | 2006-05-30 | National Semiconductor Corporation | Method of dicing a semiconductor wafer that substantially reduces the width of the saw street |
KR20070039126A (ko) | 2004-07-09 | 2007-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ic칩 및 그 제조방법 |
JP5025103B2 (ja) * | 2004-07-09 | 2012-09-12 | 株式会社半導体エネルギー研究所 | Icチップの作製方法 |
JP2006120834A (ja) * | 2004-10-21 | 2006-05-11 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
CN100468029C (zh) * | 2005-03-03 | 2009-03-11 | 清华大学 | 标准漏孔及其制作方法 |
JP2007073761A (ja) * | 2005-09-07 | 2007-03-22 | Sumitomo Electric Ind Ltd | 窒化物半導体基板及び窒化物半導体基板の加工方法 |
JP2007134454A (ja) * | 2005-11-09 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法 |
JP2007235069A (ja) * | 2006-03-03 | 2007-09-13 | Tokyo Seimitsu Co Ltd | ウェーハ加工方法 |
DE102006022089A1 (de) * | 2006-05-11 | 2007-11-15 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante |
JP4776478B2 (ja) | 2006-09-06 | 2011-09-21 | 東芝ディスクリートテクノロジー株式会社 | 化合物半導体素子及びその製造方法 |
JP5111938B2 (ja) * | 2007-05-25 | 2013-01-09 | 日東電工株式会社 | 半導体ウエハの保持方法 |
JP4985199B2 (ja) * | 2007-08-07 | 2012-07-25 | パナソニック株式会社 | 半導体ウェハの個片化方法 |
KR101088812B1 (ko) * | 2008-03-28 | 2011-12-06 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조방법 |
JP2010225961A (ja) * | 2009-03-25 | 2010-10-07 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
JP5356890B2 (ja) * | 2009-04-02 | 2013-12-04 | 株式会社ディスコ | ウェーハの加工方法 |
JP5089643B2 (ja) * | 2009-04-30 | 2012-12-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 光接続要素の製造方法、光伝送基板、光接続部品、接続方法および光伝送システム |
JP2009188428A (ja) * | 2009-05-25 | 2009-08-20 | Panasonic Corp | 半導体基板 |
JP2011046581A (ja) * | 2009-08-28 | 2011-03-10 | Seiko Instruments Inc | 接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計 |
JP2011146552A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
CN101982870B (zh) * | 2010-09-21 | 2012-01-25 | 扬州晶新微电子有限公司 | 芯片减薄工艺中芯片的保护方法 |
JP2012195388A (ja) * | 2011-03-15 | 2012-10-11 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
DE102012216740B4 (de) * | 2012-09-19 | 2016-06-02 | Solarworld Innovations Gmbh | Silizium-Solarzelle, die durch Zerteilen einer auf einem Silizium-Wafer ausgebildeten Ausgangssolarzelle erzeugt ist, Photovoltaikmodul und Verfahren zur Herstellung einer Solarzelle |
JP6026222B2 (ja) * | 2012-10-23 | 2016-11-16 | 株式会社ディスコ | ウエーハの加工方法 |
JP2015015412A (ja) * | 2013-07-08 | 2015-01-22 | 富士電機株式会社 | 半導体装置 |
DE102014227005B4 (de) | 2014-12-29 | 2023-09-07 | Disco Corporation | Verfahren zum Aufteilen eines Wafers in Chips |
JP6490459B2 (ja) * | 2015-03-13 | 2019-03-27 | 古河電気工業株式会社 | ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ |
JP6128666B2 (ja) * | 2016-03-02 | 2017-05-17 | 株式会社東京精密 | 半導体基板の割断方法及び割断装置 |
JP6157668B2 (ja) * | 2016-03-02 | 2017-07-05 | 株式会社東京精密 | ウェーハの加工方法及び加工装置 |
US9972575B2 (en) * | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
JP6731793B2 (ja) * | 2016-06-08 | 2020-07-29 | 株式会社ディスコ | ウェーハ加工システム |
JP2016201551A (ja) * | 2016-06-20 | 2016-12-01 | 株式会社東京精密 | 半導体基板の微小亀裂形成方法及び微小亀裂形成装置 |
JP6103739B2 (ja) * | 2016-06-20 | 2017-03-29 | 株式会社東京精密 | ウェーハ加工方法及びウェーハ加工装置 |
JP6197970B2 (ja) * | 2017-01-06 | 2017-09-20 | 株式会社東京精密 | 分割起点形成方法及び分割起点形成装置 |
KR101845938B1 (ko) | 2017-02-09 | 2018-04-05 | 팸텍주식회사 | 웨이퍼 시편 가공장치 |
JP7184458B2 (ja) * | 2018-11-06 | 2022-12-06 | 株式会社ディスコ | 金属膜付き半導体デバイスの製造方法 |
KR102243674B1 (ko) * | 2019-10-28 | 2021-04-23 | 주식회사 루츠 | 세라믹칩 제조방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05211235A (ja) * | 1991-03-18 | 1993-08-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
KR980006137A (ko) * | 1996-06-07 | 1998-03-30 | 김광호 | 웨이퍼 쏘잉 방법 |
JPH10305420A (ja) * | 1997-03-04 | 1998-11-17 | Ngk Insulators Ltd | 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法 |
JPH1140520A (ja) * | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
JP2001035817A (ja) | 1999-07-22 | 2001-02-09 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
JP4590064B2 (ja) * | 2000-05-11 | 2010-12-01 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
JP2002050670A (ja) * | 2000-08-04 | 2002-02-15 | Toshiba Corp | ピックアップ装置及びピックアップ方法 |
-
2002
- 2002-10-22 JP JP2002307169A patent/JP3612317B2/ja not_active Expired - Fee Related
- 2002-11-29 TW TW091134844A patent/TW584911B/zh active
- 2002-11-29 CN CNB021529884A patent/CN1282227C/zh not_active Expired - Fee Related
- 2002-11-29 KR KR1020020075107A patent/KR100542850B1/ko not_active IP Right Cessation
- 2002-11-29 US US10/306,008 patent/US6699774B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20030129809A1 (en) | 2003-07-10 |
KR20030044849A (ko) | 2003-06-09 |
CN1431684A (zh) | 2003-07-23 |
TW200300977A (en) | 2003-06-16 |
JP3612317B2 (ja) | 2005-01-19 |
JP2003229384A (ja) | 2003-08-15 |
KR100542850B1 (ko) | 2006-01-20 |
CN1282227C (zh) | 2006-10-25 |
US6699774B2 (en) | 2004-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW584911B (en) | Dicing method using cleaved wafer | |
US7183137B2 (en) | Method for dicing semiconductor wafers | |
JP4198966B2 (ja) | 半導体装置の製造方法 | |
US7217640B2 (en) | Semiconductor device and manufacturing method thereof | |
CN110571131B (zh) | 倒角加工方法 | |
JP2861991B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
US20100248450A1 (en) | Method of producing semiconductor device | |
CN118402045A (zh) | 半导体结晶晶圆的制造方法及制造装置 | |
EP1695378A1 (en) | Method for production of semiconductor chip and semiconductor chip | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JPH07169715A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
JP2910811B2 (ja) | 窒化ガリウム系化合物半導体ウエハーの切断方法 | |
US6465344B1 (en) | Crystal thinning method for improved yield and reliability | |
JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
JP4594707B2 (ja) | 半導体チップ製造方法 | |
JP2859478B2 (ja) | 発光デバイス用の窒化ガリウム系化合物半導体ウエハーの切断方法 | |
JPH10209408A (ja) | Soi基板の製造方法 | |
JP2008034875A (ja) | 半導体装置及びその製造方法 | |
JP6016473B2 (ja) | ウエーハの加工方法 | |
JP5886522B2 (ja) | ウェーハ生産方法 | |
JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
JPH02303050A (ja) | 半導体ウエーハの切断方法 | |
JP2001196332A (ja) | レーザ光を用いた硬質非金属膜の切断方法 | |
JP2008112813A (ja) | 半導体装置の製造方法 | |
JPH09213593A (ja) | 接着基板及びその製造方法 |