JP2008112813A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008112813A JP2008112813A JP2006294019A JP2006294019A JP2008112813A JP 2008112813 A JP2008112813 A JP 2008112813A JP 2006294019 A JP2006294019 A JP 2006294019A JP 2006294019 A JP2006294019 A JP 2006294019A JP 2008112813 A JP2008112813 A JP 2008112813A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- support substrate
- semiconductor device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】半導体チップの薄型化に伴う不具合の発生を回避でき、デバイス特性が良好な半導体装置を高い歩留りで製造できる半導体装置の製造方法を提供する。
【解決手段】素子形成用ウエハ11と支持基板12とを貼合わせて貼合わせ基板13とする。そして、貼合わせ基板13の素子形成用ウエハ11に、トランジスタ等の素子、層間絶縁膜、配線及びパッシベーション膜等を形成する。その後、貼合わせ基板13をダイシングして、個々の半導体チップに分割する。次いで、超音波カッター等により、半導体チップから支持基板12を分離する。
【選択図】図3
【解決手段】素子形成用ウエハ11と支持基板12とを貼合わせて貼合わせ基板13とする。そして、貼合わせ基板13の素子形成用ウエハ11に、トランジスタ等の素子、層間絶縁膜、配線及びパッシベーション膜等を形成する。その後、貼合わせ基板13をダイシングして、個々の半導体チップに分割する。次いで、超音波カッター等により、半導体チップから支持基板12を分離する。
【選択図】図3
Description
本発明は半導体装置の製造方法に関し、特に薄型の半導体装置を歩留りよく製造できる半導体装置の製造方法に関する。
通常、半導体装置の製造工程において、ウエハ(半導体ウエハ)の裏面側に付着した異物を除去するために、ウェハの裏面を研削するバックグラインダー処理が実施されている。また、近年、ICカードやICタグに使用される半導体チップ及びSoC(システムオンチップ)等の半導体チップには、より一層の小型化とともに薄型化が要求されており、半導体チップを要求される厚さにするためにも、ウエハのバックグラインダー処理が行われている。
バックグラインダー処理には、先端に粒径が4〜8μm程度の砥粒が埋め込まれた研削ホイールと呼ばれるリング状の研削歯が用いられる。そして、バックグラインダー処理時にはウエハの表面(素子形成面側)に保護テープを貼り、裏面側を研削ホイールで研削している。
このバックグラインダー処理により、ウエハの裏面にソーラインと呼ばれる研磨痕が残り、それがチップクラックの原因となることがある。また、バックグラインダー処理によりウエハの内部に歪(内部歪)が発生して、チップクラックの原因となることもある。そのため、従来から、バックグラインダー処理後に研磨(CMP研磨等)又はエッチング等の化学的処理を実施して、研磨痕や内部歪みを除去することが行われている。
なお、本発明に関係すると思われる従来技術として、特許文献1〜7に記載されたものがある。特許文献1には、2枚のウエハをホットメルト接着剤で接合した後、ウエハの裏面を研削又は研磨して薄型化し、その後ウエハチャックに固定して次の処理工程に搬送することが開示されている。特許文献2には、ウエハを250μm程度の厚さまで裏面研削した後、このウエハをキャリアに接着し、ウエハ裏面をエッチング液でエッチングした後、ダイシングテープに貼着してからキャリアを外すことが開示されている。
特許文献3には、2枚の半導体ウエハを貼合わせるときに、貼合わせ面にゲッタリング源となる結晶歪が発生するように、少なくとも一方のウエハを変形させる半導体ウエハの製造方法が記載されている。特許文献4には、多孔質Si層及び単結晶Si層が形成された種子基板と、多孔質Si層、単結晶Si層及び絶縁層が形成された支持基板とを、単結晶Si層と絶縁層とを接触させて接合し、その後多結晶Si層の部分で種子基板及び支持基板を分離する薄型半導体装置の製造方法が記載されている。
特許文献5には、素子が形成されたウエハを積層して三次元LSIを製造する方法が記載されている。特許文献6にはバックグラインダー処理に使用する接着フィルムが記載されている。特許文献7には多孔質単結晶半導体層を有する2つの基材を貼合わせてなる複合部材に、高圧の水流を吹き付けて各基体を分離することが記載されている。
特開平11−297648号公報
特開2004−119975号公報
特許第3076137号公報
特開2004−179649号公報
特許第2984441号公報
特開2002−309187号公報
特許第2877800号公報
本願発明者等は、上述した従来技術には、以下に示す問題点があると考える。すなわち、半導体チップの薄型化が促進されると、それに伴ってウエハの剛性が低下するため、半導体プロセスに用いるパッシベーション膜の応力やウエハ自体の内部応力に起因する反りが顕著にあらわれて、ダイシングなどの工程で不具合が発生することがある。また、圧電効果を示す膜を有する半導体装置(例えば、強誘電体膜を備えたFeRAM)では、半導体チップを薄型化すると、ウエハ自体の内部応力に圧電効果による歪が加わって素子がダメージを受け、デバイス特性が劣化することがある。
本発明の目的は、半導体チップの薄型化に伴う不具合の発生を回避でき、デバイス特性が良好な半導体装置を高い歩留りで製造できる半導体装置の製造方法を提供することである。
本発明の一観点によれば、素子形成用ウエハと支持基板とを貼合わせて貼合わせ基板とする工程と、前記貼合わせ基板の前記素子形成用ウエハに素子を形成する工程と、前記貼合わせ基板をダイシングして各半導体チップ毎に分割する工程と、前記半導体チップから前記支持基板を分離する工程とを有する半導体装置の製造方法が提供される。
薄型化によりウエハが反る主な原因は、薄型化によるウエハの剛性力の低下にバックグラインダー処理により発生する物理的な圧力が加わり、ウエハの剛性力がパッシベーション膜の応力やウエハ自体の内部応力に耐えられなくなるためであると考えられる。この問題を解決するため、本発明では、ウエハ貼合わせ技術を用いる。
すなわち、本発明では、トランジスタ等の半導体素子を形成する素子形成用ウエハを支持基板に貼合わせて、貼合わせ基板とする。そして、この貼合わせ基板の素子形成用ウエハに対し成膜工程、フォトリソグラフィ工程、イオン注入工程及び熱処理工程等を実施して、トランジスタ等の素子と、層間絶縁膜、配線及びパッシベーション膜等を形成する。その後、貼合わせ基板をダイシング(切断)して、各半導体チップ(半導体装置)毎に分割する。次いで、例えば超音波カッターを用いて、半導体チップから支持基板を分離する。このようにして、薄型化した半導体装置が完成する。
本発明においては、バックグラインダー処理を行わずに半導体チップを薄型化するので、バックグラインダー処理にともなう研磨痕や内部歪が発生しない。これにより、半導体チップの特性の劣化が回避されるとともに、歩留りが向上するという効果が得られる。また、ダイシング時には支持基板により剛性が確保されているため、パッシベーション膜の応力による反りが回避される。これにより、ダイシングが容易になり、歩留りがより一層向上する。
以下、本発明の実施形態について、添付の図面を参照して説明する。
図1〜図5は、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
まず、図1に示すように、素子形成用ウエハ11と支持基板12とを用意する。これらの素子形成用ウエハ11及び支持基板12は、公知のCZ(Czochralski)法により形成したシリコン単結晶のブロックに対し外形研削加工及びオリエンテーションフラット加工を施してインゴットとした後、このインゴットをスライスして形成される。但し、素子形成用ウエハ11を切り出すインゴットと支持基板12を切り出すインゴットとは別のものを使用することが好ましい。素子形成用ウエハ11を切り出すインゴットは高純度であることが要求されるが、支持基板12を切り出すインゴットにはそれほど高純度であることは要求されない。
なお、本実施形態では支持基板12としてシリコンウエハを用いているが、他の材料からなる支持基板12を形成してもよい。但し、支持基板12は十分な剛性を有するとともに、その熱伝導率が素子形成用ウエハ11とほぼ同じであることが好ましい。また、支持基板12は、素子形成用ウエハ11を汚染させない材料により形成されていることが必要である。
次に、インゴットから切り出した素子形成用ウエハ11及び支持基板12を、通常のウエハ工程と同様にべべリング(面取り)、ラッピング(機械研磨)及びエッチング(化学研磨)処理して、形状、寸法、平行度及び光沢度等を調整する。この場合、素子形成用ウエハ11の厚さは、完成時の半導体装置に要求される厚さに応じて決定される。本実施形態においては、素子形成用ウエハ11の直径は200mm、厚さは150μmとする。また、支持基板12の直径は200mm、厚さは600mmとする。
次に、支持基板12の上に、例えば熱酸化法により酸化膜12aを形成する。そして、支持基板12の酸化膜12aの上に素子形成用ウエハ11を重ね合わせた後、例えば1100℃の温度で1時間熱処理する。これにより、図2に示すように、支持基板12と素子形成用ウエハ11とが酸化膜12aを介して接合される。なお、酸化膜12aにより素子形成用ウエハ11と支持基板12とを貼り合わせる替わりに、耐熱性を有するセラミック系の接着剤を用いて、素子形成用ウエハ11と支持基板12とを貼り合わせてもよい。以下、素子形成用ウエハ11と支持基板12とを貼合わせてなる基板を、貼合わせ基板13と呼ぶ。
支持基板12と素子形成用ウエハ11との合計の厚さは、半導体装置製造工程においてウエハの搬送又は保持に使用する治具(チャック)に応じた適切な厚さとする。例えば、現状の一般的な治具を使用する場合、支持基板12と素子形成用ウエハ11との合計の厚さは、750±50μmの範囲内とすることが好ましい。貼合わせ基板13の厚さがこの範囲内であれば十分な剛性を確保することができて、製造工程で発生する内部応力によるウエハの反りを防止することができる。
次に、図3に示すように、貼合わせ基板13の素子形成用ウエハ11に対し成膜工程、フォトリソグラフィ工程、イオン注入工程及び熱処理工程等を実施して、トランジスタ等の素子と、層間絶縁膜、配線及びパッシベーション膜等を形成する。この図3において、14は各半導体チップ領域毎に形成されたトランジスタ等の素子を模式的に示し、15は層間絶縁膜及びパッシベーション膜を示している。
次に、図4に示すように、ダイシング処理を行って貼合わせ基板13を切断し、個々の半導体チップ16に分離する。ダイシング後の半導体チップ16の裏面側には、切断された支持基板12が付着している。
次いで、超音波カッターを用いて、支持基板12と半導体チップ16とを分離する。超音波カッターは、例えば図5に示すように、超音波発振器21と、超音波振動子22と、ホーン23と、カッター24とにより構成されている。超音波発振子22は、超音波発振器21からの信号(電圧)により発振する。その超音波発振子22の振動は、ホーン23により増幅され、カッター24に伝達される。このカッター24の先端部を支持基板12と半導体チップ16との境界部分(酸化膜12aの部分)に接触させて、支持基板12と半導体チップ16とを分離する。これにより、薄型化された半導体チップ(半導体装置)16が完成する。このようにして完成した薄型の半導体チップ16は、例えばプリント基板上に実装され、樹脂等により封止される。
なお、支持基板12と半導体チップ16との分離は、上記の方法に限定されるものではなく、例えば半導体チップ16又は支持基板12を貼合わせ面に対し垂直に引っ張る方法や、貼合わせ面に対し平行に剪断応力を印加する方法や、貼合わせ面に対し垂直に加圧する方法等などがある。
以下、実施例として支持基板の上に素子形成用ウエハを接合し、上述した方法により支持基板と素子形成用ウエハとを分離して、素子形成用ウエハの反り量を調べた結果について説明する。
支持基板及び素子形成用ウエハとして、直径が200mm、厚さが150μmの一対のシリコンウエハを用意した。そして、これらの支持基板及び素子形成用ウエハを酸化膜を挟んで貼合わせた後、超音波カッターにより支持基板と素子形成用ウエハとを分離し、素子形成用ウエハの反り量を測定した。その結果、素子形成用ウエハの反り量は11.05〜13.17μmであった。
一方、比較例として、直径が200mmのシリコンウエハをバックブラインダー処理して、150μmの厚さにした。その後、ウエハの反り量を測定した。その結果、ウエハの反り量が316.25〜391.08μmであった。
これらのことから、本実施形態は、半導体装置の信頼性及び歩留りの向上に有効であることが確認された。
以上説明したように、本実施形態においては、バックグラインダー処理を行わずに半導体チップを薄型化するので、バックグラインダー処理にともなう研磨痕や内部歪が発生しない。これにより、半導体チップの特性の劣化が回避されるとともに、歩留りが向上するという効果が得られる。また、ダイシング時には支持基板により剛性が確保されているため、パッシベーション膜の応力による反りが回避される。これにより、ダイシングが容易になり、歩留りがより一層向上する。
11…素子形成用ウエハ、
12…支持基板、
12a…酸化膜、
13…貼合わせ基板、
14…トランジスタ等の素子、
15…層間絶縁膜及びパッシベーション膜、
16…半導体チップ、
21…超音波発振器、
22…超音波振動子、
23…ホーン、
24…カッター。
12…支持基板、
12a…酸化膜、
13…貼合わせ基板、
14…トランジスタ等の素子、
15…層間絶縁膜及びパッシベーション膜、
16…半導体チップ、
21…超音波発振器、
22…超音波振動子、
23…ホーン、
24…カッター。
Claims (5)
- 素子形成用ウエハと支持基板とを貼合わせて貼合わせ基板とする工程と、
前記貼合わせ基板の前記素子形成用ウエハに素子を形成する工程と、
前記貼合わせ基板をダイシングして各半導体チップ毎に分割する工程と、
前記半導体チップから前記支持基板を分離する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記素子形成用ウエハと前記支持基板とを、酸化膜を介して接合することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記支持基板として、前記素子形成用ウエハと同一材料のウエハを使用することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記貼合わせ基板の厚さが750±50μmの範囲内であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップから前記支持基板を分離する工程において、超音波カッターを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294019A JP2008112813A (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294019A JP2008112813A (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008112813A true JP2008112813A (ja) | 2008-05-15 |
Family
ID=39445179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294019A Withdrawn JP2008112813A (ja) | 2006-10-30 | 2006-10-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008112813A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011013549A1 (ja) * | 2009-07-28 | 2011-02-03 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
CN108519177A (zh) * | 2018-05-16 | 2018-09-11 | 清华大学 | 一种通过预制标记物测量氧化膜内应力的方法及装置 |
-
2006
- 2006-10-30 JP JP2006294019A patent/JP2008112813A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011013549A1 (ja) * | 2009-07-28 | 2011-02-03 | 浜松ホトニクス株式会社 | 加工対象物切断方法 |
KR20120037365A (ko) * | 2009-07-28 | 2012-04-19 | 하마마츠 포토닉스 가부시키가이샤 | 가공 대상물 절단 방법 |
US8890026B2 (en) | 2009-07-28 | 2014-11-18 | Hamamatsu Photonics K.K. | Method for cutting processing target |
KR101721709B1 (ko) | 2009-07-28 | 2017-03-30 | 하마마츠 포토닉스 가부시키가이샤 | 가공 대상물 절단 방법 |
CN108519177A (zh) * | 2018-05-16 | 2018-09-11 | 清华大学 | 一种通过预制标记物测量氧化膜内应力的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5351191B2 (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
TWI609435B (zh) | Composite substrate, semiconductor device and method for manufacturing semiconductor device | |
WO2001073831A1 (fr) | Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues | |
WO2001088970A1 (en) | Semiconductor wafer thinning method, and thin semiconductor wafer | |
TWI824140B (zh) | 元件晶片之製造方法 | |
TW201342494A (zh) | 用於半導體裝置的製造之合成晶圓 | |
TW200300977A (en) | Dicing method using cleaved wafer | |
US8329561B2 (en) | Method of producing semiconductor device | |
JP2004140179A (ja) | 半導体装置及びその製造方法 | |
JP6879223B2 (ja) | 貼り合わせウェーハの製造方法 | |
US6465344B1 (en) | Crystal thinning method for improved yield and reliability | |
JP2008112813A (ja) | 半導体装置の製造方法 | |
JP2011142213A (ja) | 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート | |
JP2007214255A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JPH05226305A (ja) | 張合せウェハの製造方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP6362484B2 (ja) | 半導体ウエハのダイシング方法 | |
JPH04223356A (ja) | 半導体装置の製造方法 | |
JP2003124147A (ja) | 半導体装置の製造方法 | |
JP2000340530A (ja) | 半導体装置およびその製造方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JPH0521597A (ja) | 半導体素子の製造方法 | |
JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A621 | Written request for application examination |
Effective date: 20090819 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101201 |