JP2010225961A - 半導体素子の製造方法 - Google Patents

Abstract

【課題】本発明は、劈開ラインを直線的にでき、かつ、半導体層が放熱用ブロックなどと短絡することを防止できる半導体素子の製造方法を提供することを目的とする。
【解決手段】半導体ウェハを該半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、該半導体ウェハに半導体層を形成する工程と、該半導体層に、該結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように絶縁膜を形成する工程と、該絶縁膜上に、該絶縁膜薄膜化領域と交差するように電極を形成する工程と、該絶縁膜薄膜化領域に劈開の起点となるキズを形成する工程と、該キズを起点として該絶縁膜薄膜化領域に沿った半導体ウェハの劈開を行う工程とを備える。
【選択図】図２

Description

本発明は半導体ウェハの劈開を行い、半導体ウェハを分割して複数の半導体素子を製造する半導体素子の製造方法に関する。

半導体素子は最初に１枚の半導体ウェハに複数形成され、半導体ウェハの劈開性を利用した分割により個別化されることがある。半導体ウェハの「劈開性」とは半導体ウェハが結晶方位面に沿って割れやすい性質のことをいう。一般に、半導体ウェハの劈開性を利用した分割（以後、単に劈開という）により表面に露出する面は、ダイシングなどによる場合と比較して平坦で均一であることを特徴とする。

このような劈開は例えば、端面から発光する種類の半導体発光素子の製造において利用される技術である。すなわち、劈開により平坦で均一な発光端面を露出させ、そこに誘電体等で構成される多層膜が形成されることで半導体発光素子の特性及び信頼性を向上させることができる。具体的には、発光端面が平坦で均一であると多層膜が均一に形成でき、かつ、発光方向のばらつきを低減できる。

なお上述のように劈開により表れる端面を平坦で均一とすることは、半導体発光素子などの特性、信頼性向上だけでなく、劈開ラインを直線的にし、半導体ウェハ上に劈開のために割り当てられる領域（劈開領域という）を縮小できる効果も有する。このように劈開ラインを直線的にするためには単結晶ウェハの結晶方位に沿って劈開を行うことが有効であることが知られている。

ここで、一般的な劈開の概要について図９〜図１２を参照して説明する。まず、図９に示すように単結晶ウェハ１０２に半導体層、絶縁膜１０５、電極１０１がこの順に形成される。絶縁膜１０５の膜厚は一様である。また、図９の一部拡大図である図１０に示されるように、電極１０１はその一部に狭幅部１０４を有する。狭幅部１０４を含む領域は、狭幅部と直交するように劈開が行われる領域であり、劈開領域１０３と称する。劈開領域１０３は単結晶ウェハ１０２の結晶方位に沿った方向に伸びる領域である。

図１１は例えばダイヤモンド針１１１などにより半導体ウェハを分割するためのキズ１１２をつける工程を説明する図である。図１１に示すようにキズ１１２は狭幅部１０４を劈開できるように形成される。

次いで図１２に矢印で示すように単結晶ウェハ１０２のうちキズ１１２を有する面と反対の面に荷重が加えられる。この荷重によりキズ１１２を起点として単結晶ウェハ１０２の結晶方位に沿って劈開が進み、平坦な端面を有する半導体素子が製造される。

その他、半導体ウェハを分割して半導体素子を個別化する方法については特許文献１〜４に開示がある。

特開２００４−１３４７０１号公報 特開２００７−１３４４４７号公報 特開２００６−２０３００２号公報 特開平６−１５１５８３号公報

上述の通り、劈開ラインは直線的であることが望ましい。しかしながら、ウェハ上に形成された絶縁膜などの膜により劈開ラインが結晶方位に沿って直線的に進展することが妨げられる問題があった。また、前述の荷重を加える位置などによっても劈開ラインが直線的とならない場合があるという問題があった。このように劈開ラインが直線的とならないことによる弊害を以下に説明する。

劈開ラインが直線的でない場合には端面に段差が発生する問題があった。特に半導体発光素子の場合、端面の平坦性が損なわれると発光特性や信頼性が劣化する問題があった。

図１３では平面図である図１３Ａにより、劈開ライン１２１が劈開領域１０３からはみ出した様子が描かれ、劈開後の端面の正面図である図１３Ｂにはそのはみ出しの結果端面に表れた段差１２２が描かれている。

図１４は劈開ラインが劈開領域に収まるものの直線的ではない場合について説明する図である。平面図である図１４Ａには劈開ライン１２４が直線的でない場合について描かれ、劈開後の端面の正面図である図１３Ｂには段差１２２が描かれている。図１３、１４とも半導体素子は発光素子であり、端面には発光領域１２３が露出している。図１３、１４とも発光領域１２３又はその近傍に段差があるため発光特性や信頼性が劣化する問題があった。つまり、劈開ラインが劈開領域をはみ出すか否かによらずそれが直線的でなければ弊害が生じる問題があった。

特許文献１には、劈開ラインを直線的に形成し得る構成が開示されている。特許文献１の特徴は、図１５に記載されるように劈開ライン１３３（破線）に沿って絶縁膜１３１が形成されない又は除去された絶縁膜除去領域１３２が配置されることである。絶縁膜除去領域１３２は電極１３４の狭幅部に相当する部分に形成される。絶縁膜除去領域１３２に沿って劈開を進展させると、劈開ラインを直線的にすることを妨げる絶縁膜がないため劈開ラインを直線的に形成し得る。

ところで、劈開により個別化された半導体発光素子の半導体層、絶縁膜、電極が形成された面は熱が集中しやすいため、はんだにより放熱用ブロックに実装されることが多い。このことについて図１６を参照して説明する。半導体層が形成されたウェハ１４１には絶縁膜１３１、電極１３４が形成されているが前述の通り絶縁膜１３１が形成されていない絶縁膜除去領域１３２が一部に配置される。ウェハ１４１の絶縁膜除去領域１３２の有する面を下向きにして、電極１３４がはんだ１４４を介して放熱用ブロック１４３と固着される（図１６中矢印で示す）。このとき、絶縁膜除去領域１３２の表面である半導体層と、はんだ１４４又は放熱用ブロック１４３が接触し短絡する問題があった。

本発明は、上述のような課題を解決するためになされたもので、劈開ラインを直線的にでき、かつ、半導体層が放熱用ブロックなどと短絡することを防止できる半導体素子の製造方法を提供することを目的とする。

本願の発明にかかる半導体素子の製造方法は、半導体ウェハを該半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、該半導体ウェハに半導体層を形成する工程と、該半導体層に、該結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように絶縁膜を形成する工程と、該絶縁膜上に、該絶縁膜薄膜化領域と交差するように電極を形成する工程と、該絶縁膜薄膜化領域に劈開の起点となるキズを形成する工程と、該キズを起点として該絶縁膜薄膜化領域に沿った半導体ウェハの劈開を行う工程とを備えることを特徴とする。

本願の発明にかかる他の半導体素子の製造方法は、半導体ウェハを該半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、該半導体ウェハに半導体層を形成する工程と、該半導体層に、該結晶方位と平行、かつ、断続的に絶縁膜が除去された絶縁膜除去領域を有するように絶縁膜を形成する工程と、該絶縁膜上に、該絶縁膜除去領域と交差するように電極を形成する工程と、該絶縁膜除去領域に劈開の起点となるキズを形成する工程と、該キズを起点として該絶縁膜除去領域に沿った半導体ウェハの劈開を行う工程とを備えることを特徴とする。

本発明により劈開ラインを直線的にでき、かつ、半導体層が放熱用ブロックなどと短絡することを防止できる。

実施形態１の半導体素子の製造方法を説明するフローチャートである。 劈開前の半導体ウェハの一部拡大図である。 図２の３−３破線における断面図である。 図２の４−４破線における断面図である。 図２の５−５破線における断面図である。 劈開によって表れる劈開ラインについて説明する図である。 実施形態２の劈開前の半導体ウェハの一部拡大図である。 劈開によって表れる劈開ラインについて説明する図である。 一般的な劈開について説明する図である。 図９の一部拡大図である。 一般的なスクライブについて説明する図である。 一般的なブレークについて説明する図である。 劈開ラインが直線的とならない課題について説明する図である。 劈開ラインが直線的とならない課題について説明する図である。 従来技術の課題を説明する図である。 従来技術の課題を説明する図である。

実施の形態１
本実施形態は図１〜６を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態についても同様である。

図１は本実施形態の半導体素子の製造方法を説明するフローチャートである。以後このフローチャートに沿って本実施形態の半導体素子の製造方法について説明する。まず、単結晶ウェハなどの半導体ウェハに半導体層が形成される（ステップ５０）。

ステップ５０を終えるとステップ５２へと処理が進められる。ステップ５２では半導体層上に絶縁膜が形成される。絶縁膜は半導体ウェハの結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように形成される。絶縁膜薄膜化領域はウェットエッチやドライエッチでエッチングすることにより形成しても良いし、絶縁膜薄膜化領域のみ薄く成膜することで形成してもよい。絶縁膜薄膜化領域については後述する。

ステップ５２を終えるとステップ５４へと処理が進められる。ステップ５４では電極が形成される。ステップ５４は半導体ウェハの一部拡大図である図２を参照して説明する。ステップ５４では、絶縁膜薄膜化領域１１と交差するように電極１８が形成される。電極１８は幅が狭く形成された狭幅部１９を有し、当該狭幅部１９において絶縁膜薄膜化領域１１と交差する。狭幅部１９は後述するブレークを行う工程において、電極パターンの画像認識に用いるなどの目的で形成されるものである。なお、劈開領域１３は図２中に破線で示されている。

ここで、絶縁膜薄膜化領域１１の幅を薄膜化領域の幅１２とする。また、前述の狭幅部１９の電極１８延在方向長さを狭幅部の長さ１３と定義する。本実施形態では狭幅部の長さ１３は薄膜化領域の幅１２より長い。つまり、絶縁膜薄膜化領域１１はその幅方向の全体に渡って電極１８の狭幅部１９と交わる。

さらに、図２の３−３破線における断面図を図３に、図２の４−４破線における断面図を図４に、図２の５−５破線における断面を図５に示す。図３に示されるように半導体層１６上の絶縁膜１５は絶縁膜薄膜化領域１１において薄く形成される。また、図４に示されるように、狭幅部の長さ１３は薄膜化領域の幅１２より長い。また、図５に示されるように、電極１８は狭幅部１９においても連続して形成されるものである。

ステップ５４を終えるとステップ５６へと処理が進められる。ステップ５６では絶縁膜薄膜化領域１１に劈開の起点となるキズを形成する。キズの形成には図１１を参照して説明したようにダイヤモンド針などが用いられる。劈開の起点となるキズをつけることをスクライブという。

ステップ５６を終えるとステップ５８へと処理が進められる。ステップ５８では前述したキズをつけた面と反対の面から荷重を加える。この荷重によりキズに応力を集中させることで絶縁膜薄膜化領域に沿った劈開を進展させ、半導体ウェハを分割する。このように半導体ウェハを分割することをブレークという。

ステップ５８を終えると本実施形態の半導体素子が完成しフローを終了する。本実施形態は絶縁膜薄膜化領域１１に沿って劈開を進展させるため、劈開ラインを直線的にすることができる。すなわち、絶縁膜薄膜化領域１１においては劈開の進展に対する抵抗となる絶縁膜が薄く形成されているから劈開が結晶方位に沿って直線的に進展しやすいという効果を得ることができる。

ここで、図６を参照して本実施形態の劈開により表れる劈開ラインについて説明する。前述したスクライブを形成する工程で、絶縁膜薄膜化領域１１にキズ２０がつけられキズ２０を起点に劈開が行われる。本実施形態の構成によれば高い確率で「直線的な劈開ライン２１」を得ることができる。しかしながら、劈開ラインがずれて直線でなくなった場合であっても、劈開ラインは絶縁膜薄膜化領域１１でずれが補正されるため「略直線的な劈開ライン２２」を得ることができる。すなわち、劈開ラインは絶縁膜薄膜化領域１１を超えて進展しづらく、絶縁膜薄膜化領域の幅１２を狭くすることで劈開ラインを直線的あるいは略直線的とすることができる。ここで、狭幅部の長さ１３は薄膜化領域の幅１２より長いため、劈開ラインを狭幅部に形成することができる。また、上述のように絶縁膜薄膜化領域の幅１２を狭くすることで劈開領域１４を縮小できる。

さらに、特許文献１と異なり、本実施形態の構成では絶縁膜を完全に除去した絶縁膜除去領域が存在しない。よって半導体素子を放熱用ブロックなどと固着する場合にも短絡が生じない。その他半導体素子の組み立て時に用いられるはんだが半導体素子に付着、接触しても短絡を生じない。よって製造歩留まりを高めることができる。

本発明は、劈開により表れる端面を平坦で均一とすることができるため、半導体素子として半導体発光素子を用いると半導体発光素子の発光特性や信頼性を高めることができる。しかしながら、本発明は劈開領域を縮小できる効果も有するため、特に半導体発光素子に限定されず、劈開を行って製造される半導体素子に広く応用できるものである。

実施の形態２
本実施形態は絶縁膜除去領域を断続的に形成して半導体ウェハの劈開を行う半導体素子の製造方法に関する。本実施形態は図７、８を参照して説明する。なお、本実施形態は実施形態１との相違点のみ説明する。

図７は本実施形態の半導体素子の製造方法における劈開前の半導体ウェハの表面を拡大した図である。本実施形態では半導体層に、半導体ウェハの結晶方位と平行、かつ、断続的に絶縁膜が除去された絶縁膜除去領域４０を有するように絶縁膜を形成する。絶縁膜除去領域４０は絶縁膜が除去されて形成されてもよいし、最初から絶縁膜を形成しないことによるものであっても良い。なお、本実施形態では絶縁膜薄膜化領域はないため、実施形態１における薄膜化領域の幅１２は絶縁膜除去領域の幅４５に置き換えられる。

図８は本実施形態の劈開について説明する図である。図８から把握されるように、絶縁膜除去領域４０にキズ４１がつけられ、キズ４１を起点として劈開が行われる。実施形態１と同様に直線的な劈開ライン４２と略直線的な劈開ライン４３が想定され、実施形態１と同様に劈開ラインを直線的又は略直線的に形成できる効果を得ることができる。

本実施形態では絶縁膜除去領域を断続的に狭い領域に形成している。よって、放熱ブロックへの取り付けなどの組み立て時において、絶縁膜除去領域を連続的に広い領域に形成した場合と比較して半導体層が短絡する懸念を低減できる。

本実施形態の半導体素子の製造方法についても、少なくとも実施形態１相当の変形は可能である。

１１ 絶縁膜薄膜化領域、１２ 薄膜化領域の幅、 １３ 狭幅部の長さ、 １４ 劈開領域、 １５ 絶縁膜、 ２０ キズ、 ２１ 直線的な劈開ライン、 ４０ 絶縁膜除去領域

Claims (3)

1. 半導体ウェハを前記半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、
   前記半導体ウェハに半導体層を形成する工程と、
   前記半導体層に、前記結晶方位と平行に他よりも薄膜化された絶縁膜薄膜化領域を有するように絶縁膜を形成する工程と、
   前記絶縁膜上に、前記絶縁膜薄膜化領域と交差するように電極を形成する工程と、
   前記絶縁膜薄膜化領域に劈開の起点となるキズを形成する工程と、
   前記キズを起点として前記絶縁膜薄膜化領域に沿った半導体ウェハの劈開を行う工程とを備えることを特徴とする半導体素子の製造方法。
2. 前記電極は他の部分より幅が狭く形成された狭幅部を有し、
   前記狭幅部は前記絶縁膜薄膜化領域と交差し、
   前記狭幅部の前記電極延在方向の長さは前記絶縁膜薄膜化領域の幅より長いことを特徴とする請求項１に記載の半導体素子の製造方法。
3. 半導体ウェハを前記半導体ウェハの結晶方位に沿って劈開して半導体素子を製造する方法であって、
   前記半導体ウェハに半導体層を形成する工程と、
   前記半導体層に、前記結晶方位と平行、かつ、断続的に絶縁膜が除去された絶縁膜除去領域を有するように絶縁膜を形成する工程と、
   前記絶縁膜上に、前記絶縁膜除去領域の延在方向と交差するように電極を形成する工程と、
   前記絶縁膜除去領域に劈開の起点となるキズを形成する工程と、
   前記キズを起点として前記絶縁膜除去領域に沿った半導体ウェハの劈開を行う工程とを備えることを特徴とする半導体素子の製造方法。

Images