JP4377300B2 - 半導体ウエハおよび半導体装置の製造方法 - Google Patents

半導体ウエハおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP4377300B2
JP4377300B2 JP2004235020A JP2004235020A JP4377300B2 JP 4377300 B2 JP4377300 B2 JP 4377300B2 JP 2004235020 A JP2004235020 A JP 2004235020A JP 2004235020 A JP2004235020 A JP 2004235020A JP 4377300 B2 JP4377300 B2 JP 4377300B2
Authority
JP
Japan
Prior art keywords
scribe line
semiconductor wafer
accessory pattern
width
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004235020A
Other languages
English (en)
Other versions
JP2006041449A (ja
Inventor
剛 木田
貴三 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004235020A priority Critical patent/JP4377300B2/ja
Priority to KR1020050051027A priority patent/KR100661084B1/ko
Priority to US11/152,092 priority patent/US7554211B2/en
Priority to TW094120623A priority patent/TWI293188B/zh
Priority to CNB2005100795194A priority patent/CN100385628C/zh
Publication of JP2006041449A publication Critical patent/JP2006041449A/ja
Priority to US12/465,349 priority patent/US7759223B2/en
Application granted granted Critical
Publication of JP4377300B2 publication Critical patent/JP4377300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体ウエハから個々の半導体チップをダイシングにより分割する方法、およびその方法に用いる半導体ウエハに関する。
従来、半導体チップを製造するにあたり、半導体ウエハ1上に複数の半導体チップ2を形成し(図1)、その後、半導体チップ2が形成された領域に挟まれたスクライブライン3に沿って、ダイシングブレードと呼ばれる刃物を用いて個々の半導体チップ2に分割する(図4)ことが行われている。この分割は、一般にダイシングと呼ばれている。
ダイシングを行う際に、ダイシングブレードがスクライブライン3上を正しくなぞる必要がある。そこで、図2に示すように、スクライブライン上にアライメントマーク41を設けておき、このアライメントマーク41を目印としてダイシングブレードの位置合わせを行っている。アライメントマーク41は、金属膜で形成される場合がある。この場合、半導体ウエハ1と金属のアライメントマーク41との反射率の違いにより、アライメントマーク41の位置を認識することができるのである。このような技術は、例えば、特開平1−304721号公報に開示されている。
また、スクライブライン3上には、TEG(Test Element Group)42も形成されることがあり、このTEG42も金属を含む場合がある。このような技術は、例えば、特開2002−176140号公報に開示されている。本願において、アライメントマーク41とTEG42とを併せて、アクセサリパターン4と総称する。
一方、近年、半導体チップは小型化が著しい。半導体チップが小型化すると、一枚の半導体ウエハから得られる半導体チップの数が増加する。このとき、スクライブラインの幅をそのままにしておくと、半導体ウエハ上でスクライブラインの占める面積の割合が増加してしまう。そこで、一枚の半導体ウエハから得られる半導体チップの数をさらに増加させるため、スクライブラインの幅を狭くするようになっている。
しかし、スクライブラインの幅を狭くすると、ダイシング時のチッピングにより、半導体チップにダメージが発生してしまう。特に、半導体ウエハ上に形成される層間絶縁膜は、半導体ウエハ自体に比べて脆いため、スクライブライン上で発生した層間絶縁膜のチッピングが、半導体チップ領域の層間絶縁膜にまで達してしまう可能性が高い。
そこで、図3に示すように、ダイシングブレードによる切断を行う前に、スクライブライン3にレーザを照射し、スクライブライン3上の層間絶縁膜を、予め除去しておく技術が開発されている。この技術は、例えば、特開2003−320466号公報に開示されている。この技術を用いると、ダイシングブレードによる切断を行う際には、スクライブライン上に層間絶縁膜が存在しないので、スクライブライン上で層間絶縁膜のチッピングが生じる事は無く、当然、その影響が、半導体チップが形成された領域に及ぶこともない。
また、特開昭63−250119号公報には、短冊形チップを半導体ウエハ上に形成する際に、一枚のウエハから得られる半導体チップの数を最大にするために、半導体チップの長辺間に挟まれたスクライブラインの幅よりも短辺側に挟まれたスクライブラインの幅を広くし、かつ、短辺側に挟まれたスクライブライン上にアクセサリパターンを配置した半導体ウエハが開示されている(同公報第2図)。
特開平1−304721号公報 特開2002−176140号公報 特開2003−320466号公報 特開昭63−250119号公報
本願発明者は、上記従来技術には以下の課題があることを発見した。
スクライブライン上にレーザ照射を行う際に、アクセサリパターンにレーザが照射されると、アクセサリパターンに含まれる金属が飛散する。このとき、半導体チップ上であってスクライブラインに近接する領域に電極パッドが形成されていると、飛び散った金属が電極パッドを汚染してしまうのである。電極パッドが汚染されると、後にワイヤボンディングなどを行う際に支障が生じる。この課題は、スクライブラインの幅が狭くなるにつれてますます問題となる。
本発明の半導体ウエハは、直交する2方向に形成され前記半導体ウエハを複数の領域に区分し、第1の幅を有する第1スクライブラインと、前記領域を複数のチップ領域に区分し第1の幅よりも狭い第2の幅を有する第2スクライブラインと、チップ領域の縁に沿って形成された電極パッドと、スクライブライン上に配置され金属を含むアクセサリパターンとを有し、第2スクライブライン上のうちチップ領域の電極パッドが形成されている縁に隣接する部分の少なくとも最表面には前記アクセサリパターンが形成されていないことを特徴としている。
一枚の半導体ウエハからできるだけ多くの半導体チップを得るために十分に幅を細くしたスクライブラインには、ダイシングに先立ってレーザを照射し、層間絶縁膜を除去しなければならないが、本願発明においては、第2スクライブライン上であって電極パッドと隣接する部分には、金属を含むアクセサリパターンを配置しないので、レーザを照射したとしても、金属の飛散による電極パッドの汚染が発生することがない。一方で、アクセサリパターンは、ダイシングに先立ってレーザ照射を行う必要がない程度の太さを有する第1スクライブライン上に配置すればよい。
また、本発明の半導体装置の製造方法は、半導体ウエハであって、直交する2方向に形成され前記半導体ウエハを複数の領域に区分し、第1の幅を有する第1スクライブラインと、前記領域を複数のチップ領域に区分し第1の幅よりも狭い第2の幅を有する第2スクライブラインと、チップ領域の縁に沿って形成された電極パッドと、スクライブライン上に配置され金属を含むアクセサリパターンとを有し、第2スクライブライン上のうちチップ領域の電極パッドが形成されている縁に隣接する部分にはアクセサリパターンが形成されていないことを特徴とする半導体ウエハを用意する工程と、第2スクライブラインにレーザを照射して溝を形成する工程と、第1スクライブラインと第2スクライブラインとをブレードを用いて切断する工程とを有し、第1スクライブラインのうち、少なくとも第2スクライブラインと交差する部分以外にはレーザを照射しないことを特徴とする。
この製造方法によれば、金属を含むアクセサリパターンが配置されている第1スクライブラインにはレーザ照射を行わないので、金属の飛散による電極パッドの汚染が生じることがない。尚、第1スクライブラインと第2スクライブラインとが交差する領域にレーザが照射されたとしても、交差領域は、通常、電極パッドから離れているため問題とならない。
また、第1スクライブラインの幅は、ダイシング時のチッピングの影響が半導体チップに及ばない範囲で可及的に狭くすれば、第1スクライブライン上へのレーザ照射を行う必要が無く、また、一枚の半導体ウエハから可及的に多くの半導体チップを得ることができる。
本発明によれば、一枚の半導体ウエハから得られる半導体チップの数を増加させつつ、半導体ウエハ上に形成された層間絶縁膜を除去するためのレーザ照射の際に、スクライブライン上に形成されたアクセサリパターンから飛散する金属によって電極パッドが汚染されることを防止することができる。
(第1の実施例)
本願発明を実施するための最良の形態として、第1の実施例を図5および図6を参照して説明する。尚、図5中に、説明の際に方向を明示する便宜のために、XY座標軸を示した。
図5は、本実施例に係る半導体ウエハの全体図である。
半導体ウエハ1上には、複数の半導体チップ2が形成されており、各々の半導体チップ2は、スクライブライン(Scribe Line)31,32を挟んで隣接している。別の見方をすれば、半導体ウエハ1が、スクライブライン31,32により、複数のチップ領域2に区分されている。
スクライブラインとは、半導体ウエハ1を個々の半導体チップ2に分割する際に切断用ブレードや切断用レーザによって切断される領域のことである。
半導体チップ2はマトリックス状に配置されるので、スクライブライン31,32は、実質的に直交する2方向に形成される。図5の例では、X方向およびY方向にスクライブライン31,32が形成されている。
そして、アクセサリパターンを配置するために、数本おきに幅が太いスクライブライン31が形成されている。(以下、太い方のスクライブラインを第1スクライブライン31、細い方のスクライブラインを第2スクライブライン32と呼ぶ。)別の見方をすると、半導体ウエハ1が第1スクライブライン31により所定の領域に区分され、当該所定の領域が、第2スクライブライン32によりチップ領域に区分されている。
図5には、3本の第2スクライブライン32おきに第1スクライブライン31が形成されている例を示した。尚、X、Y方向のどちらの方向においても、数本の第2スクライブライン32おきに第1スクライブライン31が形成される。
ここで、第1スクライブライン31が形成される頻度をできるだけ少なくすれば、一枚の半導体ウエハから得られる半導体チップの数が著しく減少することはない。
第2スクライブライン32の幅は、ダイシングが可能な範囲で、一枚の半導体ウエハ1から得られる半導体チップ2の数が最大となるように、可及的に細くする。一方、第1スクライブライン31の幅は、アクセサリパターンが配置できる幅を確保し、かつ、ダイシング時のチッピングの影響が、半導体チップ2に及ばない範囲で、可及的に細くする。
例えば、第1スクライブライン31の太さは、60μmから120μmであり、第2スクライブライン32は60μm未満である。
図5の領域Sに囲まれた部分を拡大したものを、図6に示す。
図6に示すように、各々の半導体チップ2上であって、スクライブライン31,32と隣接する領域には電極パッド5が形成されている。
そして、アクセサリパターン4は、第1スクライブライン31にのみ配置され、第2スクライブライン32には配置されていない。但し、第1スクライブライン31と第2スクライブライン32とが交差する領域には、アクセサリパターン4が配置されていても良い。
次に、図6に示した半導体ウエハをダイシングする方法を、図7,8,9を用いて説明する。
まず、図7もしくは図8に示すように、第2スクライブライン32にレーザを照射し、第2スクライブラインの層間絶縁膜を除去して、溝を形成する。第2スクライブライン32にはアクセサリパターンが形成されていないので、レーザ照射によりアクセサリパターン含まれる金属が飛散して、電極パッド5を汚染する心配がない。
図7には、一本のスクライブラインに対して、平行する2本の溝を形成する例を示した。図7のA−A’断面を図10(a)および(b)に示す。図10(a)は、溝6が層間絶縁膜7を貫通して半導体ウエハ1のシリコン層まで到達している例であり、図10(b)は、溝6がシリコン層まで到達していない例である。
図8には、一本のスクライブラインに対して、一本の溝を形成する例を示した。図8のB−B’断面を図11(a)および(b)に示す。図11(a)は、溝6が層間絶縁膜7を貫通してシリコン層まで到達している例であり、図11(b)は、溝6がシリコン層まで到達していない例である。
このとき、アクセサリパターン4が形成された第1スクライブライン31にはレーザ照射を行わないので、アクセサリパターンに含まれる金属が飛散し、電極パッド5が汚染されることがない。
次に、図9に示すように、第1スクライブライン31および第2スクライブライン32の両方を、切断用ブレードで切断し、半導体ウエハ1を個々の半導体チップ2にダイシングする。図9に示すように、本発明のダイシング方法によれば、一部の半導体チップ20においては、その縁のうち、レーザ照射の跡がある縁にはアクセサリパターンの痕跡がなく、レーザ照射の跡がない縁にはアクセサリパターンの痕跡が残る場合がある。
ダイシングした後の、図10、図11と同一箇所の断面を、図12に示す。図12(a)が、図10(a)と図11(a)に示した部分のダイシング後を表し、図12(b)が、図10(b)と図11(b)に示した部分のダイシング後を表す。第2スクライブライン32においては、予めレーザ照射によって層間絶縁膜が除去されているので、スクライブラインで発生したチッピングが層間絶縁膜を伝って半導体チップ2の層間絶縁膜にまで及ぶことがない。
また、第1スクライブライン31には溝が形成されていないものの、スクライブライン自体の幅を、チッピングの影響が半導体チップ2に及ばない程度に広くしているため、スクライブラインで発生したチッピングの影響が半導体チップ2の層間絶縁膜にまでおよぶことがない。
尚、アライメントマークに用いるアクセサリパターンは、金属を用いずに、不純物拡散層で形成する場合がある。この場合、不純物濃度の差に起因する反射率の差によりアライメントマークの位置を認識する。不純物拡散層で形成したアライメントマークは、第2スクライブライン上に配置してもよい。レーザ照射時の金属の飛散により、電極パッドを汚染する心配がないからである。
また図6では、金属からなるアクセサリパターンが半導体ウエハ1の表面上に形成されているように描かれているが、層間絶縁膜7の内部に形成される場合もある。例えば、拡散工程で用いられる目合わせパターンがこれに該当する。本願発明においても、半導体ウエハ1の最表面からある程度深い位置であれば、第2スクライブライン32の電極パッド5に隣接する領域において、層間絶縁膜内部に金属からなるアクセサリパターンを配置することができ、少なくとも最表面には金属からなるアクセサリパターンを配置することが禁止される。ある程度深い位置であれば、金属の飛散による汚染が発生しにくくなるからである。実験によると、最表面から1.5μm以上深い位置に配置された金属からなるアクセサリパターンにレーザを照射しても、電極パッドの汚染は発生しなかった。金属からなるアクセサリパターンが配置可能な深さは、アクセサリパターンを構成する金属の種類や、層間絶縁膜の種類、照射されるレーザの強度により変化する。但し、第2スクライブライン32の電極パッド5に隣接する領域には、一切、金属からなるアクセサリパターンを配置しないことが好ましい。
さらに図6では、アライメントマーク41はスクライブライン同士の交差する領域に形成され、TEG42はそれ以外の領域に形成されているが、TEG42がスクライブライン同士の交差する領域に形成されてもよく、アライメントマーク41がそれ以外の領域に形成されてもよい。
(第2の実施例)
本発明の第2の実施例について、図13を参照して説明する。
本実施例が第1の実施例を異なる点は、第2スクライブライン同士が交差する領域にアクセサリパターン410が配置されている点である。
スクライブライン同士が交差する領域は、半導体チップ2上に形成された電極パッド5から離れているため、この領域に配置されたアライメントマーク410から金属が飛散しても、電極パッド5を汚染する可能性は低い。
この、第2スクライブライン32同士が交差する領域に配置されるアクセサリパターン410は、アライメントマークであることが望ましい。アライメントマークが数多く配置されることにより、アライメントの精度が向上するからである。
本実施例における半導体ウエハ1をダイシングする方法は、第1の実施例と同様である。但し、第2スクライブラインにレーザを照射する際に、第2スクライブライン32同士が交差する領域に形成されたアライメントマーク410を避けてレーザを照射し、このアライメントマーク410を残すことが望ましい。アライメントマークを残すことで、後のブレードによる切断の際に利用できるからである。
(第3の実施例)
本発明の第3の実施例を図14を参照して説明する。
本実施例が第1の実施例と異なる点は、各々の半導体チップ2において、一方の対向する二辺8に沿ってのみ電極パッド5が形成されていること、および電極パッド5が形成されていない他方の対向する二辺9に隣接する第2スクライブライン32上にアクセサリパターン4が形成されている点である。
電極パッドが形成されていない二辺9に隣接する第2スクライブライン32であれば、アクセサリパターン4を配置し、レーザ照射により金属が飛散したとしても、電極パッド5が汚染される心配がない。
本実施例における半導体ウエハ1をダイシングする方法は、第1の実施例と同様である。本実施例の半導体ウエハ1をダイシングした後の状態を図15に示す。本実施例においては、電極パッドと隣接しない第2スクライブライン9にもアクセサリパターン4を配置するので、個片化したチップの電極パッド5が配置されていない縁には、レーザ照射の跡とアクセサリパターンの痕跡の両方が残っている場合がある。
(第4の実施例)
本発明の第4の実施例を、図16を参照して説明する。
本実施例が第1の実施例と異なる点は、第1スクライブライン31よりも幅の広い第3スクライブライン33を有する点である。第3スクライブライン33の幅は、例えば、120μmよりも太い。
第3スクライブライン33は幅が十分広いので、第3スクライブライン33をブレードにより切断する際に発生するチッピングが半導体チップに影響を及ぼすことがない。また、第3スクライブライン33にアクセサリパターン4を配置し、レーザ照射によりアクセサリパターン4を形成する金属が飛散しても、半導体チップ2の電極パッド5まで届かない。
従って、第3スクライブライン33に対しては、隣接する半導体チップ2の辺に沿って電極パッド5が形成されていたとしてもレーザ照射を行っても良いし、レーザ照射を行わずにブレードによる切断を行っても良い。
尚、第1スクライブラインおよび第2スクライブラインの切断方法については、第1の実施例と同様である。
本願発明においては、図6等に示すように、第1スクライブラインが直交する2方向に形成され、アクセサリパターン、特にTEGが十文字に配置される。この配置の利点について、以下に述べる。
TEGは、半導体チップの製造工程の良否を検査するトランジスタ等の素子と、その素子と外部との電気的導通を得るためのパッドとから成る。また、どのような種類の検査、もしくはどの製造工程の検査をするかによって、複数種類のTEGが用意される。最近の半導体ウエハにおいては、20種類のTEGが用意されることも珍しくない。
また、TEGは半導体ウエハ全面に亘って形成される。これは、近年、半導体ウエハの大径化が進むにつれて、一枚の半導体ウエハ上でも、場所によって製造ばらつきが生じるようになってきたためである。
ここで、図17に示す半導体ウエハ1上の領域P、Q内における製造工程の良否を検査するために、それぞれ同数のTEGを同一間隔で配置する場合について考える。領域PとQの面積は同じである。
もし、一文字に配置したとすると、TEGの数が増加するにつれて、一部のTEGが領域Pから外れてしまい、領域P内の検査に用いることができない。
一方、本願発明のように十文字に配置すると、TEGの数が増加しても、全てのTEGを領域Q内に納めることができるという優れた効果を奏する。
本願発明は、上記実施の形態に限定されるものではなく、発明の思想・目的から逸脱することなく、修正や変更を加えてもよい。
従来の半導体ウエハ 図1の一部を拡大した図 従来のダイシング方法におけるレーザ照射方法を示す図 図3の半導体ウエハをダイシングした後を示す図 本願発明の第1の実施例の半導体ウエハ 図5の一部を拡大した図 本願発明の方法におけるレーザ照射方法を示す図 本願発明の方法におけるレーザ照射方法を示す図 図7,8の半導体ウエハをダイシングした様子を示す図 図7のA−A’断面を示す図 図8のB−B’断面を示す図 ダイシング後の図10と図11と同一箇所の断面を示す図 本願発明の第2の実施例の半導体ウエハ 本願発明の第3の実施例の半導体ウエハ 図14の半導体ウエハをダイシングした様子を示す図 本願発明の第4の実施例の半導体ウエハ TEGを十文字に配置する利点を説明するための図
符号の説明
1 半導体ウエハ
2,20 半導体チップ
3,31、32,33 スクライブライン
4 アクセサリパターン
41,410 アライメントマーク
42 TEG
5 電極パッド
6 レーザ照射で形成された溝
7 層間絶縁膜
8,9 半導体チップの縁

Claims (7)

  1. 半導体ウエハであって、
    直交する2方向に形成され、前記半導体ウエハを複数の領域に区分し、第1の幅を有する第1スクライブラインと、
    前記領域を複数のチップ領域に区分し、前記第1の幅よりも狭い第2の幅を有する第2スクライブラインと、
    前記チップ領域の縁に沿って形成された電極パッドと、
    前記第1スクライブラインと前記第2スクライブラインに配置され金属を含むアクセサリパターンとを有し、
    前記第1スクライブラインは前記アクセサリパターンが配置可能でチッピングの影響が前記チップ領域の層間絶縁膜に及ぶことのない幅であり、前記第2スクライブラインが、ダイシングが可能な範囲で可及的に細い幅であり、
    前記第2スクライブラインのうち、前記チップ領域の前記電極パッドが形成されている縁に隣接する部分の少なくとも最表面には前記アクセサリパターンが形成されず、前記第2スクライブラインの前記最表面よりも内部に前記アクセサリパターンが形成されていることを特徴とする半導体ウエハ。
  2. 前記第2スクライブライン同士が交差する領域に、前記アクセサリパターンが形成されていることを特徴とする請求項1に記載の半導体ウエハ。
  3. 前記アクセサリパターンがアライメントマークであることを特徴とする請求項2に記載の半導体ウエハ。
  4. 前記第1の幅が60μm以上120μm以下であり、前記第2の幅が60μm未満であることを特徴とする請求項1ないし請求項3のいずれか一に記載の半導体ウエハ。
  5. 複数の前記アクセサリパターンが、互いに交差する2本の前記第1スクライブラインに、十文字状に配置されていることを特徴とする、請求項1ないし請求項4のいずれか一に記載の半導体ウエハ。
  6. 請求項1ないし請求項5のいずれか一に記載の半導体ウエハを製造する工程と、
    前記第2スクライブラインにレーザを照射して溝を形成する工程と、
    前記第1スクライブラインと前記第2スクライブラインとをブレードを用いて切断する工程と、を有し、
    前記第1スクライブラインのうち、少なくとも前記第2スクライブラインと交差する部分以外にはレーザを照射しないこと、を特徴とする半導体装置の製造方法。
  7. 請求項3に記載の半導体ウエハを製造する工程と、
    前記アライメントマークを避けて前記第2スクライブラインにレーザを照射して溝を形成する工程と、
    前記第1スクライブラインと前記第2スクライブラインとをブレードを用いて切断する工程と、
    を有すること、を特徴とする半導体装置の製造方法。

JP2004235020A 2004-06-22 2004-08-12 半導体ウエハおよび半導体装置の製造方法 Expired - Fee Related JP4377300B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004235020A JP4377300B2 (ja) 2004-06-22 2004-08-12 半導体ウエハおよび半導体装置の製造方法
KR1020050051027A KR100661084B1 (ko) 2004-06-22 2005-06-14 반도체장치용 반도체 웨이퍼 및 제조방법
US11/152,092 US7554211B2 (en) 2004-06-22 2005-06-15 Semiconductor wafer and manufacturing process for semiconductor device
TW094120623A TWI293188B (en) 2004-06-22 2005-06-21 Semiconductor wafer and manufacturing process for semiconductor device
CNB2005100795194A CN100385628C (zh) 2004-06-22 2005-06-22 半导体晶片和半导体器件的制造工艺
US12/465,349 US7759223B2 (en) 2004-06-22 2009-05-13 Semiconductor wafer and manufacturing process for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004183892 2004-06-22
JP2004235020A JP4377300B2 (ja) 2004-06-22 2004-08-12 半導体ウエハおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006041449A JP2006041449A (ja) 2006-02-09
JP4377300B2 true JP4377300B2 (ja) 2009-12-02

Family

ID=35481156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004235020A Expired - Fee Related JP4377300B2 (ja) 2004-06-22 2004-08-12 半導体ウエハおよび半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7554211B2 (ja)
JP (1) JP4377300B2 (ja)
KR (1) KR100661084B1 (ja)
CN (1) CN100385628C (ja)
TW (1) TWI293188B (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
JP4648745B2 (ja) * 2005-04-12 2011-03-09 セイコーインスツル株式会社 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ
US7755207B2 (en) * 2005-07-27 2010-07-13 Ricoh Company, Ltd. Wafer, reticle, and exposure method using the wafer and reticle
US20070077011A1 (en) * 2005-09-30 2007-04-05 Emcore Corporation Simple fiducial marking for quality verification of high density circuit board connectors
US7614800B2 (en) * 2005-09-30 2009-11-10 Emcore Corporation Fiducial markings for quality verification of high density circuit board connectors
US7198988B1 (en) * 2005-11-16 2007-04-03 Emcore Corporation Method for eliminating backside metal peeling during die separation
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
US20080265445A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same
JP2008311455A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp 半導体装置の耐熱応力評価方法、及び評価素子を有する半導体ウエハ
JP2009049390A (ja) * 2007-07-25 2009-03-05 Rohm Co Ltd 窒化物半導体素子およびその製造方法
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
JP5460108B2 (ja) * 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US8796073B2 (en) * 2008-09-24 2014-08-05 Qualcomm Incorporated Low cost die-to-wafer alignment/bond for 3d IC stacking
JP2010225961A (ja) * 2009-03-25 2010-10-07 Mitsubishi Electric Corp 半導体素子の製造方法
US8039367B2 (en) * 2009-05-13 2011-10-18 United Microelectronics Corp. Scribe line structure and method for dicing a wafer
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
KR101102658B1 (ko) 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
CN102157366A (zh) * 2011-01-31 2011-08-17 杭州士兰明芯科技有限公司 一种减少晶片减薄后翘曲的方法
CN102683278A (zh) * 2011-03-08 2012-09-19 上海华虹Nec电子有限公司 芯片和芯片的分离方法
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
JP5992731B2 (ja) * 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
US9443807B2 (en) * 2013-09-06 2016-09-13 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US20150069627A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Interposer wafer and method of manufacturing same
KR101646170B1 (ko) 2014-09-11 2016-08-09 한국전기연구원 계통연계운전 및 독립운전을 수행하는 전력시스템 제어 방법
CN104701301B (zh) * 2015-03-10 2018-05-01 武汉新芯集成电路制造有限公司 一种晶圆对准标记
JP6358240B2 (ja) * 2015-11-19 2018-07-18 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
KR102537526B1 (ko) * 2016-05-31 2023-05-26 삼성전자 주식회사 반도체 장치
JP6815692B2 (ja) * 2016-12-09 2021-01-20 株式会社ディスコ ウェーハの加工方法
JP6779574B2 (ja) * 2016-12-14 2020-11-04 株式会社ディスコ インターポーザの製造方法
CN107068618B (zh) * 2017-03-20 2021-02-19 通富微电子股份有限公司 一种半导体圆片级封装方法
CN109148559A (zh) * 2017-06-28 2019-01-04 矽创电子股份有限公司 晶圆结构
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP6677232B2 (ja) * 2017-09-29 2020-04-08 日亜化学工業株式会社 発光装置の製造方法
CN108133928B (zh) * 2017-12-25 2020-04-10 豪威科技(上海)有限公司 划片槽及图像传感器晶圆
JP7065124B2 (ja) * 2018-02-06 2022-05-11 株式会社日立ハイテク 半導体装置の製造方法
US11391756B2 (en) 2018-02-06 2022-07-19 Hitachi High-Tech Corporation Probe module and probe
JP7079799B2 (ja) 2018-02-06 2022-06-02 株式会社日立ハイテク 半導体装置の評価装置
US11387130B2 (en) * 2019-01-25 2022-07-12 Semiconductor Components Industries, Llc Substrate alignment systems and related methods
TWI699580B (zh) * 2019-03-07 2020-07-21 友達光電股份有限公司 陣列基板
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
EP3799112B1 (en) * 2019-09-30 2024-02-21 IMEC vzw Method for dicing a semiconductor substrate into a plurality of dies
IT201900024436A1 (it) * 2019-12-18 2021-06-18 St Microelectronics Srl Procedimento per tagliare substrati di semiconduttore e prodotto a semiconduttore corrispondente
KR20220007443A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지
KR20220099333A (ko) * 2021-01-06 2022-07-13 에스케이하이닉스 주식회사 반도체 장치
CN115097691B (zh) * 2022-08-29 2022-12-02 合肥晶合集成电路股份有限公司 一种掩模板及形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2652015B2 (ja) 1987-04-07 1997-09-10 セイコーエプソン株式会社 半導体装置
US5096855A (en) * 1988-05-23 1992-03-17 U.S. Philips Corporation Method of dicing semiconductor wafers which produces shards less than 10 microns in size
JPH01304721A (ja) 1988-06-01 1989-12-08 Mitsubishi Electric Corp 標識を有する半導体基板
JPH0217657A (ja) 1988-07-05 1990-01-22 Mitsubishi Electric Corp 半導体集積回路
JPH02101758A (ja) * 1988-10-11 1990-04-13 Hitachi Ltd 半導体装置の製造方法
JP2790416B2 (ja) 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
KR980012183A (ko) * 1996-07-25 1998-04-30 김광호 웨이퍼 스크라이브 라인에 형성된 테스트용 딜레이 소자
JPH1197645A (ja) * 1997-09-19 1999-04-09 Nec Corp 半導体記憶装置
KR19990053079A (ko) * 1997-12-23 1999-07-15 윤종용 인식 마크가 형성된 반도체 웨이퍼 및 그 인식 마크를 이용한 웨이퍼 절삭 방법
JPH11233458A (ja) 1998-02-18 1999-08-27 Hitachi Ltd 半導体素子の製造方法およびその製造に用いる半導体ウエハ
JP2000124158A (ja) 1998-10-13 2000-04-28 Mitsubishi Electric Corp 半導体ウェハ及び半導体装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP2000340746A (ja) 1999-05-26 2000-12-08 Yamaha Corp 半導体装置
JP2001035776A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp 半導体装置の製造方法及びレチクル
JP2001076997A (ja) 1999-09-01 2001-03-23 Sharp Corp 半導体装置の製造方法
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP2002176140A (ja) 2000-12-06 2002-06-21 Seiko Epson Corp 半導体集積回路ウェハ
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP2002313864A (ja) 2001-04-12 2002-10-25 Nec Corp 半導体装置
JP2003007608A (ja) * 2001-06-27 2003-01-10 Canon Inc アライメント方法、露光装置およびデバイス製造方法
US6596562B1 (en) * 2002-01-03 2003-07-22 Intel Corporation Semiconductor wafer singulation method
TW529097B (en) * 2002-01-28 2003-04-21 Amic Technology Taiwan Inc Scribe lines for increasing wafer utilizable area
JP2003320466A (ja) 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
JP2007214243A (ja) * 2006-02-08 2007-08-23 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20060046444A (ko) 2006-05-17
US7554211B2 (en) 2009-06-30
JP2006041449A (ja) 2006-02-09
KR100661084B1 (ko) 2006-12-26
TW200605206A (en) 2006-02-01
TWI293188B (en) 2008-02-01
CN100385628C (zh) 2008-04-30
US7759223B2 (en) 2010-07-20
US20050282360A1 (en) 2005-12-22
CN1713354A (zh) 2005-12-28
US20090227088A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JP4377300B2 (ja) 半導体ウエハおよび半導体装置の製造方法
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
KR100772016B1 (ko) 반도체 칩 및 그 형성 방법
JP2005277338A (ja) 半導体装置及びその検査方法
CN103681661A (zh) 晶圆中的划线
US20120329180A1 (en) Mems device and fabrication method
TW201830024A (zh) 接觸探針及用於電子裝置測試設備的相對應探針頭
JP2010080769A (ja) 半導体装置の製造方法
JP2018046094A (ja) 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
JP5588601B2 (ja) 半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
EP1705153A2 (en) Bevel dicing semiconductor components
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP2008034783A (ja) 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法
JP2012174789A (ja) 半導体装置
JP4820602B2 (ja) 半導体装置
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2008060094A (ja) 半導体装置およびその製造方法
TW202410223A (zh) 半導體裝置之製造方法
KR20030001880A (ko) 반도체 웨이퍼
KR20070005841A (ko) 마스크와 반도체 장치의 제조 방법
JP5300928B2 (ja) 半導体装置
JP2005158832A (ja) 半導体ウエハとその製造方法および半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090910

R150 Certificate of patent or registration of utility model

Ref document number: 4377300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees