JP4820602B2 - 半導体装置 - Google Patents

Description

本発明は、検査用パッドを備えた半導体装置に関する。

半導体装置の製造工程におけるスループットを向上するため、半導体ウェハの大口径化が近年進んでいる。ウェハ上には複数の半導体デバイスが形成されており、ウェハをダイシングすることにより各半導体デバイスを半導体チップとして切り出す。

ダイシングは、例えば各半導体デバイスの間の領域を薄型の砥石により削り落とすブレードダイシング法や、各半導体デバイスの間の領域にひっかき溝を形成して、この溝を分割溝としてウェハを割り取るスクライブカット法等により行われる。

一方、半導体ウェハ上の各半導体デバイスの間の領域には、検査用の金属パッドが形成されていることが一般的である。この検査用パッドは、ウェハに形成されたテストエレメントグループ（ＴＥＧ）と呼ばれる素子群と接続され、ウェハの電気的な試験を行うためのものである。従って、試験後には不要となるため、チップサイズを縮小するために、各半導体デバイスの間の領域に形成されている。

この検査用パッドは、半導体ウェハから半導体チップを切り出す際にばりとなって残存する場合がある。検査用パッドの幅が分割溝の幅よりも広い場合には、検査用パッドの断片が切り出された半導体チップの上に残存する。検査用パッドの材質は銅又はアルミニウム等の金属であり、シリコンからなる半導体ウェハと比べて延性が高い材料であるため、検査用パッドの断片は、シリコンのように割れず、引きちぎられてしまう。このため、半導体チップ上にめくれあがり、ばりとなって残存する。

ばりが残存すると、半導体チップを実装するボンディング工程において、半導体チップのボンディングパッドとボンディングワイヤとの間にばりが挟み込まれる恐れがあり、歩留まりが低下したり、半導体装置の信頼性が低下したりする原因となる。

このため、ばりの発生を防止するために、ダイシングの前に検査用パッドを除去する方法が提案されている（例えば、特許文献１を参照。）。しかし、ダイシングの前に検査用パッドを除去する場合には、検査用パッドの除去工程が増えるという問題がある。既に形成されている半導体デバイスに影響を与えることなく検査用パッドを除去するためには、半導体ウェハ上への保護膜の形成、パターニング、エッチング及び保護膜の除去といったステップを踏まなければならず、工程数の増加及びスループットの低下が避けられない。

また、ばりの残存を防止するために、ブレードダイシング法により半導体チップを切り出す際に、砥石の幅を広くし、検査用パッドを完全に削り落とす方法が提案されている（例えば、特許文献２を参照。）。
特開平１０−１５４６７０号公報 特開２００１−６０５６７号公報

しかしながら、検査用パッドを完全に削り落とすためには、分割溝の幅を検査用パッドの幅よりも広くしなければならない。このため、ウェハ上において半導体デバイス同士の間隔を広くする必要があり、１枚の半導体ウェハから得られる半導体チップの数が少なくなってしまうという問題がある。

また、検査用パッドの幅を狭くすることにより、分割溝の幅を狭くすることができるが、検査用パッドは検査用プローブを接触させるためのものであるから、検査用パッドの幅を狭くすることには限界がある。

本発明は、前記従来の問題を解決し、半導体チップを切り出す際に生じるばりによる半導体装置の歩留まりの低下及び信頼性の低下を防止し且つ半導体チップの取り数を向上させることができるようにすることを目的とする。

前記の目的を達成するため、本発明は半導体装置を検査用パッドがボンディングワイヤの下側に形成されていない構成とする。

具体的に本発明に係る第１の半導体装置は、それぞれが複数のボンディングパッドを含む複数の半導体デバイスを有する半導体ウェハから切り出され、少なくとも１つのボンディングパッドと少なくとも１つの前記半導体デバイスとを含む半導体チップと、半導体チップを保持し、ボンディングパッドとワイヤによりそれぞれ接続された基板パッドを有する実装基板とを備え、半導体チップの上におけるワイヤの下側の領域を除いた領域に、半導体ウェハの検査に用いる検査用パッドが切断されたパッド断片が残存していることを特徴とする。

第１の半導体装置によれば、導体チップの上におけるワイヤの下側の領域を除いた領域に、半導体ウェハの検査に用いる検査用パッドが切断されたパッド断片が残存しているため、チップを切り出す際に検査用パッドからばりが生じたとしても、ボンディングパッドにワイヤをボンディングする際にばりを巻き込むことがない。従って、半導体装置の歩留まり及び信頼性を向上させることができる。また、検査用パッドの幅よりも分割溝の幅を狭くすることが可能となるので、１枚のウェハから得られるチップの数を増やすことができる。

第１の半導体装置において、半導体チップは平面方形状であり、パッド断片は、半導体チップの角部に残存していることが好ましい。このような構成とすることにより、ワイヤと検査用パッドとが交差することを確実に防止できる。

第１の半導体装置において、半導体チップは平面方形状であり、ボンディング用パッドとパッド断片とは、半導体チップを囲む４辺のうちの互いに異なる辺に沿ってそれぞれ配置されていることが好ましい。このような構成とすることにより、ワイヤと検査用パッドとが交差することを確実に防止できる。

本発明に係る第２の半導体装置は、それぞれが半導体ウェハに形成され、ワイヤをボンディングするための複数のボンディングパッドを有する複数の半導体デバイスと、各半導体デバイスの間に格子状に設けられ、各半導体デバイスを半導体ウェハから切り出す分割溝を形成する分割溝形成領域と、それぞれが半導体ウェハにおける各半導体デバイス同士の間の領域であり且つワイヤの下側となる領域を除く領域に形成され、各半導体ウェハのテスト用の電極である複数の検査用パッドとを備えていることを特徴とする。

第２の半導体装置によれば、それぞれが半導体ウェハの上における各半導体デバイス同士の間の領域であり且つワイヤの下側となる領域を除く領域に形成され、各半導体ウェハのテスト用の電極である複数の検査用パッドを備えているため、半導体チップを切り出す際に検査用パッドからばりが生じたとしても、ボンディングパッドにワイヤをボンディングする際にばりを巻き込むことがない。従って、半導体装置の歩留まり及び信頼性を向上させることができる。また、分割溝形成領域の幅を狭くすることができるので、半導体デバイス同士の間隔を狭くすることができ、１枚のウェハの上に形成できる半導体デバイスの数量を増やすことが可能となる。

第２の半導体装置において、複数の検査用パッドの一部は、分割溝形成領域を含む部分に形成されていることが好ましい。このような構成とすることにより、検査用パッドが占有する面積を確実に低減することができる。

第２の半導体装置において、各検査用パッドは、分割溝形成領域を除く領域に形成されていることが好ましい。このような構成とすることにより、検査用パッドによりばりが生じることを確実に防止できる。

第２の半導体装置において、各検査用パッドは、各半導体デバイス同士の間の領域のうち分割溝の交点となる部分を囲む領域に形成されていることが好ましい。このような構成とすることにより、検査用パッドの位置がワイヤの下側となることを確実に防止できる。

この場合において、各半導体デバイスは、半導体ウェハの分割溝形成領域によって互いに区画された領域の四隅の部分を除く領域に形成されていることが好ましい。

第２の半導体装置において、各検査用パッドと各ボンディングパッドとは、半導体ウェハの分割溝形成領域によって互いに区画された領域を囲む４辺のうちの互いに異なった辺に沿ってそれぞれ形成されていることが好ましい。このような構成とすることにより、検査用パッドの位置がワイヤの下側となることを確実に防止できる。

第２の半導体装置において、複数の検査用パッドのうちの隣接する半導体デバイス同士の間の領域に形成された各検査用パッドは、回転対称軸を有さないようにそれぞれ配置され、前記半導体ウェハの位置を識別するアライメントマークとして機能することが好ましい。このような構成とすることにより、アライメントマークを省略することができるため、半導体チップの取り数を増やすことができる。

本発明の半導体装置によれば、半導体チップを切り出す際に生じるばりによる半導体装置の歩留まりの低下及び信頼性の低下を防止し且つ半導体チップの取り数を向上させることができる。

（一実施形態）
本発明の一実施形態について図面を参照しながら説明する。図１は一実施形態に係る半導体装置であり（ａ）はウェハ状態の平面構成を示し、（ｂ）は（ａ）のウェハから切り出された半導体チップの平面構造を示している。図１（ａ）に示すようにウェハ１１の上には、半導体チップを切り出す分割溝を形成する分割溝形成領域１２により格子状に区画された複数のチップ領域１３が設けられている。本実施形態においては、チップ領域１３のサイズは約１．５ｍｍ角である。

各チップ領域１３には、複数のボンディングパッド１４を備えた半導体デバイス１５がそれぞれ形成されている。各半導体デバイス１５は、チップ領域１３の角部から約５００μｍの部分が切り欠かれた平面十字状の領域に形成されている。なお、ボンディングパッド１４は一部のみを図示している。

従って、格子状に設けられた分割溝形成領域１２の交点を中心に約１ｍｍ角の領域１７には半導体デバイス１５が形成されていない。この半導体デバイス１５が形成されていない領域１７にはテストエレメントグループ（ＴＥＧ）と電気的に接続された複数の検査用パッド１８が形成されている。検査用パッド１８は、約５０μｍ角のサイズであり、検査用パッド１８の一部は、分割溝形成領域１２に形成されている。図には検査用パッド１８が、縦３列×横３列の９個形成されている例を示しているが、検査用パッド１８の数は必要に応じて変更してよい。

以上のような構成のウェハ１１を、分割溝形成領域１２に分割溝を形成して分割すると図１（ｂ）に示すような半導体チップ２１が得られる。本実施形態においては、半導体チップ２１の切り出しにスクライブカット法を用いており、分割溝形成領域１２の幅は約３０μｍであり、検査用パッド１８の幅よりも狭い。このため、分割溝形成領域１２に形成された検査用パッド１８は断片１９となって半導体チップ２１の上に残存する。断片１９は、半導体チップ２１の上にめくれあがり、図２に示すような、ばり２２となる恐れがある。

半導体チップ２１は、図３に示すように実装基板３１の上に保持され、実装基板３１の上に設けられた基板パッド３２とボンディングパッド１４とが直径約２２μｍのワイヤ３３によって電気的に接続される。

ばり２２がボンディングパッド１４のワイヤ３３をボンディングする際に巻き込まれると、ワイヤ３３の接続不良が生じる。しかし、本実施形態の半導体装置においては、図３に示すように、ボンディングパッド１４と基板パッド３２とを結線するワイヤ３３の下側の領域には検査用パッド１８は形成されていない。このため、検査用パッド１８の断片１９によって生じたばり２２がボンディングの際に巻き込まれることはなく、信頼性の高い半導体装置が得られる。なお、ワイヤを接続する順番は、ボンディングパッド１４が先であっても、基板パッド３２が先であってもよい。

また、ブレードダイシング法により、検査用パッドを完全に削るようにしてチップの切り出しを行う場合には、分割溝形成領域１２の幅を１００μｍ程度確保しなければならないが、本実施形態の半導体装置においては、約３０μｍとすることが可能である。このため、１枚の８インチウェハから得られる半導体チップの数量を約４％増加させることができる。

また、本実施形態においては、チップの角から約５００μｍの部分に半導体デバイスを形成していないが、この領域は、強度の関係から半導体デバイスを一般的に形成しない領域であり、このような構成とすることによるチップサイズのロスは問題とならない。

なお、本実施形態において示したボンディングパッド１４、検査用パッド１８及びチップ２１等のサイズは一例であり、適宜変更してかまわない。また、半導体デバイス１５を形成しない切り欠き部のサイズも適宜変更してかまわない。

また、本実施形態においては、スクライブカット法によりチップを切り出す例を示したが、ウォータブレード法等を用いてもよい。

（一実施形態の第１変形例）
以下に、本発明の一実施形態の第１変形例について図面を参照しながら説明する。図４は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

図４に示すように本変形例の半導体装置において検査用パッド１８は、チップ領域１３を囲む４辺のうちの対向する２辺に沿って形成されており、ボンディングパッド１４は、チップ領域１３を囲む４辺のうちの検査用パッド１８とは異なる２辺に沿って形成されている。このような配置としても、検査用パッド１８の上をワイヤ３３が通ることがないため、ばり２２による不具合は発生しない。

図４において検査用パッド１８を縦３列×横３列の９個示しているが、これは一例であり、検査用パッド１８の数量は任意に変更してよい。また、チップ領域１３を囲む４辺中の対向する２辺に沿って検査用パッド１８を形成する例を示したが、隣り合う２辺に沿って形成してもよい。また、１辺に沿って形成しても、３辺に沿って形成してもよい。

（一実施形態の第２変形例）
以下に、本発明の一実施形態の第２変形例について図面を参照しながら説明する。図５は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

図５に示すように本変形例の半導体装置において検査用パッド１８は、分割溝形成領域１２の上に形成されていない。従って、検査用パッド１８が断片化し、ばりが発生することはない。

（一実施形態の第３変形例）
以下に、本発明の一実施形態の第３変形例について図面を参照しながら説明する。図６は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。

図６に示すように本変形例の半導体装置において、検査用パッド１８は８個一まとまりとして、特徴的な配置となるように形成されている。このような特徴的な配置とすることにより、検査用パッド１８を例えば個片化装置などの加工装置における位置決め等の際のアライメントマークとして用いることが可能となる。

例えば、図１に示すように検査用パッド１８の配置が対象である場合には、半導体ウェハ１１が９０°回転していることを、検査用パッド１８の配置を認識することにより発見することは難しいが、図６に示すような非対象形の配置とした場合には、半導体ウェハ１１が回転していることを判別することが可能となる。また、半導体ウェハ１１の向きではなく、例えば位置ズレ等についても異常を発見できる。

ここでいう特徴的な配置とは、少なくとも加工装置が誤認識を起こさない配置であればよく、例えば、右下の１個を抜いたとしても、検査用パッド１８としての機能は変わることはない。また、検査用パッド１８の数量を増減させても問題ない。

さらに、図７に示すように検査用パッド１８の形状を、特徴的な形状とすることによりアライメントマークとしてもよい。ここでいう特徴的な形状とは、少なくとも加工装置が誤認識を起こさない形状であればよく、例として長方形としたが、他の形状でも問題はなく、例えば、円形、十字形又はくの字形等であってもよい。

なお、実施形態及び変形例において、ワイヤボンディングを行う例を示したが、スタッドバンプボンディング（ＳＢＢ）においても、例えば、バンプとボンディングパッドとの間にばりを挟み込むことを防ぐことができる。

本発明に半導体装置は、半導体チップを切り出す際に生じるばりによる半導体装置の歩留まりの低下及び信頼性の低下を防止し且つ半導体チップの取り数を向上させることができるという効果を有し、検査用パッドを備えた半導体装置等として有用である。

（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）はウェハ状態を示す平面図であり、（ｂ）は（ａ）から切り出されたチップを示す平面図である。 本発明の一実施形態に係る半導体装置の実装状態を示す平面図である。 本発明の一実施形態に係る半導体装置における検査用パッドとワイヤとの位置関係を示す断面図である。 本発明の一実施形態の第１変形例に係る半導体装置を示す平面図である。 本発明の一実施形態の第２変形例に係る半導体装置を示す平面図である。 本発明の一実施形態の第３変形例に係る半導体装置を示す平面図である。 本発明の一実施形態の第３変形例に係る半導体装置を示す平面図である。

符号の説明

１１ 半導体ウェハ
１２ 分割溝形成領域
１３ チップ領域
１４ ボンディングパッド
１５ 半導体デバイス
１７ 領域
１８ 検査用パッド
１９ 断片
２１ 半導体チップ
２２ ばり
３１ 実装基板
３２ 基板パッド
３３ ワイヤ

Claims (8)

1. 上面にボンディングパッドが形成された平面方形状の半導体チップと、
   上面に基板パッドが形成された前記半導体チップを保持する実装基板とを備え、
   前記ボンディングパッドと前記基板パッドはワイヤにより接続され、
   前記半導体チップの少なくとも１辺において、前記ワイヤの下側の領域を除く領域に、検査用パッドが切断されたパッド断片が残存していることを特徴とする半導体装置。
2. 前記パッド断片は、前記半導体チップの角部に残存していることを特徴とする請求項１に記載の半導体装置。
3. 前記ボンディングパッドと前記パッド断片とは、前記半導体チップを囲む４辺のうちの互いに異なる辺に沿ってそれぞれ配置されていることを特徴とする請求項１に記載の半導体装置。
4. それぞれが半導体ウェハに形成され、ワイヤをボンディングするための複数のボンディングパッドを有する複数の半導体デバイスと、
   前記各半導体デバイス同士の間に格子状に設けられ、前記各半導体デバイスを前記半導体ウェハから切り出す分割溝を形成する分割溝形成領域と、
   それぞれが前記半導体ウェハにおける前記各半導体デバイス同士の間の領域であり且つ前記ワイヤの下側となる領域を除く領域に形成され、前記半導体ウェハの検査用の電極である複数の検査用パッドとを備え、
   少なくとも一つの前記検査用パッドは、前記分割溝形成領域を含む部分に形成され、
   前記分割溝形成領域の幅は、前記少なくとも一つの検査用パッドの幅よりも狭いことを特徴とする半導体装置。
5. 前記各検査用パッドは、前記各半導体デバイス同士の間の領域のうち前記分割溝の交点となる部分を囲む領域に形成されていることを特徴とする請求項４に記載の半導体装置。
6. 前記各半導体デバイスは、前記半導体ウェハの前記分割溝形成領域によって互いに区画された領域の四隅の部分を除く領域に形成されていることを特徴とする請求項５に記載の半導体装置。
7. 前記各検査用パッドと前記各ボンディングパッドとは、前記半導体ウェハの前記分割溝形成領域によって互いに区画された領域を囲む４辺のうちの互いに異なった辺に沿ってそれぞれ形成されていることを特徴とする請求項４に記載の半導体装置。
8. 前記複数の検査用パッドのうちの隣接する前記半導体デバイス同士の間の領域に形成された各検査用パッドは、回転対称軸を有さないようにそれぞれ配置され、前記半導体ウェハの位置を識別するアライメントマークとして機能することを特徴とする請求項４から７のいずれか１項に記載の半導体装置。

Images