JP5300928B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5300928B2 JP5300928B2 JP2011160853A JP2011160853A JP5300928B2 JP 5300928 B2 JP5300928 B2 JP 5300928B2 JP 2011160853 A JP2011160853 A JP 2011160853A JP 2011160853 A JP2011160853 A JP 2011160853A JP 5300928 B2 JP5300928 B2 JP 5300928B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pad
- semiconductor device
- semiconductor
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の一実施形態について図面を参照しながら説明する。図1は一実施形態に係る半導体装置であり(a)はウェハ状態の平面構成を示し、(b)は(a)のウェハから切り出された半導体チップの平面構造を示している。図1(a)に示すようにウェハ11の上には、半導体チップを切り出す分割溝を形成する分割溝形成領域12により格子状に区画された複数のチップ領域13が設けられている。本実施形態においては、チップ領域13のサイズは約1.5mm角である。
以下に、本発明の一実施形態の第1変形例について図面を参照しながら説明する。図4は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図4において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の一実施形態の第2変形例について図面を参照しながら説明する。図5は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図5において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の一実施形態の第3変形例について図面を参照しながら説明する。図6は本変形例に係る半導体装置のウェハ状態の平面構成を示している。図6において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
12 分割溝形成領域
13 チップ領域
14 ボンディングパッド
15 半導体デバイス
17 領域
18 検査用パッド
19 断片
21 半導体チップ
22 ばり
31 実装基板
32 基板パッド
33 ワイヤ
Claims (11)
- 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記複数のパッド断片は前記半導体チップの4辺のうちの対向する2辺に沿って形成されており、
前記複数のボンディングパッドは前記2辺とは異なる2辺に沿って形成されていることを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記半導体チップの第1の辺に沿って、前記複数のパッド断片が形成されかつ、前記複数のボンディングパッドは形成されず、
前記第1の辺と隣り合う第2の辺に沿って、前記複数のボンディングパッドが形成されかつ、前記複数のパッド断片は形成されていないことを特徴とする半導体チップ。 - 前記第1の辺と対向する第3の辺に沿って、前記複数のパッド断片が形成されていることを特徴とする請求項2に記載の半導体チップ。
- 前記第2の辺と対向する第4の辺に沿って、前記複数のボンディングパッドが形成されていることを特徴とする請求項2又は3に記載の半導体チップ。
- 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記複数のパッド断片は前記半導体チップの4辺のうちの隣り合う2辺に沿って形成されており、
前記複数のボンディングパッドは前記2辺とは異なる2辺に沿って形成されていることを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記半導体チップの第1の辺に沿って、前記複数のパッド断片が形成されかつ、前記複数のボンディングパッドは形成されず、
前記第1の辺と対向する第2の辺に沿って、前記複数のボンディングパッドが形成されかつ、前記複数のパッド断片が形成されていないことを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記複数のパッド断片は前記半導体チップの4辺のうちの1辺に沿って形成されており、
前記複数のボンディングパッドはその他の辺に沿って形成されていることを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記半導体チップの第1の辺に沿って、前記複数のパッド断片が形成されかつ、前記複数のボンディングパッドは形成されず、
その他の辺に沿って、前記複数のボンディングパッドが形成されかつ、前記複数のパッド断片が形成されていないことを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記複数のパッド断片は前記半導体チップの4辺のうちの3辺に沿って形成されており、
前記複数のボンディングパッドはその他の辺に沿って形成されていることを特徴とする半導体チップ。 - 上面に複数のボンディングパッドと複数の検査用パッドのパッド断片とが形成された平面方形状の半導体チップであって、
前記半導体チップの第1の辺において、前記複数のボンディングパッドが形成されかつ、前記複数のパッド断片が形成されず、
その他の辺に沿って、前記複数のパッド断片が形成されかつ、前記ボンディングパッドは形成されていないことを特徴とする半導体チップ。 - 前記複数のボンディングパッドはバンプ用ボンディングパッドであることを特徴とする請求項1から10のいずれか1項に記載の半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160853A JP5300928B2 (ja) | 2011-07-22 | 2011-07-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011160853A JP5300928B2 (ja) | 2011-07-22 | 2011-07-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227483A Division JP4820602B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223033A JP2011223033A (ja) | 2011-11-04 |
JP5300928B2 true JP5300928B2 (ja) | 2013-09-25 |
Family
ID=45039508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011160853A Expired - Fee Related JP5300928B2 (ja) | 2011-07-22 | 2011-07-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5300928B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11243120A (ja) * | 1998-02-25 | 1999-09-07 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
JP3506377B2 (ja) * | 2001-04-09 | 2004-03-15 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2005032983A (ja) * | 2003-07-14 | 2005-02-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005174983A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 半導体ウェハ |
-
2011
- 2011-07-22 JP JP2011160853A patent/JP5300928B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011223033A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7554211B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
US8952497B2 (en) | Scribe lines in wafers | |
US7098077B2 (en) | Semiconductor chip singulation method | |
US20080265378A1 (en) | Scribe line layout design | |
JP5466820B2 (ja) | 半導体基板、及び半導体装置の製造方法 | |
US20110193200A1 (en) | Semiconductor wafer chip scale package test flow and dicing process | |
TW201701341A (zh) | 半導體裝置之製造方法 | |
US9972580B2 (en) | Semiconductor package and method for fabricating the same | |
US10163741B2 (en) | Scribe lane structure in which pad including via hole is arranged on sawing line | |
KR102438682B1 (ko) | 커버 보호층을 가지는 반도체 칩 | |
US10643911B2 (en) | Scribe line structure | |
JP4820602B2 (ja) | 半導体装置 | |
JP4308266B2 (ja) | 半導体装置及びその製造方法 | |
JP5976055B2 (ja) | 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法 | |
JP5300928B2 (ja) | 半導体装置 | |
KR20110117018A (ko) | 패키징용 기판 고정 지그 및 반도체 칩 패키지의 제조 방법 | |
US20080164469A1 (en) | Semiconductor device with measurement pattern in scribe region | |
JP2008034783A (ja) | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 | |
JP2012174789A (ja) | 半導体装置 | |
JP2010040648A (ja) | 半導体装置の製造方法 | |
WO2007049356A1 (ja) | 半導体装置およびその製造方法 | |
JP2014090117A (ja) | 半導体装置、半導体装置の実装構造、および半導体装置の製造方法 | |
US20060289966A1 (en) | Silicon wafer with non-soluble protective coating | |
JP2013168624A (ja) | 半導体装置 | |
JP2007158354A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |