JP2013168624A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013168624A
JP2013168624A JP2012106775A JP2012106775A JP2013168624A JP 2013168624 A JP2013168624 A JP 2013168624A JP 2012106775 A JP2012106775 A JP 2012106775A JP 2012106775 A JP2012106775 A JP 2012106775A JP 2013168624 A JP2013168624 A JP 2013168624A
Authority
JP
Japan
Prior art keywords
pad
semiconductor
scribe
teg
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012106775A
Other languages
English (en)
Inventor
Toshimitsu Taniguchi
敏光 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2012106775A priority Critical patent/JP2013168624A/ja
Priority to CN2013100180175A priority patent/CN103219323A/zh
Priority to US13/745,286 priority patent/US20130187158A1/en
Publication of JP2013168624A publication Critical patent/JP2013168624A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

Abstract

【課題】スクライブＴＥＧパッドの切断残渣部が半導体チップの端部から剥がれて、ボンディングワイヤ間、デバイスパッド間、又はボンディングワイヤとデバイスパッド間を短絡することを防止できる半導体装置を提供する。
【解決手段】半導体ウエハ６０のスクライブＴＥＧパッド３をスクライブライン１内でデバイス形成領域２の方向に延在する複数の長方形パッドで構成する。半導体ウエハ６０をダイシングにより半導体チップに分離するが、この際半導体チップ６０の端部に切り残されるスクライブＴＥＧパッド３の切断残渣部の長さを隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短くする。
【選択図】図１

Description

本発明は、半導体装置に関し、特に半導体ウエハをダイシングにより個々の半導体チップに分離するとき、半導体チップの端部に残るスクライブＴＥＧパッドの切断残渣部とボンディングワイヤ等との短絡の防止を図った半導体装置に係るものである。
近年、半導体装置は、微細化の進展により高集積化、高密度化が図られ、各種回路機能等を取り込んだ高機能化の進展が著しい。このような中で、プロセスモニタリング、不良解析等のために、基本デバイス、基本回路の特性を的確に把握できる評価素子としてテストエレメントグループ（ＴＥＧ）の役割は欠かせない。そして、ＴＥＧの個数は、半導体装置の高密度化、高機能化と共に増加傾向にある。
係るＴＥＧは、半導体基板内でそれなりの面積を占有する。半導体ウエハ状態での基本特性評価用ＴＥＧは、半導体ウエハが完成した時点で評価データを得ることになるので、その時点でその目的が達成される。従って、係る用途のＴＥＧは、半導体基板が個別の半導体チップにダイシングされる事により消失するスクライブラインに設置されることにより、半導体基板の有効活用が図れる。以後、スクライブラインに設置されたＴＥＧをスクライブＴＥＧと称し、記載を進める。
前述の如く、前工程を終了した半導体ウエハは、スクライブラインがダイシングされ個別の半導体チップに分割される。即ち、スクライブラインは、半導体ウエハが完成するまで、個々の半導体チップを一体化する役割を果たすもので、その後、ダイシングにより切断除去される領域になる。従って、スクライブラインはできる限り幅の狭い状態が好ましいところであるが、スクライブＴＥＧの採用は、スクライブラインの幅を広げる方向になる。
以下の特許文献１では、スクライブＴＥＧの最上層になるスクライブＴＥＧパッドと、下地電極形成領域を出来るだけ重畳させることによりスクライブＴＥＧのスクライブライン内での占有面積の縮小化を図っている。
また、特許文献２では、マスクアライメントターゲットによって、スクライブＴＥＧが大きくなることを防止するための方策が開示されている。
特許文献３では、特殊なケースではあるが、前工程終了後の半導体デバイスの高周波特性と、後工程終了後の半導体デバイスの高周波特性との差を減少させ、且つ完成品の電気特性等の信頼性を維持するため、スクライブＴＥＧを廃止、スクライブラインの幅を小さくする内容が開示されている。
特開２００３−３３２３９７号公報 特開平０８−１３８９９９号公報 特開２００６−１２０８９６号公報
前述の如く、特許文献１、２は、スクライブＴＥＧの大きさを出来るだけ小さくして、半導体基板の有効活用を図る内容を開示している。その場合でも、スクライブＴＥＧの最上層となるスクライブＴＥＧパッドは、所定の大きさを必要とする。スクライブＴＥＧパッド上に、所定の断面積を有する特性測定用プローブ探針を適切に当接させる必要があるためである。
その結果、前述の如く、半導体基板の有効活用のためスクライブラインの幅は出来るだけ狭く設計されることから、図４（Ａ）のスクライブライン近傍の要部拡大平面図に示すように、スクライブＴＥＧパッド３３のスクライブライン３１に垂直方向の幅は、スクライブライン３１の幅一杯まで広げられることになる。例えば、スクライブＴＥＧパッドのスクライブライン３１に垂直方向の幅は、スクライブラインの幅の９０％以上に設定される。
スクライブＴＥＧパッド３３は、アルミニューム（Ａｌ）等からなる金属薄膜で形成される。通常、その膜厚は１μｍ程度であるが、比較的大電流が流れるパワー系デバイス等の場合は数μｍ程度になる。スクライブＴＥＧパッド３３は、ＴＥＧ特性測定用のパッドとなり、多層配線の最上層にパッシベーション膜に被覆されることなく配置される。
なお、図４（Ａ）に、デバイス形成領域３２及び該デバイス形成領域３２に形成されたデバイスパッド３４を示す。デバイス形成領域３２はパッシベーション膜４０で被覆される。パッシベーション膜には該デバイスパッド３４の一部が露出するパッシベーション膜４０の開口部４０ａが形成される。
スクライブライン３１は、同図に示すように、上下のデバイス形成領域３２の間に形成され、その一部領域にスクライブＴＥＧ形成領域５１が配置される。スクライブライン上からはパッシベーション膜４０が除去される。シリコン窒化膜等からなるパッシベーション膜４０は、硬くもろいので、ダイシング時の応力でクラックが入りやすいためである。
該スクライブＴＥＧ形成領域５１の表面には、複数のスクライブＴＥＧパッド３３が形成されるが、同図では発明の要旨が理解できれば良いので、１個のスクライブＴＥＧ形成領域５１に１個のスクライブＴＥＧパッド３３だけを表示し、簡略化している。
図４（Ｂ）は図４（Ａ）のＡ−Ａ線での断面図であり、スクライブＴＥＧパッド３３は、層間絶縁膜３７に形成されたビアホールを埋設するタングステン（Ｗ）等からなるプラグ電極３５を介して下層電極３６と接続される。なお、スクライブＴＥＧパッド３３はビアホールを介して直接下層電極３６と接続される場合も多い。下層電極３６は、スクライブＴＥＧパッド３３と同等の大きさで層間絶縁膜３８上に形成される。
図４（Ｃ）は、図４（Ａ）のＢ−Ｂ線での断面図である。スクライブＴＥＧパッド３３は、同一層間絶縁膜３７上にデバイスパッド３４と対向して形成される。図４（Ｄ）は、図４（Ａ）のＣ−Ｃ線での断面図になる。
前工程を終了した半導体ウエハ５０には、複数の半導体チップが形成される。各半導体チップはテスターによりその電気特性の良否判定がなされ、スクライブＴＥＧによるプロセスデータ収集等がなされた後、スクライブライン３１に沿ってダイシングされ、図５（Ａ）にそのスクライブライン３１近傍の要部拡大平面図が示される個々の半導体チップ５２に分割される。ダイシング幅はダイシングブレードの幅で決定されるが、スクライブライン３１の幅より狭くなる。ダイシング幅をスクライブライン３１幅一杯にした場合、ダイシング時の応力、歪がデバイス形成領域３２まで及びデバイス特性等に悪影響を与える恐れがあるためである。
その結果、同図に示されるように、分割された半導体チップ５２の端部にスクライブＴＥＧパッド３３の一部が切り残された状態になる。係るスクライブＴＥＧパッド３３の切断残渣部３３ａはダイシング領域に隣接しているので、図５（Ａ）のＤ−Ｄ線の断面図である図５（Ｂ）に示すように、その下地領域の層間絶縁膜３７は、ダイシングによる歪みを抱える歪み層３９となる。従って、切断残渣部３３ａは、種々の応力により破壊しやすい不安定な歪み層３９上に切り残された構造になる。
また、スクライブＴＥＧパッド３３の切断残渣部３３ａは、ダイシング領域からデバイス形成領域３２方向に延在する幅が狭いことから、その下地領域となる層間絶縁膜３７と十分な面積で接着できない。従って、ダイシングによる歪みを抱える不安定な歪み層３９上に、狭い幅で残存するスクライブＴＥＧパッド３３の切断残渣部３３ａは、少しの力がかかっても半導体チップ５０の端部から剥がれやすい構造になる。
特に、パワー系デバイスの場合、前述したようにデバイスパッド３４と同様、スクライブＴＥＧパッド３３の膜厚も数μｍと厚くなるため、スクライブＴＥＧパッド３３の切断残渣部３３ａは、通常の膜厚のスクライブＴＥＧパッド３３の場合より、不安定な歪み層３９に対して大きな力を及ぼす。その結果、スクライブＴＥＧパッド３３の切断残渣部３３ａは、通常の膜厚である１μｍ程度のスクライブＴＥＧパッド３３の場合より、半導体チップ５２の端面から剥がれやすい構成となる。
そのため、後工程で半導体チップ５２のデバイスパッド３４とリードフレーム等との間を金線等でワイヤボンディングするとき等に、図６（Ａ）及びそのＦ−Ｆ線の断面図である図６（Ｂ）に示すように、半導体チップ５２の端部から剥がれたスクライブＴＥＧパッド３３の切断残渣部３３ａが、ヒゲ状のアルミニューム片となりボンディングワイヤ４１やパッシベーション膜４０の開口部４０ａにその一部が露出するデバイスパッド３４に接触する場合がある。
半導体チップ５２の端部から剥がれたスクライブＴＥＧパッド３３の切断残渣部３３ａは、異なるボンディングワイヤ４１同士、異なるデバイスパッド３４同士、又はボンディングワイヤ４１とデバイスパッド３４とを短絡、又は短絡しやすい状態にさせる場合がある。その結果、それが原因となり完成した半導体装置の歩留を低下させたり、長期的信頼性の点で不具合を生じさせる場合がある。
係るスクライブＴＥＧパッド３３の切断残渣部３３ａが、半導体チップ５２の端部から剥がれてヒゲ状のアルミニューム片となり、種々の問題を引き起こすことを防止することが課題となる。
本発明の半導体装置は、複数のデバイスパッドを有する半導体チップと、前記半導体チップの端部に切り残され、且つ該端部から剥がれたスクライブＴＥＧパッドの切断残渣部と、前記デバイスパッドと接続されたボンディングワイヤと、を有し、前記切断残渣部が隣接する前記デバイスパッド間を直接または前記ボンディングワイヤを介して短絡することがないことを特徴とする。
また、本発明の半導体装置は、前記デバイスパッドが該デバイスパッドの一部を露出する開口部を有するパッシベーション膜で被覆され、前記スクライブＴＥＧパッドは前記パッシベーション膜で被覆されないことを特徴とする。
また、本発明の半導体装置は、前記スクライブＴＥＧパッドが前記半導体チップに分離される前の半導体ウエハのスクライブライン内にデバイス形成領域方向に向かって延在して形成された複数の長方形パッドで構成されることを特徴とする。
また、本発明の半導体装置は、前記ビアホール内がプラグ電極で埋設されることを特徴とする。
また、本発明の半導体装置は、前記スクライブＴＥＧパッドが前記半導体チップに分離される前の前記半導体ウエハのスクライブライン内にデバイス形成領域方向に向かって延在する複数の突出部を有することを特徴とする。
また、本発明の半導体装置は、前記突出部の一部が前記切断残渣部を構成することを特徴とする。
また、本発明の半導体装置は、前記切断残渣部の長さが隣接する前記デバイスパッド上の前記パッシベーション膜開口部の端部間同士の間隔より短いことを特徴とする。
また、本発明の半導体装置は、 前記半導体チップがパワー系デバイスであることを特徴とする。
本発明の半導体装置によれば、スクライブＴＥＧパッドの切断残渣部が半導体チップの端部から剥がれて、ボンディングワイヤ等を短絡することの防止、またはその確率を低下させることができる。
本発明の実施形態における半導体ウエハ状態でのスクライブラインに形成されたスクライブＴＥＧパッド、デバイスパッドの要部拡大平面図及び断面図である。 本発明の実施形態における半導体チップのスクライブＴＥＧパッドの切断残渣部、デバイスパッドの要部拡大平面図、断面図、及びワイヤボンディングされたデバイスパッドの近傍に付着した剥離したスクライブＴＥＧパッドの切断残渣部を示す要部拡大平面図である。 本発明の実施形態の変形例によるスクライブＴＥＧパッドの形状を示す要部拡大平面図である。 従来例による半導体ウエハのスクライブラインに形成されたスクライブＴＥＧパッド、デバイスパッドの要部拡大平面図及び断面図である。 従来例による半導体チップのスクライブＴＥＧパッドの切断残渣部、デバイスパッドの要部拡大平面図、断面図である。 従来例によるワイヤボンディングされたデバイスパッドに付着した剥離したスクライブＴＥＧパッドの切断残渣部を示す要部拡大平面図及び断面図である。
本発明の実施形態について、図１、図２に基づいて以下に説明する。図１（Ａ）は半導体ウエハ６０状態でのスクライブライン１近傍の要部拡大平面図であり、２つのデバイス形成領域２に挟まれたスクライブライン１内に形成されたスクライブＴＥＧ形成領域１１及びその上のスクライブＴＥＧパッド３と、デバイス形成領域２に形成されたデバイスパッド４の配置関係の概略を示す。
スクライブＴＥＧパッド３は、スクライブＴＥＧ形成領域１１上に複数形成されるが、前述したように発明の要旨が分ればよいので、その内の１個のスクライブＴＥＧパッド３を細長い複数本の長方形パッド３ｂの集合体として表示する。本実施形態の特徴は、図４（Ａ）に示す四角形の従来構造と異なり、スクライブＴＥＧパッド３がスクライブライン１に平行方向の辺の長さが短い細長い長方形パッド３ｂの集合体として構成されていることである。
図１（Ｂ）は図１（Ａ）のＡ−Ａ線での断面図である。スクライブＴＥＧパッド３を構成する複数の長方形パッド３ｂは、層間絶縁膜８上に形成された同一の下層電極６に層間絶縁膜７に形成された、複数のビアホールを埋設するタングステン（Ｗ）等からなるプラグ電極５を介して接続される。即ち、スクライブＴＥＧパッド３を構成する複数の長方形パッド３ｂは、下層電極６を介して互いに電気的に接続される。プラグ電極５を介さず、長方形パッド３ｂと下層電極６がビアホールを介して直接接続されても良い。
図１（Ｃ）は、図１（Ａ）のＢ−Ｂ線での断面図である。スクライブＴＥＧパッド３とデバイスパッド４は、同一平面からなる層間絶縁膜７上に対向して形成される。それらの膜厚も膜質も同一になる。図１（Ｄ）は図１（Ａ）のＣ−Ｃ線での断面図である。複数の長方形パッド３ｂ同士の間は、層間絶縁膜７で被覆され、スクライブＴＥＧ形成領域１１の一部を構成している。
半導体ウエハ６０には複数の半導体チップが形成される。各半導体チップは、それぞれのデバイスパッド４にプローブ探針を当接させることにより、そのデバイス特性が測定される。また、同様にして、スクライブＴＥＧパッド３によりＴＥＧ特性が測定される。スクライブＴＥＧ３は複数に分割された長方形パッド３ｂで構成されるが、前述の如く、下層電極６で、それぞれが電気的に接続されている。
従って、測定電流が大きい場合でも、先端が平坦に加工されたプローブ探針を分割された長方形パッド３ｂのそれぞれに当接することにより、ＴＥＧ特性を測定評価することができる。また、プローブ探針が、いずれかの長方形パッド３ｂに全体として接触していなくとも、該長方形パッド３ｂは複数のプラグ電極５を介して同一の下地電極６に接続されるため測定評価上の問題は生じない。
図２（Ａ）は、前記半導体ウエハ６０がダイシングによりスクライブライン１領域で切断され、複数に分割された中の１個の半導体チップ６２について、スクライブライン１近傍領域を示す要部拡大平面図である。ダイシングにより切り残された長方形パッド３ｂの切断残渣部３ａが複数示される。同図に概略で示すように、切断残渣部３ａの該半導体チップ６２の端部からデバイス形成領域２方向に延在する幅及び半導体チップ６２の端部に沿った幅は、いずれも隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短くなる。
図２（Ｂ）は図２（Ａ）のＡ−Ａ線での断面図である。半導体チップ６２の端面となるダイシング切断面に露出する層間絶縁膜７内には、従来と同様、ダイシング時の歪である歪み層９が形成される。従って、長方形パッド３ｂの切断残渣部３ａは、係る不安定な歪み層３上に小さな接触面積で配置された構成になるため、後続工程で少しの応力がかかった場合でも、下層の層間絶縁膜７から剥がれる可能性がある。
図２（Ｃ）は、デバイスパッド４に金線等のボンディングワイヤ１０をワイヤボンディングした状態を概略的に示したものである。ボンディングワイヤ１０を含む断面図は不図示だが、従来例の図７（Ｂ）と同様である。図７との相違点は、層間絶縁膜７から剥がれた切断残渣部３ａの長さが、隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短いことである。
その結果、半導体チップ６２の端部の歪み層９を有する層間絶縁膜７から剥がれた切断残渣部３ａが、ボンディングワイヤ１０の１本と接触したり、パッシベーション膜４０の開口部４０ａから露出するデバイスパッド４の１つと接触したとしても、全体の長さがパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短いため、切断残渣部３ａがボンディングワイヤ１０同士、デバイスパッド４同士、又はボンディングワイヤ１０とデバイスパッド４間とに跨って接触することがない。従って、半導体装置の歩留や長期的信頼性に影響するという従来の問題点を解決することができる。
本実施形態では、スクライブライン１をダイシングし半導体ウエハ６０を複数の半導体チップ６２に分離する際、半導体チップ６０の端部に残る長方形パッド３の切断残渣部３ａの長さを、隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短くすることにより、従来の歩留上、長期信頼性上の問題の解決を図っている。
従って、スクライブＴＥＧパッド３の形状は、ダイシング時に発生する切断残渣部３ａの長さが隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短くなるものであれば良い。本実施形態の変形例として、図３（Ａ）にスクライブＴＥＧパッド５３、図３（Ｂ）にスクライブＴＥＧパッド５４を示す。いずれのスクライブＴＥＧパッド５３、５４も幅の広い本体部分から突出部５３ｂ、５４ｂが形成される。
突出部５３ｂ、５４ｂは、その下の層間絶縁膜７に形成された、ビアホールに埋設されたタングステン（Ｗ）からなるプラグ電極５を介して下層電極６に接続される。その結果、スクライブＴＥＧパッド５３、５４の全体の面積が大きくなり大電流を流すのに有利になる。
スクライブライン１をダイシングすることにより、スクライブＴＥＧパッド５３、５４の本体部分の全てと突出部５３ｂ、５４ｂの一部を切断する。切り残された突出部５３ｂ、５４ｂからなる不図示の切断残渣部の長さは、隣接するデバイスパッド４のパッシベーション膜４０の開口部４０ａ同士の端部間の間隔より短くなるように設計される。
切断残渣部の長さを、隣接するデバイスパッド４上のパッシベーション膜４０の開口部４０ａの端部間同士の間隔より短くなる構成にできるものであれば、変形例は図３（Ａ）、図３（Ｂ）に限定されるものではない。例えば、スクライブＴＥＧパッド本体部分から半円状、半楕円状等の突出部を持つものでも良い。
なお、多層配線構造ではなく１層配線構造を採用するパワー系デバイスの場合でも、スクライブＴＥＧパッドを図３（Ａ）等と同様の形状にすることにより、同様の効果が得られるのはいうまでもない。
１ スクライブライン ２ デバイス形成領域 ３ スクライブＴＥＧパッド
３ｂ 長方形パッド ３ａ 切断残渣部 ４ デバイスパッド ５ プラグ電極 ６ 下層電極 ７，８ 層間絶縁膜 ９ 歪み層 １０ ボンディングワイヤ １１ スクライブＴＥＧ形成領域 ４０ パッシベーション膜
４０ａ 開口部 ４２ 半導体基板 ６０ 半導体ウエハ
６２ 半導体チップ ５１ スクライブＴＥＧ形成領域
５３，５４ スクライブＴＥＧパッド ５３ｂ，５４ｂ 突出部
３１ スクライブライン ３２ デバイス形成領域 ３３ スクライブＴＥＧパッド ３３ａ 切断残渣部 ３４ デバイスパッド ３５ プラグ電極 ３６ 下層電極 ３７，３８ 層間絶縁膜 ３９ 歪み層 ４１ ボンディングワイヤ
４３ 歪み層 ５０ 半導体ウエハ ５１ スクライブＴＥＧ形成領域
５２ 半導体チップ

Claims (9)

  1. 複数のデバイスパッドを有する半導体チップと、
    前記半導体チップの端部に切り残され、且つ該端部から剥がれたスクライブＴＥＧパッドの切断残渣部と、
    前記デバイスパッドと接続されたボンディングワイヤと、を有し、前記切断残渣部が隣接する前記デバイスパッド間を直接または前記ボンディングワイヤを介して短絡することがないことを特徴とする半導体装置。
  2. 前記デバイスパッドは該デバイスパッドの一部を露出する開口部を有するパッシベーション膜で被覆され、前記スクライブＴＥＧパッドは前記パッシベーション膜で被覆されないことを特徴とする請求項１に記載の半導体装置。
  3. 前記スクライブＴＥＧパッドが前記半導体チップに分離される前の半導体ウエハのスクライブライン内にデバイス形成領域方向に向かって延在して形成された複数の長方形パッドで構成されることを特徴とする請求項２に記載の半導体装置。
  4. 前記複数の長方形パッドは該長方形パッドの下層の層間絶縁膜に形成されたビアホールを介して同一の下層電極に接続されることを特徴とする請求項３に記載の半導体装置。
  5. 前記ビアホール内がプラグ電極で埋設されることを特徴とする請求項４に記載の半導体装置。
  6. 前記スクライブＴＥＧパッドが前記半導体チップに分離される前の前記半導体ウエハのスクライブライン内にデバイス形成領域方向に向かって延在する複数の突出部を有することを特徴とする請求項２に記載の半導体装置。
  7. 前記突出部の一部が前記切断残渣部を構成することを特徴とする請求項６に記載の半導体装置。
  8. 前記切断残渣部の長さが隣接する前記デバイスパッド上の前記パッシベーション膜開口部の端部間同士の間隔より短いことを特徴とする請求項３または請求項７に記載の半導体装置。
  9. 前記半導体チップがパワー系デバイスであることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体装置。
JP2012106775A 2012-01-20 2012-05-08 半導体装置 Pending JP2013168624A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012106775A JP2013168624A (ja) 2012-01-20 2012-05-08 半導体装置
CN2013100180175A CN103219323A (zh) 2012-01-20 2013-01-17 半导体装置
US13/745,286 US20130187158A1 (en) 2012-01-20 2013-01-18 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012009973 2012-01-20
JP2012009973 2012-01-20
JP2012106775A JP2013168624A (ja) 2012-01-20 2012-05-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2013168624A true JP2013168624A (ja) 2013-08-29

Family

ID=48796511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106775A Pending JP2013168624A (ja) 2012-01-20 2012-05-08 半導体装置

Country Status (3)

Country Link
US (1) US20130187158A1 (ja)
JP (1) JP2013168624A (ja)
CN (1) CN103219323A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138874A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021562B (zh) * 2018-01-09 2020-11-17 中芯国际集成电路制造(上海)有限公司 半导体封装测试结构及形成方法、半导体封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302773A (ja) * 1994-05-06 1995-11-14 Texas Instr Japan Ltd 半導体ウエハ及び半導体装置
JPH09306872A (ja) * 1996-05-14 1997-11-28 Sony Corp 半導体装置
JPH11186353A (ja) * 1997-12-18 1999-07-09 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001308036A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP2002043356A (ja) * 2000-07-31 2002-02-08 Nec Corp 半導体ウェーハ、半導体装置及びその製造方法
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US20080246031A1 (en) * 2007-04-09 2008-10-09 Hao-Yi Tsai PCM pad design for peeling prevention
US8017942B2 (en) * 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015138874A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103219323A (zh) 2013-07-24
US20130187158A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
JP2008258258A (ja) 半導体装置
JP2003045876A (ja) 半導体装置
KR20070090820A (ko) 반도체 웨이퍼, 반도체 장치 및 반도체 장치의 제조 방법
US7834351B2 (en) Semiconductor device
JP4717523B2 (ja) 半導体装置及びその製造方法
JP2014022505A (ja) 半導体装置およびその製造方法
JP4372785B2 (ja) 半導体集積回路装置の製造方法
CN104299898A (zh) 半导体晶片、半导体ic芯片及其制造方法
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
JP2008218831A (ja) 半導体装置
JP2013105919A (ja) 半導体ウェハ及び半導体装置の製造方法
JP2013168624A (ja) 半導体装置
US9583421B2 (en) Recessed lead leadframe packages
JP2006041236A (ja) 半導体装置及びその製造方法
JP2015002234A (ja) 半導体装置及びその製造方法
JP2008034783A (ja) 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
WO2010038433A1 (ja) プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
CN108598064B (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
JP2008085043A (ja) 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
JP2016027664A (ja) 半導体装置
KR20210089498A (ko) 반도체 패키지 및 제조 방법
JP5027605B2 (ja) 半導体装置