JPH07302773A - 半導体ウエハ及び半導体装置 - Google Patents

半導体ウエハ及び半導体装置

Info

Publication number
JPH07302773A
JPH07302773A JP6117626A JP11762694A JPH07302773A JP H07302773 A JPH07302773 A JP H07302773A JP 6117626 A JP6117626 A JP 6117626A JP 11762694 A JP11762694 A JP 11762694A JP H07302773 A JPH07302773 A JP H07302773A
Authority
JP
Japan
Prior art keywords
pad
cutting
semiconductor wafer
width
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6117626A
Other languages
English (en)
Inventor
Kazuhiro Kijima
一博 木島
Hitoshi Hattori
均 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP6117626A priority Critical patent/JPH07302773A/ja
Priority to US08/435,594 priority patent/US5654582A/en
Priority to EP95106826A priority patent/EP0681323A3/en
Priority to KR1019950011231A priority patent/KR950034544A/ko
Priority to TW084106733A priority patent/TW279246B/zh
Publication of JPH07302773A publication Critical patent/JPH07302773A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【構成】 スクライブエリア２にこの長さ方向に沿って
導電層33Ａが間欠的に形成され、前記長さ方向において
前記導電層が前記長さ方向と交差する方向（特に直交す
る方向）における長さよりも小さい幅ａを有し、この幅
の位置を含む前記長さ方向に沿って前記スクライブエリ
アが切断されるように構成されている半導体ウエハ、及
びこのウエハから作製された半導体装置。 【効果】 ＴＥＧのパッドの如きスクライブエリアの導
電層を含めて切断する際に切削屑による短絡等の不良を
発生させず、しかもこれをスクライブ幅やブレード幅、
パッドサイズを変更せずとも行える半導体ウエハ、及び
この半導体ウエハから作製される半導体装置を提供する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スクライブエリアを有
する半導体ウエハ、この半導体ウエハから作製された半
導体装置に関するものである。
【０００２】
【従来の技術】半導体集積回路装置（ＩＣ）の製造にお
いて、従来、ＴＥＧ（Test Element Group）と称される
テスト用の素子を最小限必要なパターンだけ半導体ウエ
ハのスクライブエリアに配置し、プロービングを行うこ
とが知られている。
【０００３】このＴＥＧは、スクライブエリアの切断で
得られるＩＣチップに作り込まれた素子と同一工程で作
製されるものであるため、ＴＥＧの電気的特性の測定は
ＩＣチップ内の素子の電気的特性の測定と等価である。
従って、ＴＥＧのそうしたテストによって、ＩＣチップ
のチェックを正確に行えることになる。
【０００４】このように、スクライブエリアにＴＥＧを
配置すると、１枚の半導体ウエハから得られるＩＣチッ
プ数を可能な限り多くすることができる。
【０００５】図26には、シリコンウエハ１に対するＩＣ
チップのレイアウトの一例を示すが、縦横に多数設けら
れたスクライブライン（エリア）２によって例えば各６
個の細長いＩＣチップエリア３に区分され、これらの６
個のＩＣチップエリアが単位転写パターン４を形成す
る。
【０００６】１枚のウエハには多数（ここでは36個）の
単位転写パターン４が形成されるが、１つの転写パター
ン４のサイズは、例えば縦17mm程度、横12mm程度（従っ
て、ＩＣチップエリア１個の幅は２mm程度）とすること
ができる。
【０００７】図27は、単位転写パターン４を形成するレ
チクル（ガラスマスク）の模式図であって、６個のＩＣ
チップエリア３（１チップは、例えば、10数ピンの入力
端子及び 160ピンの出力端子（ボンドハッド）を有して
いてよい。）の周囲にはスクライブエリア２が設けら
れ、ここには、上記したＴＥＧ５が配置されている。Ｔ
ＥＧ５は他のスクライブエリアにも配置されてよいが、
図面にはその一部を示す。なお、図中の６はブロックセ
ルであり、正しくレチクルパターンを転写するのに必要
なものである。
【０００８】ＴＥＧ５を構成する素子は種々の記号で示
すが、例えばＬＧＮはLogic GateＮ−ch Ｔｒ（ロジッ
クゲート用のＮチャネルトランジスタ）、ＬＧＰはLogi
cGate Ｐ−ch Ｔｒ（同Ｐチャネルトランジスタ）、
ＶＦＮは Field Ｎ−chＴｒ（フィールドＮチャネルト
ランジスタ）、ＶＦＰは Field Ｐ−ch Ｔｒ（同Ｐチ
ャネルトランジスタ）、ＲＥＳはResistor（抵抗）、Ｃ
ＴＳはContact Chain （コンタクトチェイン）、ＬＧＣ
はLogic Gate Capacitor（ロジックゲート用のキャパシ
タ）……を表す。
【０００９】後述するＴＥＧ５のテスト終了後に、スク
ライブライン２を切断して分離したＩＣチップ３は、図
28に示すように、ポリイミドフィルム７上に形成された
リードフレーム８のインナーリード８ａ、８ａ’とＩＣ
チップ上に形成されたバンプ電極15（バンプボンドパッ
ド）とがＴＡＢ（Tape Automated Bonding) 方式により
結合される（この方式によって形成されたパッケージを
ＴＣＰ（Tape CarrierPackage)と称している）。
【００１０】そして、図29のように、例えば 160×３チ
ャンネルの液晶ディスプレイ（ＬＣＤ）９のドライバと
して、基板10の各辺に３個ずつのＩＣチップ３が、ＬＣ
Ｄ９のマトリックス電極11及び12にアウターリード８ｂ
を介して接続されるように基板10の周辺部に結合され
る。
【００１１】なお、ＩＣチップ３はエポキシ樹脂等のモ
ールド樹脂13で封止されてパッケージ化されている（図
29ではそのパッケージ14を示す）。ＩＣチップ３は、バ
ンプ電極15によってインナーリード８ａ、８ａ’に結合
されるが、このうちインナーリード８ａ及びアウターリ
ード８ｂはＬＣＤ９にドライブ用の出力を供給する。他
方のインナーリード８ａ’及びアウターリード８ｂ’は
ＩＣチップ３に対し、アウターリード８ｂ’を接続した
プリント配線基板16（図29では図示省略）から所定の入
力を供給するためのものである。
【００１２】図30は、上記のＴＣＰによるリードフレー
ム８のパターンを示すものである。キャリアとしてのポ
リイミドフィルム７はＰ−Ｐ’、Ｑ−Ｑ’のライン上で
パンチングにより切断されるが、これらのライン内では
入力用のインナーリード８ａ’と出力用のインナーリー
ド８ａが細長の開口７ａまで延び、これらの各自由端が
ＩＣチップ３のバンプ電極に結合される。
【００１３】次に、図27に示したスクライブエリア２及
びその周辺の詳細を図31及び図32について説明する。
【００１４】図31に示すように、入力パッド17及び出力
パッド18をそれぞれ設けたＩＣチップエリア（アクティ
ブエリア）３をスクライブエリア２が囲んでおり、各ス
クライブエリアには例えばＴＥＧ５が配置されている。
スクライブエリア２の幅はＩＣチップの保護膜25（例え
ば窒化シリコン被膜）の終端によって規定されている。
【００１５】そして、このＴＥＧのテスト後は、Ａ−
Ａ’、Ｂ−Ｂ’で示す切断端を以てスクライブエリア２
がＡ−Ｂ又はＡ’−Ｂ’の幅のブレード（例えば約35μ
ｍ厚の銅円盤の外周部に約５μｍのダイヤモンド粉を埋
め込み、高速回転させて半導体ウエハの切断を行うも
の）で切断（ダイシング）される。
【００１６】ＴＥＧ５は、種々のパターンの素子からな
っているが、図32には４種類（ＶＦＰ１、ＶＦＮ１、Ｌ
ＧＰ１、ＬＧＮ１）をそれぞれ示した。ここでは、素子
として、テストされるべき各ＭＯＳトランジスタが作り
込まれており、図中のＰはＰ型拡散領域、ＮはＮ型拡散
領域、Ｓはソース電極、Ｄはドレイン電極、Ｇはゲート
電極を表している（但し、他の素子については省略す
る）。
【００１７】そして、こうしたＭＯＳトランジスタの各
電極は、配線20を介して絶縁膜26上のパッド（端子電
極）21、22、23、24……へと導かれ、これらのパッドに
プローブ針を接触させ、プロービングテストによりＭＯ
Ｓトランジスタの電気的特性が測定される。パッド21等
や配線20は、金属（例えば銅などの少量の添加物を含有
するアルミニウム）からなっていてよい。
【００１８】ところが、本発明者がＴＥＧ５について検
討を加えた結果、そのパッド21〜24……が図示したよう
に切断位置Ａ−Ａ’、Ｂ−Ｂ’においてパッド部の金属
膜が切断されるために、次に述べるような欠点を生じて
しまうことを見出した。
【００１９】即ち、図33（但し、説明に必要な主要部分
のみを概略的に示す：以下、同様）に示すように、テス
ト後にＡ−Ａ’及びＢ−Ｂ’を切断端としてスクライブ
して、図34に示すように各ＩＣチップエリア３に分離し
た場合、Ａ−Ａ’及びＢ−Ｂ’に沿ってパッド23もこの
全長に亘って連続的に切断されることになるが、この
際、パッドの一部23ａがＩＣチップ３の端部に残ると同
時に、そのパッドメタルの切削屑（切断バリ）23ｂが発
生してしまう。
【００２０】こうした切削屑23ｂはパッド23の長さに対
応して発生し、パッド23の部分が切断方向に長ければ長
い程、切削屑23ｂは長くなり、上記したパッド23では切
削屑23ｂは必然的に長くなってしまう。
【００２１】このような切削屑23ｂを残したまま、図35
〜図37に示すように、ＩＣチップ３のシリコン基板27上
の絶縁膜25上に設けた出力パッド18（入力パッド17につ
いても同様）に対して図28で示したと同様に、リードフ
レームのインナーリード８ａをバンプ電極15を介してボ
ンディングすると、上記の長い切削屑23ｂが相隣接する
インナーリード８ａ又は８ａに接触し、これによってイ
ンナーリード８ａ−半導体チップ３間、場合によっては
両インナーリード間が電気的に短絡してしまい、ＩＣチ
ップ３が不良品となることがある。
【００２２】こうした不良は、ＴＣＰによるボンディン
グではワイヤボンディングとは異なって、リード８ａと
ＩＣチップ３のエッジとの間隔ｄが小さい（この間隔ｄ
はチップのバンプ電極15の高さにより決まり、通常は15
〜20μｍと非常に小さい）ために、生じ易くなる。即
ち、上記したパッド23の切断方向の長さ（切断幅）は 1
00μｍと大きいために、切断後に生じる切削屑23ｂが上
記の間隔ｄよりもずっと長くなり、上記した短絡を簡単
に引き起こしてしまう。
【００２３】このような欠点をなくすためには、上記の
如き切削屑を発生させないようにすればよいが、この対
策として、パッド23の全体を含むようにして切断できる
幅広のブレードを使用することが一般的に採用可能であ
る。しかしながら、この場合には、ブレードの幅を考慮
してスクライブエリアを広くとる必要があり、半導体ウ
エハから得られるＩＣチップ数が減少してしまう。
【００２４】また、ブレードの幅を一定にしたまま、パ
ッド23のサイズをブレード幅以下にすることも考えられ
るが、現状ではパッド23のサイズを小さくすることには
限界があり、非現実的な対策である。
【００２５】
【発明が解決しようとする課題】本発明の目的は、上記
したＴＥＧのパッドの如きスクライブエリアの導電層を
含めて切断する際に切削屑による短絡等の不良を発生さ
せず、しかもこれをスクライブ幅やブレード幅、パッド
サイズを変更せずとも行える半導体ウエハ、及びこの半
導体ウエハから作製される半導体装置を提供することに
ある。
【００２６】
【課題を解決するための手段】即ち、本発明は、スクラ
イブエリアにこの長さ方向に沿って導電層が間欠的に形
成され、前記長さ方向において前記導電層が前記長さ方
向と交差する方向（特に直交する方向）における長さよ
りも小さい幅を有するように構成され、この小幅の領域
を含む前記長さ方向に沿って前記スクライブエリアが切
断されるように構成されている半導体ウエハに係るもの
である。
【００２７】本発明者は、本発明に到達する過程で上述
した不良の原因について種々検討を加えたところ、スク
ライブエリアの切断面の顕微鏡観察の結果、上述したパ
ッドメタルの切削屑は切断されるパッドの切断幅（切断
方向での幅）を最大長として発生し、これ以上に長いも
のは発生しないことを確認した。そして、この知見に基
いて、パッドの切削幅を小さくすれば切削屑も短くで
き、上述した如きＴＣＰのリード線（例えばインナーリ
ード）との接触を回避できるとの認識を持つに至り、本
発明に到達したものである。
【００２８】本発明によれば、パッドメタルの如き導電
層がスクライブエリアにおいてこの長さ方向に間欠的に
形成され（即ち、複数個の導電層が互いに所定の間隔を
置いて設けられ）、スクライブエリアの長さ方向におけ
る各導電層の幅がその交差方向の長さよりも小さく、こ
の小幅の部位で切断されるようにしているので、導電層
の切断幅を従来のものよりもずっと小さくでき、従っ
て、切断の際に生じる切削屑をより短くすることができ
る。ここで、導電層の幅は２〜30μｍが望ましく、更に
２〜10μｍが望ましい。
【００２９】このため、切削屑を残したままでも、切断
後の半導体チップにリード線をボンディングしたとき、
このリード線に対して切削屑が接触することはなく、上
述した如きリード線−半導体チップ間、リード線間の短
絡を効果的に防止することができる。しかも、切削屑を
短くできることから、既述したように切削屑を生じさせ
ないためにスクライブ幅やブレード幅をパッドに対し相
対的に大きくしたり、パッドサイズを小さくしなくても
よく、半導体ウエハから得られる半導体チップの個数も
増やすことができる。
【００３０】そして、本発明の半導体ウエハにおいて、
上記の間欠的に形成された導電層の幅（スクライブエリ
アの長さ方向における切断幅）は、スクライブエリアの
切断によって分離される半導体チップの信号入力及び／
又は出力用のパッドに結合されるリード線（例えばイン
ナーリード）と、前記半導体チップとの間隔以下に設定
される必要がある。
【００３１】これは、導電層の切削屑の長さはその切断
幅以下となる、との知見に基づくものであって、導電層
の切断幅をリード線と半導体チップとの間隔以下にする
と、半導体チップから延びる導電層の切削屑は前記間隔
以下となり、半導体チップ（具体的には、切断後に残る
導電層）の切削屑がリード線には接触しない。この結
果、導電層とリード線との接触によるリード線−半導体
チップ間、リード線間の短絡は生じない。
【００３２】本発明の半導体ウエハにおいては、間欠的
に形成された導電層間が導電性の連結部分によって互い
に連結されていること、特に、共通の導電性連結部によ
って互いに（或いは一体に）接続されていることが導電
層をパッドとして用いる場合には望ましい。例えば、間
欠的に形成された導電層がこの連結部分の両側に形成さ
れることができる。
【００３３】また、上記導電層は、その端部側でより幅
狭となっていることが、切断を一層容易にし、切削屑も
減らす上で望ましい。そして、この導電層は、端部側で
隆起していると、プロービング時にその隆起部分がプロ
ーブ針のストッパとして作用し、作業を行い易くなる。
【００３４】また、本発明は、スクライブエリアにこの
長さ方向及び幅方向に沿って導電層がそれぞれ間欠的に
形成され、これらの導電層が下地層と接続されており、
前記導電層を含めて前記長さ方向に沿って前記スクライ
ブエリアが切断されるように構成されている半導体ウエ
ハも提供するものである。
【００３５】この半導体ウエハも、導電層がスクライブ
エリアの切断方向（長さ方向）に間欠的に形成されてい
るので、上記したと同様に、スクライブ幅、ブレード幅
及び導電層のサイズを変更せずとも導電層の切削屑を短
くすることができると共に、下地層によって十二分に支
持されるために、導電層をスクライブエリアの幅方向
（長さ方向と直交する方向）にも間欠的に形成でき、全
体として孤立した島状に形成可能となる。下地層が上記
した導電層の連結作用（導電層間の接続機能）もあれ
ば、導電層自体に連結部を設ける必要はない。
【００３６】本発明の半導体ウエハでは、上記の導電層
（特にメタル層）は、例えば既述したＴＥＧの端子電極
（パッド）としてスクライブエリアに設けられるのがよ
い。即ち、スクライブエリアにテスト用の素子が設けら
れ、このテスト用の素子のパッドとして導電層が形成さ
れている場合、パッドとしての導電層にプローブ針を接
触させてテストが行われ、このテスト後にスクライブエ
リアが切断されて前記導電層の少なくとも一部がテスト
用の素子と共に除去されることになる。
【００３７】本発明は、上記した半導体ウエハから作製
された半導体装置（半導体チップ）も提供するものであ
るが、この半導体装置においては、半導体ウエハのスク
ライブエリアの切断後に、この切断位置に導電層の残存
部分が間欠的に存在していることがある。
【００３８】このような導電層の残存部分の形状又はパ
ターンから切断前の導電層の形状が判別可能である。な
お、この残存部分は、そのまま半導体チップに残されて
も、実質的にチップの特性や性能に悪影響を及ぼすこと
はない。
【００３９】本発明の半導体装置では、実際には、信号
入力及び／又は出力用のパッドが設けられており、この
パッドに対してリード線（例えばインナーリード）がＴ
ＣＰの接合方式等により結合される。
【００４０】また、この半導体装置は、上記した半導体
ウエハをスクライブエリアにおいて切断して各半導体チ
ップを分離する工程と、この分離された半導体チップの
信号入力及び／又は出力用のパッドにリード線（例えば
インナーリード）をＴＣＰの接合方式等により結合する
工程とを有する製造方法によって製造することができ
る。
【００４１】
【実施例】以下、本発明の実施例を説明する。
【００４２】図１〜図14は、本発明をＴＣＰ（Tape Car
rier Package）に適用した第１の実施例を示すものであ
る。
【００４３】本実施例によれば、半導体（シリコン）ウ
エハのスクライブエリア２には、図１〜図４に示す如き
櫛形のパッド33がＴＥＧ（Test Element Group）のプロ
ービングテスト用の端子電極として形成されている。そ
の他の構成は、基本的には図36に示したものと同様であ
り、共通部分には共通符号を付してその説明を省略する
ことがある（以下、同様）。
【００４４】パッド33は、スクライブエリア２の長さ方
向（スクライブ方向）に幅ａを有し、切断方向にピッチ
ｂで規則的かつ間欠的に配列された枝部33Ａと、これら
の枝部を中央位置でスクライブ方向に接続する直線状で
幅ｃの連結部33Ｂとからなっている。また、この例の場
合、パッド33の中心部には、下地層40とコンタクトをと
るためのコンタクト部33Ｃが矩形状に設けられている。
【００４５】このパッド33においては、間欠的に配列さ
れた各枝部33Ａが切断されるために、切断方向での枝部
33Ａの幅ａが本発明の上記した目的を実現する上で非常
に重要である。
【００４６】即ち、上述したように、インナーリード８
ａと半導体チップ３との間隔ｄ（バンプ電極15の高さに
相当）は通常は15〜20μｍであり、この間隔ｄ以下に上
記の枝部33Ａの幅ａを設定すればよいが、間隔ｄのばら
つきを考慮すると、パッドの切削屑の長さが10μｍ以下
となるように幅ａを設定すること（即ち、幅ａを10μｍ
以下、例えば５μｍとすること）が必要である。
【００４７】このように、パッド枝部33Ａの幅ａを設定
すれば、後述の図６でのスクライブ（切断：ダイシング
とも言う。）時に枝部33Ａから生じる切削屑33ａの長さ
を10μｍ以下とすることができ、図９及び図10で述べる
ようにインナーリード８ａと半導体チップ３との間の短
絡を効果的に防止することができるのである。
【００４８】他方、パッド33は、図２及び図５に示す如
きプローブ針（例えばタングステン針）41との電気的接
触をとる必要があるので、例えば幅ａが５μｍのメタル
33Ａが一本だけでは信頼性のある接触は得られない。
【００４９】タングステン針41は、先端の形状が図５の
ようになっており、通常の量産ラインで使用されるもの
の先端径ｒは25〜40μｍであるので、パッド33の枝部33
Ａを幅ａで10〜20μｍのピッチｂの繰り返しパターンに
配置することによって、図２に示すようにタングステン
針41とメタルライン33Ａの位置関係によらず常に１箇所
以上でタングステン針41とパッド33との接触を得ること
ができる。
【００５０】この例においては、パッド33の枝部33Ａの
幅ａを５μｍ、ピッチｂを10μｍとし、従来のパッド23
の切断方向での長さ(100μｍ前後：図33参照）を上記ピ
ッチｂで枝部33Ａが覆う如くに配置しているので、タン
グステン針41−パッド33間の電気的接触を従来のパッド
と同等にとることができる。
【００５１】この例によるパッド33において、枝部33Ａ
は何れかの位置で互いに一体に連結されて電気的に接続
されることにより、パッド機能を発揮することができ
る。図１はその一例を示し、あたかもあばら骨の如く
に、中央の背骨部（連結部33Ｂ）とこの連結部から両側
に間欠的に配された枝骨部（枝部33Ａ）とからなってい
る。
【００５２】ここでは、連結部33Ｂの太さ（又は幅）ｃ
は10μｍとしてよいが、これはスクライブ用のブレード
の幅（例えば35μｍ）以下であるから、切断（又はダイ
シング）時のブレード等のアライメントの誤差は±５μ
ｍであり、ブレード幅として例えば35μｍを使用した場
合、切断時の機械的損傷幅（約５μｍ）を考慮すると、
実際の切断幅は約40μｍとなり、連結部33Ｂは十分に切
除できる幅を有していることになる。このアライメント
誤差では、連結部33Ｂの太さｃは30μｍ以下とする必要
がある。但し、連結部33Ｂの太さｃは使用するブレード
に応じて変化させてよく、また、連結部33Ｂは切断ライ
ンＡ−Ａ’、Ｂ−Ｂ’から十分に離れていればパッド33
の中央位置に設けなくてもよい。
【００５３】この場合、図６（Ａ）に示すように、パッ
ド33のスクライブ幅方向の長さｅを75μｍとし、設定通
りにＡ−Ａ’、Ｂ−Ｂ’に沿って40μｍのダイシング幅
で枝部33Ａを切断したとすれば、切断後に枝部33Ａは両
側にそれぞれ17.5μｍずつ残る。
【００５４】ところが、図６（Ｂ）に示すように、アラ
イメントが最大にずれた場合でも、切断後に枝部33Ａは
最小で12.5μｍ残るので、引き廻し配線20を切断したり
或いはそれに悪影響を及ぼすようなことはない。
【００５５】また、パッド33の中心部のコンタクト部33
Ｃは例えば25μｍ×25μｍのサイズに設けられている
が、図６（Ｂ）に示した最大のアライメントずれでも、
切断ラインＡ−Ａ’とコンタクト部33Ｃとは 2.5μｍ離
れているため、コンタクト部33Ｃを切断することはな
く、小幅（ａ）の枝部33Ａを常に切断することができ
る。
【００５６】次に、上記した構成のパッド33をスクライ
ブエリア２にＴＥＧのテスト用として設けた半導体ウエ
ハのダイシングについて、図７〜図11で説明する。
【００５７】図７は、Ａ−Ａ’及びＢ−Ｂ’を切断ライ
ン（切断面）とするスクライブエリア２を示している。
これらの切断ラインは、パッド33の小幅の枝部33Ａ上に
位置させる。なお、パッド33上は仮想線で示される如く
保護膜が窓部50で開口、除去されている。
【００５８】そして、Ａ−Ａ’及びＢ−Ｂ’に沿って図
８に示すようにスクライブエリア２をブレードで切断し
て各半導体チップ３を分離する。パッド33の枝部33Ａ
は、その配列方向（切断方向）に切断されるが、各枝部
33Ａの幅ａは５μｍ程度と非常に小さいために、切削屑
が発生してもその長さは５μｍ以下と短いものである。
【００５９】従って、ダイシング後に図９に示すよう
に、枝部の一部33ａをチップ３に残したまま半導体チッ
プ３の出力パッド18（入力パッドについても同様）に対
しインナーリード８ａをボンディングしても、図10及び
図11に示すように、チップ３に残された枝部33ａの切削
屑33ｂはインナーリード８ａとチップ３との間隔ｄ（15
〜20μｍ）よりもずっと短いので、インナーリード８ａ
に接触することはない。
【００６０】即ち、枝部33Ａの切断によって生じるその
切削屑33ｂの長さは、その切断幅ａ以下（５μｍ以下）
にしかならないので、チップ３側からインナーリード８
ａに達すること（切削屑とインナーリードとの接触）は
なく、インナーリード８ａとチップ３との短絡やインナ
ーリード間の短絡も生じない。
【００６１】しかも、切削屑33ｂを短くできることか
ら、既述したように切削屑を生じさせないためにスクラ
イブ幅やブレード幅をパッドに対し相対的に大きくした
り、パッドサイズを小さくしなくてもよく、半導体ウエ
ハから得られる半導体チップの個数も増やすことができ
る。
【００６２】上記のダイシング後のリードボンディング
工程を経て半導体装置（パッケージ）を作製するが、こ
の製品においては、チップ３の端縁には上記の枝部33ａ
が残っていて判別可能である。そして、この枝部33ａは
装置の特性や性能に影響を与えるものではない。
【００６３】図12〜図14は、本実施例による半導体ウエ
ハの主要部分の具体的なパターンを示すものである。
【００６４】図12に示すように、各スクライブエリアに
は例えばＴＥＧ５が配置され、そして、このＴＥＧのテ
スト後は、Ａ−Ａ’、Ｂ−Ｂ’で示す切断端を以てスク
ライブエリア２がＡ−Ｂ又はＡ’−Ｂ’の幅のブレード
で切断される。ＴＥＧ５は、種々のパターンの素子から
なっているが、図13には４種類（ＶＦＰ１、ＶＦＮ１、
ＬＧＰ１、ＬＧＮ１）のＭＯＳトランジスタをそれぞれ
示した。
【００６５】そして、こうしたＭＯＳトランジスタの各
電極は、配線20を介して絶縁膜26上のパッド（端子電
極）31、32、33、34……へと導かれ、これらのパッドに
プローブ針を接触させ、プロービングテストによりＭＯ
Ｓトランジスタの電気的特性が測定される。パッド31等
は上記したパッド33と同様に形成され、配線20と共に金
属（例えば銅などの少量の添加物を含有するアルミニウ
ム）からなっていてよい。また、各パッドには、枝部31
Ａ、32Ａ、33Ａ、34Ａ、連結部31Ｂ、32Ｂ、33Ｂ、34
Ｂ、コンタクト部31Ｃ、32Ｃ、33Ｃ、34Ｃが設けられて
いる。
【００６６】図14〜図27は、パッド33の形状を変更した
本発明の他の種々の実施例を示すものである。
【００６７】図14は、パッド33の背骨部（連結部）33Ｂ
の延長位置から配線20が設けられているが、パッド中央
のコンタクト部33Ｃを除いた例を示す。
【００６８】なお、図14において、配線20が仮想線のよ
うにパッドの角部から延設されてもよい。また、連結部
33Ｂの位置もＡ−Ａ’、Ｂ−Ｂ’の切断ラインから十分
離れていれば、図14に仮想線で示すようにパッドの一方
の側端に設けることができる（これは図１等の他の例で
も同様である）。
【００６９】また、連結部33Ｂの本数も１本に限らず、
複数本（例えば２本）が図15のように設けられていても
よい。
【００７０】図16の例では、パッド33の枝部33Ａ（幅は
例えば８μｍ）をその端部側で幅狭（例えば３μｍ幅）
とし、この幅狭部33Ａ’の下側にポリシリコン層44を設
けることによって、図17（Ａ）のように突部45を形成し
ている。
【００７１】この突部45によって、プローブ針41をパッ
ド33上に当ててプロービングテストを行うときに、プロ
ーブ針41が仮想線のように滑って位置ずれしようとして
も、これを突部45が阻止する。即ち、突部45はストッパ
として作用し、常に一定の位置でプロービングを行うこ
とができる。また、連結部33Ｂに隣接する枝部33Ａの幅
を比較的広くしているので、そこでのプローブ針41の接
触は十分となる。
【００７２】ポリシリコン層44は、主としてパッド33の
枝部33Ａ’下にのみ設ける場合は、ポリシリコン層44は
枝部33Ａ’と直接接触して設けてよいが、この場合はポ
リシリコン層44の導電性を利用して各枝部間を接続でき
るため、連結部33Ｂはあえて設ける必要はない。
【００７３】ポリシリコン層44と枝部33Ａ’との間に
は、図17（Ｂ）のように層間絶縁膜46を介在させてもよ
い。この場合も、突部45を形成できるので、上記と同様
の効果が得られるが、層間絶縁膜46によってポリシリコ
ン層44−枝部33Ａ’間が絶縁されるので、ポリシリコン
層44は複数のパッド間（図13参照）に亘って延設され、
それぞれのパッドにおいて図17（Ｂ）と同様の構造をと
ることができる。
【００７４】図18は、パッド33の枝部33Ａを変形し、そ
の端部へ行くに従って多段階的に（或いは順次）幅狭に
形成した例を示す。
【００７５】このように構成すると、連結部33Ｂ側の枝
部33Ａは比較的太いためにプローブ針との接触をとり易
く、また、切断ラインＡ−Ａ’、Ｂ−Ｂ’上の枝部33
Ａ’は幅狭であって、切削屑の長さも短くなり、有利で
ある。
【００７６】図19及び図20の例では、パッド33の枝部33
Ａの下地層として層間絶縁膜56を介してポリシリコン層
54を枝部33Ａと例えば同一パターンに設け、層間絶縁膜
56に形成した複数個のコンタクトホール53を通して枝部
33Ａをポリシリコン層54に接続している。
【００７７】上述した例はいずれも、パッド枝部33Ａが
幅狭であるため、上述した優れた効果は奏するが、その
切断時に枝部33Ａがめくれ上がり、これが原因で長い切
削屑が生じる可能性がある。
【００７８】しかしながら、枝部33Ａはコンタクトホー
ル53を介して下地のポリシリコン層54に接続され、十分
に支持されているため、切断時に枝部33Ａがめくれ上が
ることはなく、所望の切断を行うことができる。このた
めには、コンタクトホール53の平面形状（即ち、接続
面）は円形よりも長円形とした方が望ましいと考えられ
る。
【００７９】図21及び図22の例によれば、１つのパッド
33において、スクライブエリアの長さ方向及び幅方向に
沿って金属層63がそれぞれ間欠的に形成され、これらの
金属層63は上記長さ方向に沿って交互に１幅分だけ規則
的にずれた位置に複数列形成されている。
【００８０】そして、これらの金属層63は層間絶縁膜66
のコンタクトホール73を介して導電性の下地ポリシリコ
ン層64と接続されており、金属層63を含めて前記長さ方
向に沿ってＡ−Ａ’、Ｂ−Ｂ’ライン上でスクライブエ
リアが切断されるように構成されている。
【００８１】この例による半導体ウエハも、金属層63が
スクライブエリアの切断方向（長さ方向）に間欠的に形
成されているので、上記したと同様に、スクライブ幅、
ブレード幅及び導電層のサイズを変更せずとも金属層63
の切削屑を短くすることができる。
【００８２】しかも、下地ポリシリコン層64によって十
二分に支持されるために、金属層63をスクライブエリア
の幅方向（長さ方向と直交する方向）に連設しないで島
状に間欠的に形成でき、全体として孤立した島状に形成
可能となる。
【００８３】下地層64がパッド33の全域に設けられてい
て導電性があり、かつ、金属層63の連結作用（金属層間
の接続機能）もあれば、金属層自体に上述した如き連結
部を設ける必要はない。
【００８４】図23及び図24は、半導体ウエハのダイシン
グ後に、上述のＴＣＰの接合方式に代えて、ワイヤ88に
よるボンディングを半導体チップのパッド18に対し行う
例を示す（但し、バンプ電極15は不要である）。
【００８５】このワイヤボンディングも、パッド33の幅
狭の枝部33Ａをダイシングした後の切削屑33Ｃが短いた
めに、ワイヤ88が仮想線の如くに垂れ下がったとしても
切削屑33ａの接触が生じないので、上述したと同様にワ
イヤ88−チップ３間の短絡は発生することはない。
【００８６】図25に示す例では、図13に示したパッドパ
ターンに比べて、スクライブエリア２の長さ方向にメタ
ル層（例えばアルミニウム）を幅ａ及びピッチｂで連続
して設け、ＴＥＧのパッド31乃至34の各長さｌで背骨部
としての連結部31Ｂ、32Ｂ、33Ｂ、34Ｂを前記メタル層
と異なる他の物質、例えばポリシリコン層44（図17参
照）で前記メタル層下部に形成し、前記ポリシリコン層
44と前記メタル層がコンタクトするように設けている点
が異なっている。
【００８７】このように各メタル層を完全に分離して形
成しても、下層の他の導電層で結合されており、メタル
層の割合が少なくなるため、ブレードの目詰まりの度合
いが軽減され、同時に前述のメタル切削屑も短いものと
なる。
【００８８】以上、本発明の実施例を説明したが、上述
の実施例は本発明の技術的思想に基いて種々変形が可能
である。
【００８９】例えば、上述したパッドメタルのパターン
は、その切断幅がスクライブ幅方向の長さに比べて小さ
くなるような間欠的な形状であれば様々に変更してよ
く、スクライブエリアの長さ方向（スクライブライン方
向）に直交する若しくは平行なメタルパターンでなくて
もよく、また、その幅も変化させてよい。また、パッド
メタルの材質は、他の一般に用いられている配線材料も
使用可能である。
【００９０】その他、半導体ウエハの各部のパターンや
材質、ボンディング方法等も変更してよい。また、上述
の実施例では本発明をＬＣＤドライバに適用した場合を
主として示したが、本発明はその他各種のデバイスにも
適用可能である。
【００９１】
【発明の作用効果】本発明は上述した如く、パッドメタ
ルの如き導電層がスクライブエリアにおいてこの長さ方
向に間欠的に形成され（即ち、複数個の導電層が互いに
所定の間隔を置いて設けられ）、スクライブエリアの長
さ方向における各導電層の幅がその交差方向の長さより
も小さくしているので、この小幅の位置で切断した際、
導電層の切断幅を従来のものよりもずっと小さくでき、
従って、切断の際に生じる切削屑をより短くすることが
できる。
【００９２】このため、切削屑を残したままでも、切断
後の半導体チップにリード線をボンディングしたとき、
このリード線に対して切削屑が接触することはなく、上
述した如きリード線−半導体チップ間、リード線間の短
絡を効果的に防止することができる。しかも、切削屑を
短くできることから、既述したように切削屑を生じさせ
ないためにスクライブ幅やブレード幅を大きくしたり、
パッドサイズを小さくしなくてもよく、半導体ウエハか
ら得られる半導体チップの個数も増やすことができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体ウエハのスクライ
ブエリアを含む要部の概略拡大平面図である。
【図２】同要部におけるプロービング時の同様の平面図
である。
【図３】図１の III−III 線断面図である。
【図４】図１のIV−IV線断面図である。
【図５】同プロービングに用いるプローブ針の拡大斜視
図である。
【図６】同要部における切断（ダイシング）時の状況を
説明するためのパッドの概略拡大平面図である。
【図７】同要部における切断（ダイシング）位置を示す
概略拡大平面図である。
【図８】同切断後の同様の平面図である。
【図９】同切断後の半導体チップにリードをボンディン
グした状態の同様の平面図である。
【図10】図９のＸ−Ｘ線断面図である。
【図11】図９のXI−XI線断面図である。
【図12】同半導体ウエハのスクライブエリアを含む要部
の詳細を示す拡大平面図である。
【図13】同半導体ウエハのスクライブエリアでのＴＥＧ
（Test Element Group）の各パターンを示す平面図であ
る。
【図14】本発明の他の実施例によるパッドのパターンを
示す平面図である。
【図15】本発明の他の実施例によるパッドのパターンを
示す平面図である。
【図16】本発明の他の実施例によるパッドの要部の平面
図である。
【図17】プロービング時の図16のXVII−XVII線断面図で
ある。
【図18】本発明の他の実施例によるパッドのパターンを
示す平面図である。
【図19】本発明の他の実施例によるパッドの要部の平面
図である。
【図20】（Ａ）は図19の XXA−XXA 線断面図、（Ｂ）は
図19の XXB−XXB 線断面図である。
【図21】本発明の他の実施例によるパッドのパターンを
示す平面図である。
【図22】図21のXXII−XXII線断面図である。
【図23】本発明の他の実施例による半導体ウエハの切断
（ダイシング）後の半導体チップにリードをボンディン
グした状態の要部の概略拡大平面図である。
【図24】図23のXXIV−XXIV線断面図である。
【図25】本発明の他の実施例による半導体ウエハのスク
ライブエリアでのパッドのパターンを示す平面図であ
る。
【図26】半導体ウエハ上の半導体チップのパターンを規
定するマスクのレイアウト図である。
【図27】複数の半導体チップを容する単位レチクルのレ
イアウト図である。
【図28】同レチクルを用いて得られた半導体チップをＬ
ＣＤ（液晶ディスプレイ）のドライバとして組み込んだ
状態の断面図である。
【図29】同ＬＣＤの概略平面図である。
【図30】同半導体チップをマウントするリードフレーム
の平面図である。
【図31】従来の半導体ウエハのスクライブエリアを含む
要部の詳細を示す拡大平面図である。
【図32】同半導体ウエハのスクライブエリアでのＴＥＧ
の各パターンを示す平面図である。
【図33】同半導体ウエハの要部における切断（ダイシン
グ）位置を示す概略拡大平面図である。
【図34】同切断後の同様の平面図である。
【図35】同切断後の半導体チップにリードをボンディン
グした状態の同様の平面図である。
【図36】図35の XXXVI−XXXVI 線断面図である。
【図37】図35のXXXVII−XXXVII線断面図である。
【符号の説明】
１・・・半導体ウエハ ２・・・スクライブエリア ３・・・半導体（ＩＣ）チップ ４・・・単位転写パターン ５・・・ＴＥＧ ７・・・ポリイミドフィルム ８・・・リードフレーム ８ａ、８ａ’・・・インナーリード ８ｂ、８ｂ’・・・アウターリード ９・・・ＬＣＤ 14・・・パッケージ 16・・・プリント配線基板 17・・・入力パッド 18・・・出力パッド 20・・・配線 23、31、32、33、34・・・ＴＥＧ用のパッド 23ａ、33ａ・・・パッドの残存部分 23ｂ、33ｂ・・・切削屑 25、26・・・保護膜 27・・・基板 31Ａ、32Ａ、33Ａ、33Ａ’、34Ａ・・・枝部 31Ｂ、32Ｂ、33Ｂ、34Ｂ・・・連結部 31Ｃ、32Ｃ、33Ｃ、34Ｃ・・・コンタクト部 41・・・プローブ針 42、44、54、64・・・ポリシリコン層 45・・・突部 46、56、66・・・層間絶縁膜 53、73・・・コンタクトホール 63・・・パッドメタル 88・・・ワイヤ 93・・・金属層 ａ・・・幅 ｂ・・・ピッチ Ａ−Ａ’、Ｂ−Ｂ’・・・切断ライン

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 スクライブエリアにこの長さ方向に沿っ
    て導電層が間欠的に形成され、前記長さ方向において前
    記導電層が前記長さ方向と交差する方向における長さよ
    りも小さい幅を有する半導体ウエハ。
  2. 【請求項２】 間欠的に形成された導電層間が導電性の
    連結部分によって互いに連結されている、請求項１に記
    載した半導体ウエハ。
  3. 【請求項３】 間欠的に形成された導電層がこの連結部
    分の両側に形成されている、請求項２に記載した半導体
    ウエハ。
  4. 【請求項４】 導電層がその端部側でより幅狭となって
    いる、請求項１〜３のいずれか１項に記載した半導体ウ
    エハ。
  5. 【請求項５】 導電層の端部側が隆起している、請求項
    １〜４のいずれか１項に記載した半導体ウエハ。
  6. 【請求項６】 導電層が下地層と接続されている、請求
    項１〜５のいずれか１項に記載した半導体ウエハ。
  7. 【請求項７】 下地層がポリシリコンからなっている、
    請求項６に記載した半導体ウエハ。
  8. 【請求項８】 スクライブエリアにこの長さ方向及び幅
    方向に沿って導電層がそれぞれ間欠的に形成され、これ
    らの導電層が下地層と接続されている半導体ウエハ。
  9. 【請求項９】 下地層が各導電層間を接続している、請
    求項８に記載した半導体ウエハ。
  10. 【請求項10】 下地層がポリシリコンからなっている、
    請求項８又は９に記載した半導体ウエハ。
  11. 【請求項11】 導電層が金属からなっている、請求項１
    〜10のいずれか１項に記載した半導体ウエハ。
  12. 【請求項12】 スクライブエリアにテスト用の素子が設
    けられ、このテスト用の素子のパッドとして導電層が形
    成されている、請求項１〜11のいずれか１項に記載した
    半導体ウエハ。
  13. 【請求項13】 スクライブエリアの切断によって分離さ
    れる半導体チップの信号入力及び／又は出力用のパッド
    に結合されるリード線と、前記半導体チップとの間隔以
    下に、間欠的に形成された導電層の幅が設定されてい
    る、請求項１〜12のいずれか１項に記載した半導体ウエ
    ハ。
  14. 【請求項14】 請求項１〜13のいずれか１項に記載した
    半導体ウエハから作製された半導体装置。
JP6117626A 1994-05-06 1994-05-06 半導体ウエハ及び半導体装置 Pending JPH07302773A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6117626A JPH07302773A (ja) 1994-05-06 1994-05-06 半導体ウエハ及び半導体装置
US08/435,594 US5654582A (en) 1994-05-06 1995-05-05 Circuit wafer and TEG test pad electrode
EP95106826A EP0681323A3 (en) 1994-05-06 1995-05-05 Test element group of a semiconductor wafer and semiconductor device
KR1019950011231A KR950034544A (ko) 1994-05-06 1995-05-06 반도체 웨이퍼 및 반도체 디바이스
TW084106733A TW279246B (ja) 1994-05-06 1995-06-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6117626A JPH07302773A (ja) 1994-05-06 1994-05-06 半導体ウエハ及び半導体装置

Publications (1)

Publication Number Publication Date
JPH07302773A true JPH07302773A (ja) 1995-11-14

Family

ID=14716396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6117626A Pending JPH07302773A (ja) 1994-05-06 1994-05-06 半導体ウエハ及び半導体装置

Country Status (5)

Country Link
US (1) US5654582A (ja)
EP (1) EP0681323A3 (ja)
JP (1) JPH07302773A (ja)
KR (1) KR950034544A (ja)
TW (1) TW279246B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282484A (ja) * 2002-03-25 2003-10-03 Seiko Instruments Inc 半導体装置の製造方法
JP2005158832A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体ウエハとその製造方法および半導体チップの製造方法
JP2005191334A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェーハ
JP2008085043A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
WO2016079969A1 (ja) * 2014-11-19 2016-05-26 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法
US11714123B2 (en) 2020-09-02 2023-08-01 United Semiconductor Japan Co., Ltd. Probe position monitoring structure and method of monitoring position of probe

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473218B2 (ja) * 1995-10-24 2003-12-02 日産自動車株式会社 半導体集積回路
US6133582A (en) * 1998-05-14 2000-10-17 Lightspeed Semiconductor Corporation Methods and apparatuses for binning partially completed integrated circuits based upon test results
JP2001135597A (ja) * 1999-08-26 2001-05-18 Fujitsu Ltd 半導体装置の製造方法
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
TW559970B (en) * 2001-04-05 2003-11-01 Kawasaki Microelectronics Inc Test circuit, semiconductor product wafer having the test circuit, and method of monitoring manufacturing process using the test circuit
JP3726711B2 (ja) * 2001-05-31 2005-12-14 セイコーエプソン株式会社 半導体装置
KR100395880B1 (ko) 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
JP3940694B2 (ja) * 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
US7075107B2 (en) * 2004-05-06 2006-07-11 Advanced Analog Technology, Inc Semiconductor wafer and manufacturing process thereof
US20080164469A1 (en) * 2007-01-08 2008-07-10 Myoung-Soo Kim Semiconductor device with measurement pattern in scribe region
US20080246031A1 (en) * 2007-04-09 2008-10-09 Hao-Yi Tsai PCM pad design for peeling prevention
US8017942B2 (en) * 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
JP2013168624A (ja) * 2012-01-20 2013-08-29 Semiconductor Components Industries Llc 半導体装置
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
US9075103B2 (en) * 2012-10-05 2015-07-07 United Microelectronics Corp. Test structure for wafer acceptance test and test process for probecard needles
KR102677081B1 (ko) 2016-12-28 2024-06-21 삼성전자주식회사 소잉 라인 상에 비아 홀이 내재된 패드가 배치되는 스크라이브 레인 구조
KR102653165B1 (ko) * 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
CN111653548A (zh) * 2020-06-18 2020-09-11 京东方科技集团股份有限公司 一种显示基板、显示面板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2176653B (en) * 1985-06-20 1988-06-15 Gen Electric Plc Method of manufacturing integrated circuits
JPH0666392B2 (ja) * 1988-04-20 1994-08-24 日本電気株式会社 半導体装置の製造方法
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
JP2905500B2 (ja) * 1988-07-27 1999-06-14 三菱電機株式会社 半導体装置の製造方法
US5016080A (en) * 1988-10-07 1991-05-14 Exar Corporation Programmable die size continuous array
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH0758725B2 (ja) * 1990-01-19 1995-06-21 株式会社東芝 半導体ウェハ
US5206181A (en) * 1991-06-03 1993-04-27 Motorola, Inc. Method for manufacturing a semiconductor device with a slotted metal test pad to prevent lift-off during wafer scribing

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282484A (ja) * 2002-03-25 2003-10-03 Seiko Instruments Inc 半導体装置の製造方法
JP2005158832A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 半導体ウエハとその製造方法および半導体チップの製造方法
JP2005191334A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェーハ
JP2008085043A (ja) * 2006-09-27 2008-04-10 Oki Electric Ind Co Ltd 半導体ウェハ、半導体チップおよび半導体チップの製造方法。
US7755084B2 (en) 2006-09-27 2010-07-13 Oki Semiconductor Co., Ltd. Semiconductor wafer, semiconductor chip and method of manufacturing semiconductor chip
WO2016079969A1 (ja) * 2014-11-19 2016-05-26 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法
US11714123B2 (en) 2020-09-02 2023-08-01 United Semiconductor Japan Co., Ltd. Probe position monitoring structure and method of monitoring position of probe
US11994556B2 (en) 2020-09-02 2024-05-28 United Semiconductor Japan Co., Ltd. Probe position monitoring structure and method of monitoring position of probe

Also Published As

Publication number Publication date
EP0681323A3 (en) 1998-04-15
KR950034544A (ko) 1995-12-28
EP0681323A2 (en) 1995-11-08
US5654582A (en) 1997-08-05
TW279246B (ja) 1996-06-21

Similar Documents

Publication Publication Date Title
JPH07302773A (ja) 半導体ウエハ及び半導体装置
US6714030B2 (en) Semiconductor inspection apparatus
US5477062A (en) Semiconductor wafer
KR100476900B1 (ko) 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치
JPS61111561A (ja) 半導体装置
US4967146A (en) Semiconductor chip production and testing processes
US5319224A (en) Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof
US20150111317A1 (en) Method of manufacturing semiconductor device
US6531709B1 (en) Semiconductor wafer and fabrication method of a semiconductor chip
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20020080277A (ko) Ｔｅｇ 소자들을 가지는 반도체 장치
US5616931A (en) Semiconductor device
KR101126061B1 (ko) Ｔｃｐ형 반도체 디바이스 및 그 테스트 방법
KR101065165B1 (ko) 반도체 장치 패키지의 본드 와이어 재 루트를 위한 디스크리트 도전층을 사용한 반도체 장치
JPH0773106B2 (ja) 半導体装置の製造方法
KR100519657B1 (ko) 테스트 패드를 갖는 반도체 칩과 그를 이용한 테이프캐리어 패키지
US8717059B2 (en) Die having wire bond alignment sensing structures
JP2014143236A (ja) 半導体装置
KR20200111369A (ko) 잔여 테스트 패턴을 포함하는 반도체 장치
KR19980040087A (ko) 액정표시장치
JPS6379337A (ja) 半導体基板
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JPH05343489A (ja) 半導体装置
JP7488492B2 (ja) 半導体ウエハ
JPS62183134A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202