JP2005158832A - 半導体ウエハとその製造方法および半導体チップの製造方法 - Google Patents

Abstract

【課題】半導体チップのスクライブ領域に沿って切断した時にパッド電極たる金属薄膜のバリや剥離・飛散を防止できる。
【解決手段】パッド電極５として、スクライブ方向と交わる前記スクライブ領域３の幅方向に沿って少なくとも３個の電極片５ａ，５ｂ，５ｃを配列する。これにより、モニター素子４の電気特性を評価する時には測定用プローブ針をパッド電極５へ確実に接触させることができる一方で、個々の半導体チップに分割する時には、スクライブ領域３の中央部にブレードを当てることで、スクライブ領域３の縁部のパッド電極５（電極片５ａ，５ｃ）を押し下げることなく切断することが可能となり、縁部でのバリの発生や、金属薄膜の剥離、飛散を防止できる。
【選択図】図１

Description

本発明は、半導体ウエハとその製造方法および半導体チップの製造方法に関し、特に半導体ウエハ上の半導体チップ領域間に設けるスクライブ領域におけるモニター素子の電極パッド構造に関する。

図５に示すように、半導体ウエハ１においては、主面上に複数の半導体チップ領域２（以下、チップ領域２という）が形成され、隣接するチップ領域２間にスクライブ領域３が形成されており、半導体ウエハプロセスの終了後にスクライブ領域３に沿ってダイシングソーのブレードＢにより切断されることで、個々の半導体チップ２Ａに分割される。

チップ領域２に各種集積回路を形成する際には、半導体ウエハ１を種々の半導体製造プロセスにより処理しており、近年の高集積化に伴って、金属配線層と層間絶縁膜層を交互にそれぞれ２層以上積層することが多い。集積回路は各種半導体素子を組み合わせて形成するが、それらが正常に動作するかどうかは、前記半導体製造プロセス条件により異なってくる。そこで、半導体素子の特性あるいは半導体製造プロセス途中の種々のプロセス値を確認するためのモニター素子をスクライブ領域３に形成しておき、個々の半導体チップに分割する前に前記モニター素子を用いて特性検査を行う場合が多く、それにより半導体チップの良否を推定することが可能となる。

図６は半導体ウエハ１上のスクライブ領域３の一部を拡大した図である。スクライブ領域３内のモニター素子４にはトランジスタや抵抗などが形成されており（図示せず）、このモニター素子４を外部測定器に電気的に接続するためのパッド電極５もスクライブ領域３内に形成されている。パッド電極５はＡｌやＡｌ合金などの金属薄膜をパターニングして形成されていて、このパッド電極５に検査用プローブの針を当ててモニター素子４の電気特性を評価する。特性検査の終了後に半導体ウエハ１をチップ領域２ごとに分割する。その際に、ダイシングソーの回転ブレードをスクライブ領域３に押し当てて切断するので、スクライブ領域３内のモニター素子４およびパッド電極５はブレードによって押しつぶされ、破断されることになる。

ところが、モニター素子４用のパッド電極５は、検査用プローブ針との接触を容易にするために、位置合わせ精度の観点から、プローブ針の先端径に比べて大きく設定される一方で、ダイシングソーのブレードは、切断の際のチッピングやクラックがチップ領域２に影響を及ぼさないようにスクライブ領域３の幅より充分小さい幅のものが用いられており、パッド電極５の幅よりもブレード幅の方が狭い。そのため、パッド電極５たる金属薄膜の一部がブレードの幅からはみ出し、ブレードによって押し下げられる部分と動かない部分とが発生する。このパッド電極５たる金属薄膜を構成するＡｌやＡｌ合金などの材料は延性があるので、ブレードによって押し下げられた部分は延び、ある量を超えると破断する。その際にその金属薄膜の一部がめくれあがって、バリが発生したり、ブレードからはみ出した部分の金属薄膜が剥離してしまい、飛散することがある。

上記したようなバリが発生すると、ボンディングワイヤーや実装のためのリードと短絡して電気的な不良を引き起こす可能性が高く、歩留りの低下を招くという問題があった。また金属薄膜が剥離して飛散すると、チップ領域２上に付着する可能性が高く、チップ領域２内のボンディングパッド上に付着してしまった場合には、隣接するボンディングパッド同士を短絡して動作不良を引き起こす可能性が高く、歩留りの低下を引き起こすという問題があった。

その対策として、パッド電極の内部に短冊状のスリットを設けることでバリの発生を低減する方法があるが（例えば、特許文献１参照）、パッド電極の内部のみをパターニングしてもモニター素子４への電気的なつながりを作っておく必要があるため、パッド電極を構成する金属薄膜は、切断の際にブレードによって押し下げられる部分と、動かない部分とが部分的に（スリット部以外では）つながっている。したがって、ボンディングワイヤーや実装用リードとの短絡の恐れのあるバリを完全になくすことは出来ず、また、金属薄膜の剥離や飛散に対しての効果は少ない。

またパッド電極を、スクライブ方向に沿う辺を有する方形状パターンとそれからスクライブ方向とほぼ直角方向に伸びる複数の棒状パターンとで構成することにより、スクライブ領域に残されるバリを小さくする方法があるが（例えば、特許文献２）、この方法でもバリを完全になくすことは出来ず、棒状パターンの剥離や飛散に対する抑制効果は少ない。

その他、パッド電極よりも幅の広いブレードを用いてパッド電極全体を切り落とす方法も考えられるが、そのためには切断の際のチッピングやクラックがチップ領域に影響を及ぼさないようにスクライブ領域を充分広くする必要があり、ウエハ当たりの半導体チップの取れ数が減少し、それによるコストアップにもつながるため、好ましくない。
特許第２８６７１３８公報 特開平９−２４６３４４公報

本発明は上記問題を解決するもので、半導体チップ領域間にパッド電極を含んだモニター素子を持ったスクライブ領域をなるべく幅狭く形成しながら、スクライブ領域に沿って切断した時にパッド電極たる金属薄膜のバリや剥離・飛散を防止できる半導体ウエハとその製造方法および半導体チップを提供することを目的とする。

上記課題を解決するために、本発明の半導体ウエハは、複数の半導体チップ領域とその各々を個別の半導体チップに分割するためのスクライブ領域とを設け、前記半導体チップ領域内に半導体素子を形成し、前記スクライブ領域内に前記半導体素子の特性検査を行うためのパッド電極を含んだモニター素子を形成した半導体ウエハにおいて、前記パッド電極を、スクライブ方向と交わる前記スクライブ領域の幅方向に沿って少なくとも３個配列したことを特徴とする。これにより、モニター素子の電気特性を評価する時には測定用プローブ針をパッド電極へ確実に接触させることができる一方で、個々の半導体チップに分割する時には、スクライブ領域の中央部にブレードを当てることで、スクライブ領域の縁部のパッド電極を押し下げることなく切断することが可能となり、縁部でのバリの発生や、金属薄膜の剥離、飛散を防止できる。

パッド電極は、スクライブ領域の幅方向の中央部とその両側に配置することができる。
また中央部のパッド電極に隣接するパッド電極は、スクライブ方向に沿って複数個配列することができる。

隣り合うパッド電極同士の間隔が、モニター素子の特性検査を行なうプローブ針の先端部の直径より狭いのが好ましい。
スクライブ領域の幅方向中央部のパッド電極の幅は、各半導体チップ領域を分割する際に使用するブレードの幅よりも狭くなるように設定するのが好ましい。使用するブレードによって完全に切り落とされることが必須である。

本発明の半導体ウエハの製造方法は、上記した半導体ウエハを製造する際に、半導体チップ領域に最表面より１層下の金属配線層をパターニングするのと同時に、スクライブ領域にモニター素子に接続する金属配線層をパターニングする第１工程と、半導体チップ領域およびスクライブ領域に、前記第１工程でパターニングされた金属配線層を覆う層間絶縁膜層を形成する第２工程と、半導体チップ領域およびスクライブ領域の前記層間絶縁膜層に、前記第１工程でパターニングされた金属配線層の所定部分を露出させる開口部を形成する第３工程と、半導体チップ領域およびスクライブ領域に、前記第３工程で形成された開口部に導電性金属を形成する第４工程と、半導体チップ領域に、前記第４工程で形成された導電性金属に接続する金属配線層やボンディングパッドである最表面金属層をパターニングするのと同時に、スクライブ領域に、前記第４工程で形成された導電性金属に接続する電極パッドをパターニングする第５工程とを行なうことを特徴とする。

本発明の半導体チップの製造方法は、上記した半導体ウエハを上記した製造方法により製造し、前記半導体ウエハのスクライブ領域のパッド電極にプローブ針を接触させてモニター素子の電気特性を評価し、その後に、前記スクライブ領域に沿ってダイシングソーにより個々の半導体チップに分割することを特徴とする。

本発明によれば、モニター素子のためのパッド電極を、スクライブ方向と交わる方向に沿って少なくとも３個配列することにより、スクライブ領域の幅を従来より広くしたり、ブレードの幅を太くすること無く、測定用プローブ針をパッド電極へ確実に接触させることができ、かつ、切断の際にパッド電極たる金属薄膜より発生するバリや、金属薄膜の剥離・飛散を防止することが可能となる。よって、スクライブ領域に沿って分割される半導体チップの動作不良の発生や、歩留り低下を防止することが可能となる。

以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体ウエハのスクライブ領域の部分拡大平面図である。半導体ウエハの全体構成は先に図５を用いて説明した従来のものと同様なので、図５を援用して詳しい説明を省略する。

図５に示すように、半導体ウエハ１においては、主面上に複数の半導体チップ領域２（以下、チップ領域２という）が形成され、隣接するチップ領域２間にスクライブ領域３が形成されており、半導体ウエハプロセスの終了後にスクライブ領域３に沿ってダイシングソーのブレードＢにより切断されることで、個々の半導体チップ２Ａに分割される。チップ領域２には、金属配線層と層間絶縁膜層がそれぞれ少なくとも２層、交互に形成されている。

図１に示すように、複数のチップ領域２に挟まれたスクライブ領域３内には、チップ領域２に形成された半導体素子（図示せず）の特性や半導体製造プロセスの安定性等を評価するためのモニター素子４が、このモニター素子４を外部測定器に電気的に接続するためのパッド電極５とともに形成されている。

この半導体ウエハ１が従来のものと相違するのは、パッド電極５として複数の電極片、ここでは３個の電極片５ａ、５ｂ、５ｃが、スクライブ方向と直交する方向（スクライブ領域３の幅方向）に沿って間隔をおいて、かつ互いに並列に形成されている点である。

電極片５ａ、５ｂ、５ｃは、ＡｌやＡｌ合金などからなる金属薄膜であり、スクライブ方向に沿う辺を持った矩形に形成されている。これら電極片５ａ、５ｂ、５ｃは、スクライブ方向に沿う辺は同一寸法であり、それと交わる方向の辺が最も長い電極片５ｂがスクライブ領域３の幅方向の中央部に形成され、その両外側に対称に電極片５ａ、５ｃが形成されている。

図２（ａ）はパッド電極部分をさらに拡大して示す平面図、図２（ｂ）は同パッド電極部分の図２（ａ）におけるＡ−Ａ’断面図である。
電極片５ａはその直下の導電性金属層６を介して下層の第１の金属配線層７に接続され、電極片５ｂは導電性金属層６，６を介してそれぞれ第１および第２の金属配線層７に接続され、電極片５ｃは導電性金属６を介して第２の金属配線層７に接続されていて、これら電極片５ａ、５ｂ、５ｃはウエハ表面では互いに分離されていながらウエハ内部で互いに接続されている。このような接続は２組形成されている。電極片５ａ，５ｂ間、電極片５ｂ，５ｃ間の間隙は検査用プローブ針の直径より狭く、各金属配線層７よりも幅広い。

以下、上記パッド電極部分の製造方法を主体に半導体ウエハプロセスの一部を説明する。このパッド電極部分は、上記したように金属配線層と層間絶縁膜層をそれぞれ少なくとも２層、交互に備えるチップ領域２と同時に形成される。ここでは、最表面金属配線層の下の層を上から順に第１の層間絶縁膜層、第２の金属配線層・・・と呼ぶ。

チップ領域２に第２の金属配線層をパターニングするのと同時に、スクライブ領域３において、電極片５ａ，５ｂ間、電極片５ｂ，５ｃ間の間隙の下方となる所定位置に、チップ領域２の第２の金属配線層と同じ材料で金属配線層７を前記間隙よりも幅広くパターニングする。

次に、チップ領域２およびスクライブ領域３に第１の層間絶縁膜層を形成する。そして、チップ領域の第１の層間絶縁膜層に第２の金属配線層に接続するための開口部を形成するのと同時に、スクライブ領域の第１の層間絶縁膜層に、金属配線層７に接続するための開口部を形成する。そして、チップ領域２の開口部に導電性金属を形成するのと同時に、スクライブ領域３の開口部にチップ領域２の導電性金属と同じ材料で導電性金属層６を形成する。

その後に、チップ領域２に金属配線層やボンディングパッドなどの最表面金属配線層を形成するのと同時に、スクライブ領域３にチップ領域２の最表面金属配線層と同じ材料で電極片５ａ、５ｂ、５ｃをパターニングする。

このようにしてパッド電極部分を、チップ領域２に金属配線層と層間絶縁膜層とを形成する半導体ウエハの製造工程に何ら変更を加えることなく形成できる。
半導体ウエハプロセスが終了した後に、特性検査用プローブによりモニター素子４の電気特性を評価する。その際に、プローブ針が電極片５ａ、５ｂ、５ｃのいずれに配置されても、また電極片５ａ，５ｂ間の間隙、あるいは電極片５ｂ、５ｃ間の間隙に配置されても、モニター素子４の電気測定が可能である。

モニター素子４の電気特性の評価が終了した後に、半導体ウエハ１をダイシングソーによって個々の半導体チップに分割する。ダイシングソーのブレードは、スクライブ領域３の幅方向中央部の電極片５ｂの幅に対応する幅、たとえば電極片５ｂの幅よりも広い幅のものを選択する。それにより、スクライブ領域３の中央部にブレードを当てて半導体ウエハ１を切断する際に、パッド電極５ｂはブレードによって押し下げられる一方で、パッド電極５ａ，５ｃはパッド電極５ｂから分離されているため動かず、パッド電極５ｂ部分に引きずられることによる延びが発生することもないため、バリは発生せず、剥離・飛散することもない。よって、金属のバリや剥離のない半導体チップが得られる。

なお、電極片５ｂの幅に対応するブレードを選択するのでなく、逆に既存のブレードに対応させて電極片５ｂの幅を設定すれば、ブレード幅を選定する必要がなくなり、効率的である。バリや剥離もより確実に抑えることが出来る。

電極片５ａ、５ｂ、５ｃのように、複数の電極片をスクライブ領域３の幅方向の中央部とその両外側に形成する構成は、ブレード幅の選定および電極片幅の選定に好都合である。ただし、例えば４個の電極片を形成してその内の２個を中央部の電極片と捉えてもよいことは言うまでもない。
（実施の形態２）
図３は、本発明の実施の形態２における半導体ウエハのスクライブ領域の部分拡大平面図である。

この半導体ウエハでは、パッド電極５として、実施の形態１の半導体ウエハと同様に、
スクライブ領域３の幅方向中央部に電極片５ｂが形成され、その両外側に対称に電極片５ａ、５ｃが形成されている。

そしてさらに、電極片５ａ，電極片５ｂの間に５個の電極片５ｄ（詳しい図示を省略するが、端から順に５ｄ１，５ｄ２，５ｄ３，５ｄ４，５ｄ５と呼ぶ）がスクライブ方向に沿って配列して形成され、電極片５ｂ，電極片５ｃの間に電極片５ｅ（詳しい図示を省略するが、端から順に５ｅ１，５ｅ２，５ｅ３，５ｅ４，５ｅ５と呼ぶ）がスクライブ方向に沿って配列して形成されている。

図４（ａ）はパッド電極部分をさらに拡大して示す平面図、図４（ｂ）は同パッド電極部分の図４（ａ）におけるＢ−Ｂ’断面図、図４（ｃ）は同パッド電極部分の図４（ａ）におけるＣ−Ｃ’断面図である。

電極片５ｄ１，５ｄ３，５ｄ５はその直下の導電性金属層６，金属配線層７を介して電極片５ａに接続され、電極片５ｄ２，５ｄ４はその直下の導電性金属層６，金属配線層７を介して電極片５ｂに接続されている。また電極片５ｅ２，５ｅ４はその直下の導電性金属層６，金属配線層７を介して電極片５ｂに接続され、電極片５ｅ１，５ｅ３，５ｅ５はその直下の導電性金属層６，金属配線層７を介して電極片５ｃに接続されている。このため、電極片５ａ、５ｂ、５ｃ、５ｄ１〜５ｄ５、５ｅ１〜５ｅ５はウエハ表面では互いに分離されていながらウエハ内部で互いに接続されている。電極片５ａ、５ｂ、５ｃ、５ｄ１〜５ｄ５、５ｅ１〜５ｅ５のそれぞれの間の間隙は、検査用プローブ針の直径より狭く、金属配線層７，７よりも幅狭い。

このため、実施の形態１の半導体ウエハと同様に、プローブ針が電極片５ａ、５ｂ、５ｃ、５ｄ１〜５ｄ５、５ｅ１〜５ｅ５の何れに接触しても問題なくモニター素子４の電気測定が可能である。さらに、ダイシングソーのブレードが磨耗してその幅が多少大きくなった場合も確実にバリや剥離の発生を無くすことが可能であり、ブレードの交換頻度を低減することが出来、その分、製造コストも削減出来る。

本発明の半導体ウエハは、切断の際にパッド電極たる金属薄膜より発生するバリや、金属薄膜の剥離・飛散を防止する方法として有用であり、特にボンディングパッド間隔が狭く、積層層数が多い微細プロセスの半導体チップに適している。

本発明の実施の形態１における半導体ウエハのスクライブ領域の部分拡大平面図 図１のスクライブ領域のパッド電極部分の拡大平面図および断面図 本発明の実施の形態２における半導体ウエハのスクライブ領域の部分拡大平面図 図３のスクライブ領域のパッド電極部分の拡大平面図および断面図 従来よりある半導体ウエハ上の半導体チップ領域とスクライブ領域の配置を示す部分平面図 従来の半導体ウエハのスクライブ領域の部分拡大平面図

符号の説明

１ 半導体ウエハ
２ チップ領域
３ スクライブ領域
４ モニター素子
５ パッド電極
５ａ〜５ｅ 電極片
６ 導電性金属
７ 金属配線層

Claims (7)

1. 複数の半導体チップ領域とその各々を個別の半導体チップに分割するためのスクライブ領域とを設け、前記半導体チップ領域内に半導体素子を形成し、前記スクライブ領域内に前記半導体素子の特性検査を行うためのパッド電極を含んだモニター素子を形成した半導体ウエハにおいて、前記パッド電極を、スクライブ方向と交わる前記スクライブ領域の幅方向に沿って少なくとも３個配列した半導体ウエハ。
2. パッド電極は、スクライブ領域の幅方向の中央部とその両側に配置した請求項１記載の半導体ウエハ。
3. 中央部のパッド電極に隣接するパッド電極は、スクライブ方向に沿って複数個配列した
   請求項２記載の半導体ウエハ。
4. 隣り合うパッド電極同士の間隔が、モニター素子の特性検査を行なうプローブ針の先端部の直径より狭い請求項１から請求項３のいずれかに記載の半導体ウエハ。
5. スクライブ領域の幅方向中央部のパッド電極の幅は、各半導体チップ領域を分割する際に使用するブレードの幅よりも狭くなるように設定した請求項１から請求項４のいずれかに記載の半導体ウエハ。
6. 請求項１記載の半導体ウエハの製造方法であって、
   半導体チップ領域に最表面より１層下の金属配線層をパターニングするのと同時に、スクライブ領域にモニター素子に接続する金属配線層をパターニングする第１工程と、
   半導体チップ領域およびスクライブ領域に、前記第１工程でパターニングされた金属配線層を覆う層間絶縁膜層を形成する第２工程と、
   半導体チップ領域およびスクライブ領域の前記層間絶縁膜層に、前記第１工程でパターニングされた金属配線層の所定部分を露出させる開口部を形成する第３工程と、
   半導体チップ領域およびスクライブ領域に、前記第３工程で形成された開口部に導電性金属を形成する第４工程と、
   半導体チップ領域に、前記第４工程で形成された導電性金属に接続する金属配線層やボンディングパッドである最表面金属層をパターニングするのと同時に、スクライブ領域に、前記第４工程で形成された導電性金属に接続する電極パッドをパターニングする第５工程と
   を行なう半導体ウエハの製造方法。
7. 請求項１記載の半導体ウエハを請求項６記載の製造方法により製造し、前記半導体ウエハのスクライブ領域のパッド電極にプローブ針を接触させてモニター素子の電気特性を評価し、その後に、前記スクライブ領域に沿ってダイシングソーにより個々の半導体チップに分割する半導体チップの製造方法。

Images