JPH09246344A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH09246344A JPH09246344A JP8046009A JP4600996A JPH09246344A JP H09246344 A JPH09246344 A JP H09246344A JP 8046009 A JP8046009 A JP 8046009A JP 4600996 A JP4600996 A JP 4600996A JP H09246344 A JPH09246344 A JP H09246344A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- semiconductor substrate
- scribe
- pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Abstract
(57)【要約】
【課題】 半導体素子を分離するスクライブ領域３が設
けられ、該スクライブ領域３内にパッド電極１を含むモ
ニター素子２が形成された半導体基板に関し、パッド電
極１を構成する金属薄片がスクライブ後に実装される半
導体素子やボンディングワイヤに接触するのを防ぐこと
を目的とする。 【解決手段】 該パッド電極１は、スクライブ方向に沿
って一方の辺を有する方形状パターン11と、該方形状パ
ターン11からスクライブ方向とほぼ直角方向に延びる複
数のパターン12からなるように構成する。
けられ、該スクライブ領域３内にパッド電極１を含むモ
ニター素子２が形成された半導体基板に関し、パッド電
極１を構成する金属薄片がスクライブ後に実装される半
導体素子やボンディングワイヤに接触するのを防ぐこと
を目的とする。 【解決手段】 該パッド電極１は、スクライブ方向に沿
って一方の辺を有する方形状パターン11と、該方形状パ
ターン11からスクライブ方向とほぼ直角方向に延びる複
数のパターン12からなるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を分離
するためのスクライブ領域が設けられた半導体基板に関
する。
するためのスクライブ領域が設けられた半導体基板に関
する。
【０００２】
【従来の技術】半導体基板上において多数の半導体素子
はスクライブ領域により分離された状態で一括して形成
される。そして、半導体基板プロセスが終了した後ダイ
シングソーを用いてスクライブ領域に沿って切断されチ
ップ状に切断される。スクライブ領域の幅は、ダイシシ
グソーによる切断時の歪が半導体素子に影響を及ぼさな
いようにするためダイシングソーの幅より充分大きく、
通常は100 μm 程度に設定される。
はスクライブ領域により分離された状態で一括して形成
される。そして、半導体基板プロセスが終了した後ダイ
シングソーを用いてスクライブ領域に沿って切断されチ
ップ状に切断される。スクライブ領域の幅は、ダイシシ
グソーによる切断時の歪が半導体素子に影響を及ぼさな
いようにするためダイシングソーの幅より充分大きく、
通常は100 μm 程度に設定される。
【０００３】一方、半導体基板の表面には半導体基板プ
ロセス中に形成された膜の欠陥やその他様々な結晶欠陥
が分布しており、これらの欠陥が半導体基板表面に形成
される半導体素子の不良を生じさせているが、不良とな
った半導体素子は半導体基板をチップに分割する前に検
出することが望ましい。そこで、半導体素子の特性ある
いは半導体ブロセス途中における種々のプロセス値を確
認するためのモニター素子を上記スクライブ領域に形成
し、チップに分割する前にこれらのモニター素子を用い
て特性検査を行うようにしており、これにより半導体素
子を実装する前にその良否を推定することが可能とな
る。特性測定後の不要となったモニター素子はスクライ
ブ時にダイシングソーによって破断される。
ロセス中に形成された膜の欠陥やその他様々な結晶欠陥
が分布しており、これらの欠陥が半導体基板表面に形成
される半導体素子の不良を生じさせているが、不良とな
った半導体素子は半導体基板をチップに分割する前に検
出することが望ましい。そこで、半導体素子の特性ある
いは半導体ブロセス途中における種々のプロセス値を確
認するためのモニター素子を上記スクライブ領域に形成
し、チップに分割する前にこれらのモニター素子を用い
て特性検査を行うようにしており、これにより半導体素
子を実装する前にその良否を推定することが可能とな
る。特性測定後の不要となったモニター素子はスクライ
ブ時にダイシングソーによって破断される。
【０００４】図２は半導体基板上におけるスクライブ領
域の近傍を拡大して示したものである。スクライブ領域
３内に形成されるモニター素子２はトランジスタや抵抗
等から成っているが、同図ではその詳細を省略してい
る。スクライブ領域３には、モニター素子２を外部測定
器に電気的に接続するためのパッド電極１が形成されて
いる。パッド電極１はAl等の金属薄膜をパターニングし
たものから成っている。そして、半導体基板プロセス終
了後スクライブされる前の半導体基板を試料台に固定
し、パッド電極１に図示しないモニター素子検出用プロ
ーブを接触させてモニター素子２の電気的特性を測定す
る。モニター素子検出用プローブはマニュピュレータ等
を用いてパッド電極１と位置合わせした後接触させるよ
うにしているが、その先端をパッド電極１に確実に接触
させるため、パッド電極１はモニター素子検出用プロー
ブの先端の２〜３倍程度の大きさに設定される。通常用
いられるモニター素子検出用ブローブの先端の直径は30
μm 程度であることから、パッド電極１は一辺が80μm
程度の正方形状にパターニングされる。
域の近傍を拡大して示したものである。スクライブ領域
３内に形成されるモニター素子２はトランジスタや抵抗
等から成っているが、同図ではその詳細を省略してい
る。スクライブ領域３には、モニター素子２を外部測定
器に電気的に接続するためのパッド電極１が形成されて
いる。パッド電極１はAl等の金属薄膜をパターニングし
たものから成っている。そして、半導体基板プロセス終
了後スクライブされる前の半導体基板を試料台に固定
し、パッド電極１に図示しないモニター素子検出用プロ
ーブを接触させてモニター素子２の電気的特性を測定す
る。モニター素子検出用プローブはマニュピュレータ等
を用いてパッド電極１と位置合わせした後接触させるよ
うにしているが、その先端をパッド電極１に確実に接触
させるため、パッド電極１はモニター素子検出用プロー
ブの先端の２〜３倍程度の大きさに設定される。通常用
いられるモニター素子検出用ブローブの先端の直径は30
μm 程度であることから、パッド電極１は一辺が80μm
程度の正方形状にパターニングされる。
【０００５】上述のようにしてモニター素子２の特性検
査が完了した後、ダイシングソーをスクライブ領域３に
押し当てながら図２に示したスクライブ方向に移動させ
て半導体基板を切断する。このとき、スクライブ領域３
に形成されたパッド電極１を含むモニター素子２はダイ
シングソーによって押しつぶされ破断されることにな
る。その後、チップに分割された半導体素子はパッケー
ジに実装されワイヤボンディング等により外部回路と接
続されて用いられる。
査が完了した後、ダイシングソーをスクライブ領域３に
押し当てながら図２に示したスクライブ方向に移動させ
て半導体基板を切断する。このとき、スクライブ領域３
に形成されたパッド電極１を含むモニター素子２はダイ
シングソーによって押しつぶされ破断されることにな
る。その後、チップに分割された半導体素子はパッケー
ジに実装されワイヤボンディング等により外部回路と接
続されて用いられる。
【０００６】
【発明が解決しようとする課題】前述したように、スク
ライブ領域３内に形成されるモニター素子用のパッド電
極１は、モニター素子検出用プローブとの接触を容易に
するため、ほぼスクライブ領域３の幅いっぱいに広がる
程度の大きさ、即ち、80×80μm 角程度の大きさに設定
される。それに対してダイシングソーは、切断時の歪が
半導体素子に影響を及ぼさないようにするためスクライ
ブ領域の幅より充分小さい50μm 程度の幅のものが用い
られている。即ち、パッド電極１はダイシングソーの幅
より大きくなっており、そのため、ダイシングソーをス
クライブ領域３に押し当てて切断したとき、パッド電極
１を構成する金属薄膜の一部はダイシングソーの幅から
はみ出ることとなり、このはみ出た金属薄膜は破断され
ることなく比較的長い金属薄片となって切断後のスクラ
イブ領域３にめくれあがった状態で残されることにな
る。そして、図３に示したように、めくれあがった金属
薄片６は、半導体素子４を外部回路と接続するためのボ
ンディングワイヤ５に接触したり、あるいは半導体素子
４の本体部分と接触し、その結果、実装された半導体素
子に不良が生じることとなる。もし、ダイシングソーに
よって切断された後の金属薄片が短ければ、めくれあが
った金属薄片はボンディングワイヤ等にとどかず、これ
に接触する機会も小さくなるため不良の発生を抑えるこ
とができると考えられる。そのため、パッド電極の内部
をあらかじめパターニングすることにより、ダイシング
ソーによる切断後の金属薄片を短くすることが提案され
ている（特開平１−１８６６５２号公報）。しかし、パ
ッド電極の内部のみをパターニングする方法では、ダイ
シングソーの幅からはみ出したパッド電極の周辺部はつ
ながることとなり、その結果、ダイシングソーによる切
断後、パッド電極の周辺部がつながって長い金属薄片が
生じる恐れがあり、これがボンディングワイヤ等と接触
して不良を発生させる原因となる。
ライブ領域３内に形成されるモニター素子用のパッド電
極１は、モニター素子検出用プローブとの接触を容易に
するため、ほぼスクライブ領域３の幅いっぱいに広がる
程度の大きさ、即ち、80×80μm 角程度の大きさに設定
される。それに対してダイシングソーは、切断時の歪が
半導体素子に影響を及ぼさないようにするためスクライ
ブ領域の幅より充分小さい50μm 程度の幅のものが用い
られている。即ち、パッド電極１はダイシングソーの幅
より大きくなっており、そのため、ダイシングソーをス
クライブ領域３に押し当てて切断したとき、パッド電極
１を構成する金属薄膜の一部はダイシングソーの幅から
はみ出ることとなり、このはみ出た金属薄膜は破断され
ることなく比較的長い金属薄片となって切断後のスクラ
イブ領域３にめくれあがった状態で残されることにな
る。そして、図３に示したように、めくれあがった金属
薄片６は、半導体素子４を外部回路と接続するためのボ
ンディングワイヤ５に接触したり、あるいは半導体素子
４の本体部分と接触し、その結果、実装された半導体素
子に不良が生じることとなる。もし、ダイシングソーに
よって切断された後の金属薄片が短ければ、めくれあが
った金属薄片はボンディングワイヤ等にとどかず、これ
に接触する機会も小さくなるため不良の発生を抑えるこ
とができると考えられる。そのため、パッド電極の内部
をあらかじめパターニングすることにより、ダイシング
ソーによる切断後の金属薄片を短くすることが提案され
ている（特開平１−１８６６５２号公報）。しかし、パ
ッド電極の内部のみをパターニングする方法では、ダイ
シングソーの幅からはみ出したパッド電極の周辺部はつ
ながることとなり、その結果、ダイシングソーによる切
断後、パッド電極の周辺部がつながって長い金属薄片が
生じる恐れがあり、これがボンディングワイヤ等と接触
して不良を発生させる原因となる。
【０００７】そこで本発明は、スクライブ領域内に形成
されたパッド電極を構成する金属片がボンディングワイ
ヤや半導体素子に接触することを防ぐことを目的とす
る。
されたパッド電極を構成する金属片がボンディングワイ
ヤや半導体素子に接触することを防ぐことを目的とす
る。
【０００８】
【課題を解決するための手段】上記課題の解決は、半導
体素子を分離するスクライブ領域が設けられ、該スクラ
イブ領域内にパッド電極を含むモニター素子が形成され
た半導体基板において、該パッド電極は、スクライブ方
向に沿って一方の辺を有する方形状パターンと、該方形
状パターンからスクライブ方向とほぼ直角方向に延びる
複数のパターンからなることを特徴とする半導体基板、
あるいは、上記半導体基板において、該方形状パターン
は、スクライブ方向と直角な方向への辺の長さがスクラ
イブ領域を切断するためのダイシングソーの幅より小さ
いことを特徴とする半導体基板、あるいは、上記半導体
基板において、該方形状パターンからスクライブ方向と
ほぼ直角方向に延びる複数のパターンは、隣接するパタ
ーン間の間隔が該パッド電極に接触するモニター素子検
出用プローブの先端の直径より狭いことを特徴とする半
導体基板によって達成される。
体素子を分離するスクライブ領域が設けられ、該スクラ
イブ領域内にパッド電極を含むモニター素子が形成され
た半導体基板において、該パッド電極は、スクライブ方
向に沿って一方の辺を有する方形状パターンと、該方形
状パターンからスクライブ方向とほぼ直角方向に延びる
複数のパターンからなることを特徴とする半導体基板、
あるいは、上記半導体基板において、該方形状パターン
は、スクライブ方向と直角な方向への辺の長さがスクラ
イブ領域を切断するためのダイシングソーの幅より小さ
いことを特徴とする半導体基板、あるいは、上記半導体
基板において、該方形状パターンからスクライブ方向と
ほぼ直角方向に延びる複数のパターンは、隣接するパタ
ーン間の間隔が該パッド電極に接触するモニター素子検
出用プローブの先端の直径より狭いことを特徴とする半
導体基板によって達成される。
【０００９】以上のように構成すれば、ダイシングソー
によってスクライブ領域が切断されたとき、パッド電極
を構成する方形状パターンはスクライブ方向に沿って細
かく破断され、また、ダイシングソーの幅からはみ出し
たパターンは破断をまぬがれたとしてもその長さは少な
くともスクライブ幅から方形状パターンの幅を差し引い
た分しかなく短かいので、結局、パッド電極を構成する
金属薄膜は全て短い金属薄片となる。即ち、半導体基板
がスクライブされた後にスクライブ領域に残された金属
薄片はいずれもその長さが従来に比べて短かくなるの
で、スクライブされたチップ状の半導体素子を実装した
場合にもこの金属薄片がボンディングワイヤや半導体素
子と接触することはない。
によってスクライブ領域が切断されたとき、パッド電極
を構成する方形状パターンはスクライブ方向に沿って細
かく破断され、また、ダイシングソーの幅からはみ出し
たパターンは破断をまぬがれたとしてもその長さは少な
くともスクライブ幅から方形状パターンの幅を差し引い
た分しかなく短かいので、結局、パッド電極を構成する
金属薄膜は全て短い金属薄片となる。即ち、半導体基板
がスクライブされた後にスクライブ領域に残された金属
薄片はいずれもその長さが従来に比べて短かくなるの
で、スクライブされたチップ状の半導体素子を実装した
場合にもこの金属薄片がボンディングワイヤや半導体素
子と接触することはない。
【００１０】また、スクライブ方向と直角な方向への方
形状パターンの辺の長さをダイシングソーの幅より小さ
くした場合、方形状パターンは全てダイシングソーの下
敷きになって破断されることになるのでスクライブ領域
に残された金属薄片は確実に細かくなる。
形状パターンの辺の長さをダイシングソーの幅より小さ
くした場合、方形状パターンは全てダイシングソーの下
敷きになって破断されることになるのでスクライブ領域
に残された金属薄片は確実に細かくなる。
【００１１】また、方形状パターンからスクライブ方向
とほぼ直角方向に延びるパターン同士の間隔をモニター
素子検出用プローブの先端の直径より小さくすれば、互
いに隣接する上記パターンの間隙にプローブが押し当て
られた場合にも、いずれかのパターンに接触することと
なる。従って、プローブを正確にパッド電極に位置合わ
せできなくともパッド電極に確実に接触させることがで
きる。
とほぼ直角方向に延びるパターン同士の間隔をモニター
素子検出用プローブの先端の直径より小さくすれば、互
いに隣接する上記パターンの間隙にプローブが押し当て
られた場合にも、いずれかのパターンに接触することと
なる。従って、プローブを正確にパッド電極に位置合わ
せできなくともパッド電極に確実に接触させることがで
きる。
【００１２】
【発明の実施の形態】図１は本発明の実施例を説明する
平面図であり、半導体基板上に形成されたスクライブ領
域の近傍を拡大して示したものである。100 μm 幅の帯
状のスクライブ領域３内には、半導体基板上に形成され
た半導体素子４の特性を検査するためのトランジスタや
抵抗等からなるモニター素子２が同時に形成されてお
り、このモニター素子２からパッド電極１が引き出され
ている。パッド電極１はAl等の金属薄膜をパターニング
したものから成っており、同図に見られるように、スク
ライブ方向に長辺を有する方形状パターン11と、この方
形状パターン11の長辺からほぼ直角に延びる複数の棒状
パターン12から成っている。本実施例では、方形状パタ
ーン11の長辺を100 μm 、短辺を30μm とし、棒状パタ
ーン12の長さを25μm 、幅を10μm とした。
平面図であり、半導体基板上に形成されたスクライブ領
域の近傍を拡大して示したものである。100 μm 幅の帯
状のスクライブ領域３内には、半導体基板上に形成され
た半導体素子４の特性を検査するためのトランジスタや
抵抗等からなるモニター素子２が同時に形成されてお
り、このモニター素子２からパッド電極１が引き出され
ている。パッド電極１はAl等の金属薄膜をパターニング
したものから成っており、同図に見られるように、スク
ライブ方向に長辺を有する方形状パターン11と、この方
形状パターン11の長辺からほぼ直角に延びる複数の棒状
パターン12から成っている。本実施例では、方形状パタ
ーン11の長辺を100 μm 、短辺を30μm とし、棒状パタ
ーン12の長さを25μm 、幅を10μm とした。
【００１３】半導体基板ブロセスが終了した後半導体素
子４をチップに分割する前に上記パッド電極１に図示し
ないモニター素子検出用ブローブをマニュピュレータ等
を用いて位置合わせして接触させ、これにより外部測定
器をモニター素子２に電気的に接続し特性測定を行う。
この際、隣接する棒状パターン12同士の間隔をモニター
素子検出用プローブの先端の直径より小さく設定してお
けば、モニター素子検出用プローブの位置が多少ずれた
場合にもパッド電極１を構成する方形状パターン11ある
いは棒状パターン12のいずれかに確実に接触することと
なる。従って、モニター素子２を外部測定器と確実に接
続させることができる。例えば、モニター素子検出用ブ
ローブの先端の直径が30μm の場合には棒状パターン12
の間隔を30μm あるいはそれ以下に設定すればよい。
子４をチップに分割する前に上記パッド電極１に図示し
ないモニター素子検出用ブローブをマニュピュレータ等
を用いて位置合わせして接触させ、これにより外部測定
器をモニター素子２に電気的に接続し特性測定を行う。
この際、隣接する棒状パターン12同士の間隔をモニター
素子検出用プローブの先端の直径より小さく設定してお
けば、モニター素子検出用プローブの位置が多少ずれた
場合にもパッド電極１を構成する方形状パターン11ある
いは棒状パターン12のいずれかに確実に接触することと
なる。従って、モニター素子２を外部測定器と確実に接
続させることができる。例えば、モニター素子検出用ブ
ローブの先端の直径が30μm の場合には棒状パターン12
の間隔を30μm あるいはそれ以下に設定すればよい。
【００１４】モニター素子の測定が完了した後、スクラ
イブ領域３に沿って幅50μm のダイシングソーを押し当
てて移動させ半導体基板を切断する。このときパッド電
極１を構成する方形状パターン11の長辺方向に沿ってダ
イシングソーが押し当てられて移動するので、方形状パ
ターン11の短辺の長さがダイシングソーの幅より小さく
設定されていれば方形状パターン11は細かく破断される
こととなり、また、棒状パターン12は、切断時にタイシ
ングソーの幅からはみ出して破断をまぬがれたとしても
その長さは充分短い。そのため、方形状パターン11ある
いは棒状パターン12が切断後のスクライブ領域３に金属
薄片となって残ってもその長さはパッド電極が80×80μ
m 程度の正方形状をしている従来例に比べて短くなる。
従って、金属薄片がめくれあがってボンディングワイヤ
に接触したり、あるいは半導体素子の本体表面に接触す
ることもなくなり、実装した半導体素子に不良をもたら
すことがない。
イブ領域３に沿って幅50μm のダイシングソーを押し当
てて移動させ半導体基板を切断する。このときパッド電
極１を構成する方形状パターン11の長辺方向に沿ってダ
イシングソーが押し当てられて移動するので、方形状パ
ターン11の短辺の長さがダイシングソーの幅より小さく
設定されていれば方形状パターン11は細かく破断される
こととなり、また、棒状パターン12は、切断時にタイシ
ングソーの幅からはみ出して破断をまぬがれたとしても
その長さは充分短い。そのため、方形状パターン11ある
いは棒状パターン12が切断後のスクライブ領域３に金属
薄片となって残ってもその長さはパッド電極が80×80μ
m 程度の正方形状をしている従来例に比べて短くなる。
従って、金属薄片がめくれあがってボンディングワイヤ
に接触したり、あるいは半導体素子の本体表面に接触す
ることもなくなり、実装した半導体素子に不良をもたら
すことがない。
【００１５】
【発明の効果】以上のように本発明によれば、半導体基
板上でスクライブされてチップに分割された半導体素子
を実装するとき、スクライブ領域に残されてめくれあが
った金属薄片がボンディングワイヤや半導体素子の本体
表面に接触して不良をもたらすことがなくなるので半導
体素子の実装工程における歩留り向上に有益である。
板上でスクライブされてチップに分割された半導体素子
を実装するとき、スクライブ領域に残されてめくれあが
った金属薄片がボンディングワイヤや半導体素子の本体
表面に接触して不良をもたらすことがなくなるので半導
体素子の実装工程における歩留り向上に有益である。
【図１】 本発明の実施例を示す平面図
【図２】 従来例を示す平面図
【図３】 従来例の問題点を示す断面図
１ パッド電極 ５ ボンディン
グワイヤ ２ モニター素子 ６ 金属薄片 ３ スクライブ領域 11 方形状パタ
ーン ４ 半導体素子 12 棒状パター
ン
グワイヤ ２ モニター素子 ６ 金属薄片 ３ スクライブ領域 11 方形状パタ
ーン ４ 半導体素子 12 棒状パター
ン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹羽 喜敬 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 伊藤 悟 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (72)発明者 片桐 友子 愛知県春日井市高蔵寺町二丁目1844番２ 富士通ヴィエルエスアイ株式会社内
Claims (3)
- 【請求項１】 半導体素子を分離するスクライブ領域が
設けられ、該スクライブ領域内にパッド電極を含むモニ
ター素子が形成された半導体基板において、該パッド電
極は、スクライブ方向に沿って一方の辺を有する方形状
パターンと、該方形状パターンからスクライブ方向とほ
ぼ直角方向に延びる複数のパターンからなることを特徴
とする半導体基板。 - 【請求項２】 該方形状パターンは、スクライブ方向と
直角な方向への辺の長さがスクライブ領域を切断するた
めのダイシングソーの幅より小さいことを特徴とする請
求項１記載の半導体基板。 - 【請求項３】 該方形状パターンからスクライブ方向と
ほぼ直角方向に延びる複数のパターンは、隣接するパタ
ーン間の間隔が該パッド電極に接触するモニター素子検
出用プローブの先端の直径より狭いことを特徴とする請
求項１記載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8046009A JPH09246344A (ja) | 1996-03-04 | 1996-03-04 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8046009A JPH09246344A (ja) | 1996-03-04 | 1996-03-04 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246344A true JPH09246344A (ja) | 1997-09-19 |
Family
ID=12735075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8046009A Withdrawn JPH09246344A (ja) | 1996-03-04 | 1996-03-04 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246344A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158832A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体ウエハとその製造方法および半導体チップの製造方法 |
| KR100759703B1 (ko) * | 2006-08-30 | 2007-09-17 | 동부일렉트로닉스 주식회사 | 반도체소자 및 그 제조방법 |
| JP2008085043A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 |
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1996
- 1996-03-04 JP JP8046009A patent/JPH09246344A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158832A (ja) * | 2003-11-21 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体ウエハとその製造方法および半導体チップの製造方法 |
| KR100759703B1 (ko) * | 2006-08-30 | 2007-09-17 | 동부일렉트로닉스 주식회사 | 반도체소자 및 그 제조방법 |
| JP2008085043A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 |
| JP2009170927A (ja) * | 2009-02-20 | 2009-07-30 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7701072B2 (en) | Semiconductor device and manufacturing method therefor | |
| JPH09246344A (ja) | 半導体基板 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JPH04199651A (ja) | 半導体装置およびその製造方法 | |
| JP4290316B2 (ja) | 配線ショート箇所の検査方法及び検査装置 | |
| JPS612338A (ja) | 検査装置 | |
| JP2007067008A (ja) | 半導体検査のプローブ方法 | |
| JP2006058157A (ja) | プローブカード | |
| JP2001210684A (ja) | 半導体チップの検査方法 | |
| JP2006013225A (ja) | 異物検出用ｔｅｇ、異物検出装置及び異物検出方法 | |
| JPS5946417B2 (ja) | 不良半導体チツプ表示方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JP2003179106A (ja) | 半導体素子配線切断器具 | |
| JPH06201776A (ja) | モールド品電特方法 | |
| KR100529453B1 (ko) | 프로브 카드용 니들과 그 제조 방법 | |
| JPS6228782Y2 (ja) | ||
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPH0329338A (ja) | 半導体装置の設計方法 | |
| JP2001153922A (ja) | 検査用ソケット | |
| JP2002107401A (ja) | 配線パタ−ンの検査方法 | |
| JPS6225889Y2 (ja) | ||
| JPS61259535A (ja) | 半導体装置用プロ−ブ | |
| KR20040038387A (ko) | 프로브 침 클리닝장치 | |
| JPH06289053A (ja) | 半導体装置の信頼性試験方法 | |
| JPH05315412A (ja) | コンタクトポイントの判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030506 |