KR100529453B1 - 프로브 카드용 니들과 그 제조 방법 - Google Patents

프로브 카드용 니들과 그 제조 방법 Download PDF

Info

Publication number
KR100529453B1
KR100529453B1 KR10-2003-0088360A KR20030088360A KR100529453B1 KR 100529453 B1 KR100529453 B1 KR 100529453B1 KR 20030088360 A KR20030088360 A KR 20030088360A KR 100529453 B1 KR100529453 B1 KR 100529453B1
Authority
KR
South Korea
Prior art keywords
needle
conductor
dut
probe card
current
Prior art date
Application number
KR10-2003-0088360A
Other languages
English (en)
Other versions
KR20050055285A (ko
Inventor
주창영
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0088360A priority Critical patent/KR100529453B1/ko
Publication of KR20050055285A publication Critical patent/KR20050055285A/ko
Application granted granted Critical
Publication of KR100529453B1 publication Critical patent/KR100529453B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명에 따른 전류, 압을 공급받는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인에 각각 연결되는 니들을 이용하여 DUT의 전기적 특성을 검사하는 프로브 카드용 니들은, 일단에 DUT에 연결되며, 타단에 포스라인이 연결되는 제 1 도체부와, 일단에 DUT에 연결되며, 타단에 감지라인이 연결되는 제 2 도체부와, 제 1, 2 도체부 사이에 위치하여 제 1, 2 도체부간의 전기적으로 차단시키는 절연부를 포함한다.
이상 설명한 바와 같이, 본 발명은 패드에 직접 연결되며 절연부를 중심으로 점대칭 관계의 제 1, 2 도체부로 이루어진 니들을 이용하여 테스팅에 필요한 전류, 압을 공급하는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인을 제 1, 2 도체부에 연결함으로써, DUT의 저항 측정시에 니들의 저항으로부터 영향을 받지 않을 뿐만 아니라 감지 라인과 포스 라인간에 발생되는 기생저항으로부터 영향을 받지 않고 DUT의 저항을 측정할 수 있다.

Description

프로브 카드용 니들과 그 제조 방법{NEEDLE FOR PROBE CARD AND METHOD FOR FABRICATING THE SAME}
본 발명은 프로브 카드용 니들에 관한 것으로, 특히 외부의 저항의 영향을 받지 않는 프로브 카드용 니들과 그 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(Wafer) 상에 패턴(pattern)을 형성시키는 제조 공정과 패턴이 형성된 웨이퍼를 각각의 칩으로 조립하는 어셈블리 공정을 통해서 제조된다.
그리고, 제조 공정과 어셈블리 공정 사이에는 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 검사하는 이디에스(EDS : Electrical Die Sorting)라는 공정이 있는데, 이 EDS 공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기 위하여 수행하는 것으로, 웨이퍼를 구성하는 칩들에 전기적 신호를 인사시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 검사장치를 주로 이용한다.
웨이퍼를 구성하는 칩들의 전기적 검사는 이들 각 칩의 패턴과 접촉되면서 전기적 신호를 인가하게 되는 다수의 니들을 구비한 프로브 카드라는 검사 장치를 주로 이용한다.
프로브 카드를 이용한 테스트의 결과가 양품으로 판정되면 반도체 디바이스는 패키징 등의 후공정에 의해서 완성품으로 제작된다.
반도체 웨이퍼의 전기적 특성 검사는 통상 웨이퍼의 각 디바이스의 전극 패드에 프로브 카드의 니들이 접촉되게 함으로서, 이 니들을 통해 특정의 전류를 통전시켜 그때의 전기적 특성을 측정하는 것이다.
전극 패드에 접촉되는 니들(needle)은 텅스텐 재질의 팁으로 엑포시 타입(Epoxy Type)과 브레이드 타입(Blade Type) 등이 있다.
이하, 첨부된 도면을 참조하여 종래의 프로브 카드용 니들을 설명한다. 도 1은 일반적인 프로브 카드용 니들을 설명하기 위한 도면이고, 도 2는 도 1의 회로도이다.
도 1에 도시된 바와 같이, 프로브 카드는 각 니들(12, 14) 팁에 DUT(Device Under Test, 10)가 연결되어 있으며, 니들(12, 14)의 끝단 즉, DUT(10)와 접촉되는 반대편에는 포스 라인(16, 18)과 감지 라인(20, 22)이 연결되어 있다. 이때 포스 라인(16)은 반도체 소자의 테스팅을 위한 전압, 전류를 공급하기 위한 것이고, 감지 라인(20)은 니들(14)의 끝단에 연결되어 전류, 전류 공급여부를 감지하기 위한 것이다.
종래 프로브 카드의 니들(12, 14)의 끝단에는 포스 라인(16, 18)과 감지 라인(20, 22)이 연결되어 있기 때문에 DUT(10)의 측정 시 니들(12, 14)의 자체 저항이 포함되는 문제점이 있다.
즉, 도 2를 참조하면, 포스 라인(16)을 통해 공급되는 전류를 If라고 할 때 감지 라인(20)에서 측정되는 전압(Vs)은 아래의 수학식 1과 같다.
위의 수학식 1에서 알 수 있는 바와 같이, 감지 라인(20)에서 측정되는 전압은 니들(12, 14)의 저항(Rneedle)과 외부 저항(Rexternal)의 영향을 받게 되는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 패드에 직접 연결되며 절연부를 중심으로 점대칭 관계의 제 1, 2 도체부로 이루어진 니들을 이용하여 테스팅에 필요한 전류, 압을 공급하는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인을 제 1, 2 도체부에 연결함으로써, DUT의 저항 측정시에 니들의 저항으로부터 영향을 받지 않을 뿐만 아니라 감지 라인과 포스 라인간에 발생되는 기생저항으로부터 영향을 받지 않는 프로브 카드용 니들과 그 제조 방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 전류, 압을 공급받는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인에 각각 연결되는 니들을 이용하여 DUT의 전기적 특성을 검사하는 프로브 카드에 있어서, 상기 니들은, 일단에 상기 DUT에 연결되며, 타단에 상기 포스라인이 연결되는 제 1 도체부와, 일단에 상기 DUT에 연결되며, 타단에 상기 감지라인이 연결되는 제 2 도체부와, 상기 제 1, 2 도체부 사이에 위치하여 상기 제 1, 2 도체부간의 전기적으로 차단시키는 절연부를 포함한다.
또한, 본 발명은, 전류, 압을 공급받는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인에 각각 연결되는 니들의 제조 방법에 있어서, 반도체 기판 상에 제 1 열산화막 및 제 1 배리어 금속막을 순차 형성하는 단계와, 상기 배리어 금속막 상부에 제 1 금속층을 형성하는 단계와, 상기 제 1 도전체 상부에 제 2 배리어 금속막과 산화막을 순차 형성하는 단계와, 상기 산화막의 상부에 절연막을 증착한 후 제 2 열산화막과 제 2 배리어 금속막을 순차 형성하는 단계와, 상기 제 2 배리어 금속막의 상부에 제 2 금속층을 형성하는 단계와, 상기 제 2 금속층의 상부에 보호층을 형성한 후 백그린딩 공정으로 기판, 제 1 열산화막, 제 1 배리어 금속막을 제거한 다음 소잉 공정을 통해 제 1 도전체부, 절연부, 제 2 도전체부로 구성된 니들을 형성하는 단계를 포함한다.
이하에서 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 웨이퍼 테스트용 프로브 카드의 니들 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 니들은 일단에 DUT와 연결되고 타단에 포스라인이 연결되는 제 1 도체부(100), 제 1 도체부(100)와 점대층을 이루며 일단에 DUT와 연결되고 타단에 감지라인이 연결되는 제 2 도체부(104), 제 1, 2 도체부(100, 104) 사이에 위치하여 제 1, 2 도체부(100, 104)를 전기적으로 차단시키는 절연부(102)로 이루어져 있다. 이때, 제 1, 2 도체부(100, 104)는 텡스텐으로 이루어져 있으며, 제 1, 2 도체부(100, 104)간의 절연을 위한 절연부(102)는 실리콘으로 이루어져 있다.
제 1 도체부(100)와 절연부(102) 사이에는 접착성과 제 1 도체부(100)와 절연부(102)간의 실리사이드 형성을 막기 위해 제 1 배리어 금속막(106)이 게재되어 있으며, 제 1 배리어 금속막(106)의 상부에는 제 1, 2 도체부(100, 102)간의 절연성을 높이기 위한 산화막(108)이 게재되어 있다.
절연부(102)와 제 2 도체부(104) 사이에는 제 1, 2 도체부(100, 102)간의 절연성을 높이기 위한 열산화막(110)과 열산화막(110)과 제 2 도체부(104)간의 접착력을 향상시킴과 더불어 제 2 도체부(104)와 절연부(102)간의 반응에 의한 실리사이드 형성을 억제시키기 위한 제 2 배리어 금속막(112)이 게재되어 있다.
본 발명에 따른 프로브 카드는, 도 4에 도시된 바와 같이, 제 1, 2 도체부(100, 104) 및 절연부(102)로 구성된 두개의 니들을 이용하여 DUT의 전기적인 특성을 검사한다.
먼저, 도 4를 참조하면, 첫 번째 니들에서 제 1 도체부(100)의 일단에는 측정하고자 하는 DUT(200)와 연결된 패드(150a)의 일부분에 연결되고, 제 1 도체부(100)의 타단에는 DUT(200)의 특성 테스팅을 위한 전압, 전류를 공급하기 위한 포스 라인(114a)을 연결시킨다. 제 2 도체부(104)의 일단에는 DUT(200)와 연결된 패드(150a)의 다른 부분에 연결되고, 타단에는 DUT(200)에 공급되는 전압, 전류를 감지하기 위한 감지 라인(116a)을 연결시킨다.
두 번째 니들에서 제 1 도체부(100a)의 일단에는 측정하고자 하는 DUT(200)와 연결된 패드(150b)의 일부분에 연결되고, 제 1 도체부(100a)의 타단에는 DUT(200)의 특성 테스팅을 위한 전압, 전류를 공급하기 위한 포스 라인(114b)을 연결시킨다. 제 2 도체부(104a)의 일단에는 DUT(200)와 연결된 패드(150b)의 다른 부분에 연결되고, 타단에는 DUT(200)에 공급되는 전압, 전류를 감지하기 위한 감지 라인(116b)을 연결시킨다.
이와 같이 패드(150a, 150b)와 직접 연결되는 제 1 도체부(100a)에 포스라인(114a)을 통해 전류, 전압을 공급한 후 이를 제 2 도체부(104a)와 연결된 감지 라인(116a, 116b)으로 감지한다.
즉, 포스 라인(114a)을 통해 전류(If)를 공급한 후 첫 번째 니들의 제 1 도체부(100)에 걸리는 전압(V1)을 감지 라인(116a)을 통해 측정하며, 이때 포스 라인(114a)에 공급된 전류(If)는 두 번째 니들의 제 1 도체부(100)에 흐르게 되고, 이에 따라 두 번째 니들의 감지 라인(116b)에서 전압(V2)이 측정된다.
이와 같이 본 발명의 프로브 카드는 니들을 구성하고 있는 제 1, 2 도체부(100, 104)를 DUT(200)와 연결된 패드(150a, 150b)에 바로 연결시키고, 제 1, 2 도체부(100, 1004)를 포스 라인(114a, 114b)과 감지 라인(116a, 116b)에 연결시킴으로써, 니들 저항의 영향을 받지 않은 상태에서 DUT(200)에 걸리는 전압을 계산한 후 DUT(200)의 저항값을 산출할 수 있다.
DUT(200)의 저항값 계산은 먼저 첫 번째 니들단에서 측정되는 전압(V1)에서 두 번째 니들단에서 측정되는 전압(V2)을 측정한 후에 이들간의 전압차(V1-V2)가 DUT(200)에 걸리는 전압(VDUT)이 되고, 이에 따라 DUT(200)의 저항값(RDUT)은 옴의 법칙에 따라 아래의 수학식 2로 표현될 수 있다.
본 발명에 따른 프로브 카드에 사용되는 니들의 제조 과정은 도 5를 참조하여 설명하면 아래와 같다.
먼저, 도 5에 도시된 바와 같이, 반도체 기판(500) 상에 제 1 열산화막(502) 및 제 1 배리어 금속막(504)을 순차적으로 증착시킨다. 이때, 제 1 배리어 금속막(504)은 이후 제 1 도체부 형성을 위해 증착되는 제 1 금속층의 접착성을 향상시킴과 더불어 제 1 금속층과 기판의 반응에 의한 실리사이드 형성을 방지하기 위한 것으로, CVD(Chemical Vapor Deposition) 방법으로 제 1 열산화막(502)의 상부에 형성된다.
이후, 제 1 배리어 금속막(504)의 상부에 감지 또는 포스 라인과 연결될 제 1 도체부 형성을 위한 제 1 금속층(506)을 증착하고, 후술되는 산화막과 제 1 금속층(506)간의 반응을 막기 위해 제 2 배리어 금속막(508)을 증착한 다음 제 1, 2 도체부간의 절연성 향상을 위해 AP CVD 방법으로 제 2 배리어 금속막(508)의 상부에 산화막(510)을 증착시킨다. 여기서, 제 1 금속층(506)은 텅스텐을 이용하여 제 1 배리어 금속막(504)의 상부에 증착된다.
그리고 나서, 결과물 상에 절연부 형성을 위해 산화막(510)의 상부에 실리콘(512)을 증착한 후 절연성을 향상시키기 위한 산화막(510)의 상부에 제 2 열산화막(514) 및 제 3 배리어 금속막(516)을 순차 형성한다. 이때 제 3 배리어 금속막(516)은 이후 제 2 도체부 형성을 위해 증착되는 제 2 금속층의 접착성을 향상시킴과 더불어 제 2 금속층과 기판의 반응에 의한 실리사이드 형성을 방지하기 위한 것으로, CVD(Chemical Vapor Deposition) 방법으로 제 2 열산화막(514)의 상부에 형성된다.
제 3 배리어 금속막(516)의 상부에 제 2 도체부 형성을 위해 제 2 금속층(518)을 형성한 후 후술되는 백그린딩(Back Grinding) 공정 시 패턴들의 손상을 막기 위해 제 2 금속층(518)의 상부에 보호 산화막(520)을 형성한다. 이때 제 2 금속층(518)은 제 1 금속층(506)과 동일한 텅스텐을 이용한다.
이후, 백그린딩 공정을 진행하여 기판(500), 제 1 열산화막(502) 및 제 1 배리어 금속막(504)을 제거하고, 소잉(sawing) 공정을 통해, 도 4에 도시된 바와 같이, 크게 제 1 도체부, 절연부 및 제 2 도체부로 이루어진 프로브 카드용 니들을 제작한다.
이상 설명한 바와 같이, 본 발명은 패드에 직접 연결되며 절연부를 중심으로 점대칭 관계의 제 1, 2 도체부로 이루어진 니들을 이용하여 테스팅에 필요한 전류, 압을 공급하는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인을 제 1, 2 도체부에 연결함으로써, DUT의 저항 측정시에 니들의 저항으로부터 영향을 받지 않을 뿐만 아니라 감지 라인과 포스 라인간에 발생되는 기생저항으로부터 영향을 받지 않고 DUT의 저항을 측정할 수 있다.
도 1은 일반적인 프로브 카드용 니들을 설명하기 위한 도면이고,
도 2는 도 1을 등가회로로 표시한 회로도이고,
도 3은 본 발명에 따른 프로브 카드용 니들의 구조를 도시한 사시도이고,
도 4는 본 발명에 따른 프로브 카드용 니들을 이용한 DUT의 저항값 측정 과정을 설명하기 위한 도면이고,
도 5는 본 발명에 따른 프로브 카드용 니들의 제조 방법을 설명하기 위한 단면도이다.

Claims (6)

  1. 전류, 압을 공급받는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인에 각각 연결되는 니들을 이용하여 DUT의 전기적 특성을 검사하는 프로브 카드에 있어서,
    상기 니들은,
    일단에 상기 DUT에 연결되며, 타단에 상기 포스라인이 연결되는 제 1 도체부와,
    일단에 상기 DUT에 연결되며, 타단에 상기 감지라인이 연결되는 제 2 도체부와,
    상기 제 1, 2 도체부 사이에 위치하여 상기 제 1, 2 도체부간의 전기적으로 차단시키는 절연부
    를 포함하는 프로브 카드용 니들.
  2. 제 1 항에 있어서,
    상기 제 1, 2 도체부는,
    텅스텐으로 이루어진 것을 특징으로 하는 프로브 카드용 니들.
  3. 제 1 항에 있어서,
    상기 절연부는,
    상기 제 1, 2 도체부간의 절연을 위한 실리콘인 것을 특징으로 하는 프로브 카드용 니들.
  4. 제 1 항에 있어서,
    상기 제 1 도체부와 절연부 사이에는,
    상기 제 1 도체부와 절연부의 반응에 의한 실리사이드 형성을 방지하기 위한 배리어 금속막과,
    상기 제 1, 2 도체부간의 절연성을 높이기 위한 산화막이 증착되어 있는 것을 특징으로 하는 프로브 카드용 니들.
  5. 제 1 항에 있어서,
    상기 절연부와 제 2 도체부 사이에는,
    상기 제 1, 2 도체부간의 절연성을 높이기 위한 열산화막과,
    상기 열산화막과 제 2 도체부간의 실리사이드 형성을 막기 위한 배리어 금속막을 포함하는 것을 특징으로 하는 프로브 카드용 니들.
  6. 전류, 압을 공급받는 포스 라인과 전류, 압 공급 여부를 감지하는 감지 라인에 각각 연결되는 니들의 제조 방법에 있어서,
    반도체 기판 상에 제 1 열산화막 및 제 1 배리어 금속막을 순차 형성하는 단계와,
    상기 배리어 금속막 상부에 제 1 금속층을 형성하는 단계와,
    상기 제 1 도전체 상부에 제 2 배리어 금속막과 산화막을 순차 형성하는 단계와,
    상기 산화막의 상부에 절연막을 증착한 후 제 2 열산화막과 제 2 배리어 금속막을 순차 형성하는 단계와,
    상기 제 2 배리어 금속막의 상부에 제 2 금속층을 형성하는 단계와,
    상기 제 2 금속층의 상부에 보호층을 형성한 후 백그린딩 공정으로 기판, 제 1 열산화막, 제 1 배리어 금속막을 제거한 다음 소잉 공정을 통해 제 1 도전체부, 절연부, 제 2 도전체부로 구성된 니들을 형성하는 단계
    를 포함하는 프로브 카드용 니들의 제조 방법.
KR10-2003-0088360A 2003-12-06 2003-12-06 프로브 카드용 니들과 그 제조 방법 KR100529453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0088360A KR100529453B1 (ko) 2003-12-06 2003-12-06 프로브 카드용 니들과 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0088360A KR100529453B1 (ko) 2003-12-06 2003-12-06 프로브 카드용 니들과 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050055285A KR20050055285A (ko) 2005-06-13
KR100529453B1 true KR100529453B1 (ko) 2005-11-17

Family

ID=37250282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0088360A KR100529453B1 (ko) 2003-12-06 2003-12-06 프로브 카드용 니들과 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100529453B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607766B1 (ko) * 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법

Also Published As

Publication number Publication date
KR20050055285A (ko) 2005-06-13

Similar Documents

Publication Publication Date Title
US5838161A (en) Semiconductor interconnect having test structures for evaluating electrical characteristics of the interconnect
US6538264B2 (en) Semiconductor reliability test chip
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
US10186463B2 (en) Method of filling probe indentations in contact pads
JP4387125B2 (ja) 検査方法及び検査装置
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
CN112864131B (zh) 电迁移测试结构及电迁移测试方法
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
EP2385551A1 (en) Silicon substrate wafer and test method
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
TWI288452B (en) Semiconductor test circuit structure and method of testing semiconductor circuit
CN216354196U (zh) 一种半导体器件及测试系统
KR100607766B1 (ko) 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법
Seungje et al. Detection of solder bump marginal contact resistance degradation using 4-point resistance measurement method
CN113391181A (zh) 一种检测晶圆测试探针卡状态的设备、晶圆结构和方法
CN207367924U (zh) 晶圆及其晶圆允收测试结构
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JP2657315B2 (ja) プローブカード
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
KR100676612B1 (ko) 반도체 소자의 패드
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH01319956A (ja) 半導体集積回路
KR100871756B1 (ko) 반도체 소자의 모니터링용 패턴 및 형성방법
JPS618939A (ja) 半導体装置
JPH0545398A (ja) 回路基板の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee