JP2003179106A - 半導体素子配線切断器具 - Google Patents

半導体素子配線切断器具

Info

Publication number
JP2003179106A
JP2003179106A JP2001376726A JP2001376726A JP2003179106A JP 2003179106 A JP2003179106 A JP 2003179106A JP 2001376726 A JP2001376726 A JP 2001376726A JP 2001376726 A JP2001376726 A JP 2001376726A JP 2003179106 A JP2003179106 A JP 2003179106A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring
cutting
semiconductor device
joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001376726A
Other languages
English (en)
Inventor
Hidehiro Hamaoka
秀洋 濱岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2001376726A priority Critical patent/JP2003179106A/ja
Publication of JP2003179106A publication Critical patent/JP2003179106A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 外観検査により不良品と判別された半導体素
子に傷を付けて内部配線を切断する工程において、ポリ
イミド膜の削り屑を除去し、安定した内部配線切断を行
うことのできる半導体素子配線切断器具を提供する。 【解決手段】 本発明の半導体素子配線切断器具1は、
筒体2を有し、筒体2先端に設けられた開口部にはジョ
イント3が組み込まれ、ジョイント3先端には芯部4が
取付けられている。芯部4付近には吸引機構5につなが
る吸引口6が設けられている。また、筒体2内部には、
芯部4を回転させるためのモータ等の回転機構7及び、
回転機構7に直結してジョイント3を固定するためのジ
ョイント受け8が内蔵されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェーハ上に形成
された半導体素子を外観検査した後、不良品と判定され
た半導体素子に傷を付けることにより内部配線を切断す
る半導体素子配線切断器具に関し、特に配線切断時に発
生する削り屑を除去すると共に、安定した配線切断を行
うことができる半導体素子配線切断器具に関する。
【0002】
【従来の技術】従来、半導体素子の製造は、先ず拡散工
程でウェーハ上に成膜、フォトリソグラフィ、不純物導
入を行って、回路パターンを作り込んだ半導体素子を形
成した後、検査工程で半導体素子の外観検査とP/W検
査(ウェーハ段階での電気的特性検査)を行っている。
そして、検査完了後は、ダイシング工程でダイシングソ
ーによりウェーハを1個ずつの半導体素子に切り分け、
更にマウント工程で良品の半導体素子のみをリードフレ
ームに載せた後、ボンディング工程で半導体素子上の電
極とリードフレーム上の電極を細い金線で接続してい
る。
【0003】ところで、前述した外観検査では、ごみ、
傷、汚れ、バンプ不良等の項目を作業者が顕微鏡を使っ
て目視検査を行い、不良品を選別していた。そして不良
品は、ルビーペン等を使って半導体素子中央部に傷を付
け、内部配線を切断していた。この配線切断の目的は、
外観検査不良品を、次のP/W検査装置にて電気特性不
良品として確実に検出させ、P/W検査装置に内蔵され
たマーキング装置を使用してマーキングを行うためであ
る。このマーキングは、後のマウント工程で良品のみを
マウントする際、良品と不良品を識別する手段として利
用される。
【0004】図4は外観検査により不良品と判定された
半導体素子の従来の配線切断方法を説明する図である。
41はウェーハ、42は半導体素子、43は内部配線
(図示せず)に接続された金属膜からなる外部電極取出
し用のボンディングパッドであり、44は半導体素子に
傷を付けるためのルビーペンである。図4(a)に示す
ように、作業者が、ウェーハ41上に形成された半導体
素子42を1個ずつ外観検査し、図4(b)に示すよう
に、不良品と判定した半導体素子42の中央部において
ルビーペン44を水平方向に動かすことにより、ボンデ
ィングパッド43につながる配線を切断していた。
【0005】図5(a)は、P/W検査装置51のブロ
ック図であり、図5(b)は、A部の拡大平面図であ
る。図5(a)に示すように、P/W検査装置51は、
プローバ52とICテスタ(電気的試験装置)53とマ
ーキング装置54で構成されている。プローバ52は、
ウェーハ55を真空吸着して固定するためのウェーハチ
ャック56と、ウェーハ55上の半導体素子57に形成
された金属膜からなる外部電極取出し用のボンディング
パッド58から信号を入出力するためのプローブピン5
9と、プローブピン59を固定するためのプローブカー
ド60と、プローブカード60下部に配設された配線6
1で構成されている。また、図5(b)に示すようにプ
ローブカード60には、あらかじめ、半導体素子57の
全ボンディングパッド58の配置に合わせて、プローブ
ピン59が配置されている。
【0006】また、ICテスタ53は、半導体素子57
からの信号を解析し、良否判定をするために、プローブ
ピン59に配線61を通して接続されている。また、マ
ーキング装置54は、ICテスタ53で識別された不良
品にマーキングを行うために、ICテスタ53に接続さ
れている。
【0007】次に、P/W検査装置51を使った半導体
素子57の検査方法について説明する。先ず、ウェーハ
55をウェーハチャック56に真空吸着してセットす
る。次に、プローブカード60を測定する半導体素子5
7上まで移動する。次に、プローブカード60を下げ
て、半導体素子57のボンディングパッド58にプロー
ブピン59の先端を押圧して、電気的に接続させる。プ
ローブカード60からは、全プローブピン59に対応す
る信号が配線61を通して出ており、ICテスタ53に
接続されている。この状態で、あらかじめプログラムさ
れている入力信号波形を、半導体素子57のボンディン
グパッド58の入力側から入力すると、半導体素子57
のボンディングパッド58の出力側から、一定の信号波
形が出力され、これをICテスタ53が読み取り、良・
否判定をする。良・否判定後は、プローブカード60を
移動させ、この検査を個々の半導体素子について実施し
ている。全ての半導体素子の検査が完了した時点で、検
査データに従い、不良判定となった半導体素子のみを順
次、P/W試験装置51に内蔵されたインクやレーザを
用いたマーキング装置54を動作させることにより、半
導体素子の中心部に不良品認識のために、一定の大きさ
のマーキングを行っていた。
【0008】
【発明が解決しようとする課題】しかしながら、従来技
術には、以下のような問題があった。図4(b)に示す
ように作業者が外観検査で不良とした半導体素子42の
配線切断時には、半導体素子42の中央部においてルビ
ーペン44を水平方向に約2〜3mm移動して傷を付
け、内部配線を切断していた。このとき、半導体素子4
2の最上層に形成された保護膜であるポリイミド膜が剥
がれ、大きな削り屑45が発生する。この大きなポリイ
ミドの削り屑45は、高さが100〜250μmにも達
し、図5(a)に示すP/W検査装置51で、半導体素
子57の検査を行うためにプローブカード60を移動さ
せる際に、プローブピン59に接触して移動を妨げ、プ
ローブピン59を破損するおそれがあった。プローブピ
ン59は弾性を有する幅50μmの微細なタングステン
の金属針からなり、非常に破損しやすいものである。ま
た、高価なものであるため、破損すると多大なコスト損
失となる。
【0009】また、ポリイミドの削り屑45が剥がれ
て、隣接する正常な半導体素子表面に付着するおそれも
ある。その場合、プローブピン59とボンディングパッ
ド58の間に入り込み、接触不良となって良品を不良と
誤判定するという問題もある。
【0010】また、配線切断は、作業者が手作業で実施
しているので、傷深さにばらつきがあり、傷が浅すぎて
配線切断ができなかったり、逆に傷が深すぎてウェーハ
にクラックを生じるという問題もある。また、勢いが余
って、隣接する良品を傷付けてしまうこともある。
【0011】本発明は上記事情を考慮してなされたもの
で、外観検査により不良品と判別された半導体素子に傷
を付けて内部配線を切断する工程において、ポリイミド
膜の削り屑を除去し、安定した内部配線切断を行うこと
のできる半導体素子配線切断器具を提供することを目的
とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体素子配線切断器具は、ウェーハ上に
形成された半導体素子を外観検査した後、不良品と判定
された半導体素子に傷を付けて内部配線を切断するため
の突出した芯部を備えた半導体素子配線切断器具におい
て、前記芯部を回転させる回転機構を備えたことを特徴
とする。この構成により、円形状に傷を付けて配線切断
を行うので、大きなポリイミドの削り屑を発生すること
がない。また、モータの回転力を利用して配線切断を行
うので、一定の力で傷を付けることができ、作業者によ
るばらつきのない、安定した配線切断ができる。
【0013】また、本発明の半導体素子配線切断器具
は、前記芯部近傍に吸引機構を備えたことを特徴とす
る。この構成により、配線切断時に発生するポリイミド
の削り屑を素早く、確実に除去できる。従って、P/W
検査時にポリイミドの削り屑がプローブピンに接触し
て、高価なプローブピンを破損するおそれがない。ま
た、隣接した半導体素子に付着するおそれもなく、P/
W検査における誤判定となることもない。
【0014】また、本発明の半導体素子配線切断器具
は、前記芯部の突出位置を任意に調整する調整機構を備
えたことを特徴とする。この構成により、配線切断時の
傷の深さを任意に調整できるので、作業者によるばらつ
きのない、より安定した配線切断ができる。
【0015】また、本発明の半導体素子配線切断器具
は、前記芯部の先端の切削面を平坦にして、前記切削面
に微小な凹凸を設けたことを特徴とする。この構成によ
り、配線切断時の傷の幅を大きくすることができ、より
安定した配線切断ができる。加えて、ポリイミドの削り
屑も細かくできるので、より吸引され易くなる。
【0016】
【発明の実施の形態】以下、本発明の第1の実施例につ
いて図面を参照して説明する。図1(a)は、本発明の
第1実施例を示す半導体素子配線切断器具1の要部断面
図である。図1(b)は、本発明の半導体素子配線切断
器具1を使用した配線切断方法を説明する図である。
【0017】先ず、図1(a)に示すように、本発明の
半導体素子配線切断器具1は、筒体2を有し、筒体2先
端に設けられた開口部にはジョイント3が組み込まれ、
ジョイント3先端には、高硬度材料からなる芯部4が取
付けられている。芯部4付近には吸引機構5につながる
吸引口6が設けられている。また、筒体2内部には、芯
部4を回転させるためのモータ等の回転機構7及び、回
転機構7に直結してジョイント3を固定するためのジョ
イント受け8が内蔵されている。
【0018】次に、本発明の半導体素子配線切断器具1
を使用した配線切断方法について、図1(b)を参照し
て説明する。外観検査にて不良と判定した半導体素子9
の中央部に略垂直に半導体素子配線切断器具1を押当て
る。次に、スイッチ(図示せず)を押して、回転機構7
と吸引機構5を同時に作動させる。次に、半導体素子配
線切断器具1を半導体素子9に押付け、半導体素子配線
切断器具1の芯部4を回転させることにより、ボンディ
ングパッド10につながる内部配線(図示せず)を切断
する。この時、保護膜であるポリイミド膜の削り屑が発
生するが、芯部4を回転させて傷を付けるのでポリイミ
ドの削り屑が大きくなることがなく、且つ芯部4近傍に
設けられた吸引口6より、直ちに吸引除去される。
【0019】以上説明したように、配線切断時に発生す
る不要なポリイミド膜の削り屑を最小限に抑え、且つ直
ちに吸引除去できるので、ポリイミド膜の削り屑がP/
W検査装置のプローブピンに接触することがなく、高価
なプローブピンの破損を防止できる。また、ポリイミド
膜の削り屑が隣接する半導体素子に付着することもない
ので、P/W検査における誤判定を防止することができ
る。
【0020】次に、本発明の第2の実施例について図2
を参照して説明する。図2は、本発明の第2実施例を示
す半導体素子配線切断器具21の要部断面図である。
【0021】図2に示すように、本発明の半導体素子配
線切断器具21は、下部筒体22を有し、下部筒体22
先端に設けられた開口部にはジョイント23が組み込ま
れ、ジョイント23先端には芯部24が取付けられてい
る。芯部24付近には吸引機構25につながる吸引口2
6が設けられている。また、下部筒体22内部には、芯
部24を回転させるためのモータ等よりなる回転機構2
7及び、回転機構27に直結してジョイント23を固定
するためのジョイント受け28が内蔵されている。実施
例1との相違点は、芯部24の突出位置を調整する調整
機構を設けたことである。下部筒体22の上には上部筒
体29が設けられている。さらに、下部筒体22と上部
筒体29には内部には、ねじ部22aと29aが設けら
れ、互いに噛み合う構成になっている。上部筒体29を
回転させることにより、上部筒体29のねじ部29a
が、下部筒体22のねじ部22aに沿って先端方向に移
動し、芯部24の突出位置が調整できる。
【0022】本発明の半導体素子配線切断器具21を使
用した配線切断方法は、実施例1の場合と同様にして行
う。本発明では、ポリイミドの削り屑を吸引する吸引機
構25に加えて、芯部24の突出位置を調整する機構を
設けているので、傷の深さを任意に調整することがで
き、作業者によるばらつきのない安定した配線切断を行
うことができる。この結果、安定した力がウェーハに加
わるので、ウェーハにクラックを生じたり、勢いが余っ
て隣接する良品を傷付けてしまうこともない。
【0023】また、図3(a)に示すように、半導体素
子配線切断器具のジョイント31に取付ける芯部32の
先端を平坦として、切削面に微小な凹凸32aを形成し
ても良い。これにより、配線切断時の傷の幅を大きくす
ることができ、より安定した配線切断ができる。加え
て、ポリイミドの削り屑も細かくできるので、より吸引
され易くなって、高価なプローブの破損や半導体素子の
誤判定を防止できる。また、図3(b)に示すように、
芯部32の大きさを検査する半導体素子の大きさに合わ
せて、適宜調整できるようにしても良い。これにより、
ジョイント31と芯部32のみを交換するだけで、種々
の大きさの半導体素子に容易に対応できる。
【0024】
【発明の効果】以上述べたように、本発明の半導体素子
配線切断器具によれば、配線切断により発生するポリイ
ミド膜の切り屑の発生量を少なくすることができると同
時に、直ちに吸引して除去できるので、P/W検査装置
の高価なプローブピンを破損することがなく、コスト損
失を招くことがない。また、ポリイミド膜の切り屑が隣
接した正常な半導体素子に付着することもないので、電
気特性を正確に測定することができ、検査精度が向上す
る。また、作業者によるばらつきのない、安定した配線
切断を行うことができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例による半導体素子配線切
断器具の要部断面図及び配線切断方法を説明する図
【図2】 本発明の第2実施例による半導体素子配線切
断器具の要部断面図
【図3】 本発明の芯部とジョイントの正面図
【図4】 従来の外観検査後の不良半導体素子の配線切
断方法を示す図
【図5】 従来のP/W検査装置のブロック図及びA部
拡大平面図
【符号の説明】
1、21 半導体素子配線切断装置 2 筒体 3、23、31 ジョイント 4、24、32 芯部 5、25 吸引機構 6、26 吸引口 7、27 回転機構 8、28 ジョイント受け 9、42、57 半導体素子 10、43、58 ボンディングパッド 22 下部筒体 22a、29a ねじ部 29 外部筒体 32a 凹凸部 41、55 ウェーハ 44 ルビーペン 45 ポリイミドの削り屑 51 P/W検査装置 52 プローバ 53 ICテスタ 54 マーキング装置 56 ウェーハチャック 59 プローブピン 60 プローブカード 61 配線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ウェーハ上に形成された半導体素子を外観
    検査した後、不良品と判定された半導体素子に傷を付け
    て内部配線を切断するための突出した芯部を備えた配線
    切断器具において、前記芯部を回転させる回転機構を備
    えたことを特徴とする半導体素子配線切断器具。
  2. 【請求項2】前記芯部近傍に吸引機構を備えたことを特
    徴とする請求項1に記載の半導体素子配線切断器具。
  3. 【請求項3】前記芯部の突出位置を任意に調整する調整
    機構を備えたことを特徴とする請求項1に記載の半導体
    素子配線切断器具。
  4. 【請求項4】前記芯部の先端の切削面を平坦にして、前
    記切削面に微小な凹凸を設けたことを特徴とする請求項
    1に記載の半導体素子配線切断器具。
JP2001376726A 2001-12-11 2001-12-11 半導体素子配線切断器具 Pending JP2003179106A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001376726A JP2003179106A (ja) 2001-12-11 2001-12-11 半導体素子配線切断器具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001376726A JP2003179106A (ja) 2001-12-11 2001-12-11 半導体素子配線切断器具

Publications (1)

Publication Number Publication Date
JP2003179106A true JP2003179106A (ja) 2003-06-27

Family

ID=19184858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001376726A Pending JP2003179106A (ja) 2001-12-11 2001-12-11 半導体素子配線切断器具

Country Status (1)

Country Link
JP (1) JP2003179106A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339544A (ja) * 2004-05-27 2005-12-08 Palo Alto Research Center Inc オン・ライン・プラニングと所定のルールを結合する製造システムにおける例外取扱い

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339544A (ja) * 2004-05-27 2005-12-08 Palo Alto Research Center Inc オン・ライン・プラニングと所定のルールを結合する製造システムにおける例外取扱い

Similar Documents

Publication Publication Date Title
KR100187559B1 (ko) 전기적특성의 측정방법 및 그의 측정장치
JPH0894705A (ja) プローブ式テストハンドラー及びそれを用いたicのテスト方法並びにic
US6727719B2 (en) Piercer combined prober for CU interconnect water-level preliminary electrical test
JP2001326258A (ja) プローブカードの触針のクリーニング方法
US10852344B2 (en) Inductive testing probe apparatus for testing semiconductor die and related systems and methods
JP2003179106A (ja) 半導体素子配線切断器具
JP2007096190A (ja) プローブカードの針先研磨方法、及びプローブ装置
JP2005044825A (ja) プローバー装置及びその探針高さ調整方法、半導体装置の製造方法
JP3346369B2 (ja) ベアチップ検査方法
JPS6024031A (ja) 半導体ウエハプロ−バ
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JPS63170933A (ja) ウエ−ハプロ−バ
JPH0216748A (ja) 半導体集積回路特性検査装置
US20230238234A1 (en) Automated overlay removal during wafer singulation
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
KR20040004892A (ko) 프로빙 시스템의 테스트 프로브 세정장치 및 세정방법
JPH09246344A (ja) 半導体基板
JPS61152034A (ja) ウエハプロ−バ装置
JP2007095766A (ja) プローバ装置及び半導体デバイスの検査方法
JP2003234384A (ja) 研磨・コンタクトチェック一体型プローブ装置およびその研磨方法
JP2011009561A (ja) デバイスの検査方法
JPS6225889Y2 (ja)
JPH01742A (ja) プローブ装置
Platteter Basic integrated circuit failure analysis techniques
KR100255558B1 (ko) 반도체칩의 본드패드 구조