KR200156141Y1 - 프로빙 검증 칩이 구비된 웨이퍼 - Google Patents

Abstract

본 고안은 프로빙 검증 칩이 구비된 웨이퍼에 관한 것으로, 웨이퍼(W) 상태에서의 제품 특성시험(EDS)을 실시할 때 웨이퍼(W)상에 프로빙 상태를 검증할 수 있는 별도의 칩을 구비하여 그 검증 작업만으로 정확한 탐침 위치를 찾아냄으로써 프로빙 검증 소요시간을 단축하고 프로빙 오차 발생시에는 육안으로 판단한 후 탐침의 위치를 쉽게 재 조절할 수 있도록 해주는 검증 수단을 제공하기 위해, 실제의 제품으로 완성되는 다수의 일반 칩(1)이 규칙적으로 배열되고, 이 일반 칩(1) 배열내의 소정 위치에 소수의 공정검증용 테스트 패턴(2)이 각각 배치되며, 상기 일반 칩(1) 배열내의 소정 위치에 탐침 접촉점(5)의 식별이 가능한 소수의 프로빙 검증용 칩(4)이 각각 배치된 구조로 이루어진 것으로서, 웨이퍼(W)의 일반 칩(1)내에 소수의 프로빙 검증용 칩(4)을 배치함으로써 단시간내에 쉽고 정확하게 프로빙 테스트를 할 수 있으며, 제품 불량으로 인한 비용 손실을 사전에 예방할 수 있고, 탐침의 위치와 크기를 육안으로도 정확히 판단할 수 있도록 함으로써, 프로빙 불량을 현저히 감소시킬 수 있어, 재 검증에 따른 불필요한 작업이나 시간을 효율적으로 관리할 수 있도록 된 프로빙 검증 칩이 구비된 웨이퍼에 관한 것이다.

Description

프로빙 검증 칩이 구비된 웨이퍼

본 고안은 반도체 웨이퍼에 관한 것으로, 특히 웨이퍼 상태에서의 제품 특성시험(EDS)을 실시할 때, 웨이퍼의 정확한 프로빙 여부를 육안으로 쉽게 판단하여 단시간내에 적절히 대처할 수 있도록 된 프로빙 검증 칩이 구비된 웨이퍼에 관한 것이다.

일반적으로 EDS는 웨이퍼내에 있는 칩의 특성을 검사하기 위해 실시하는 제품 특성시험이다. 웨이퍼 공정은 높은 정확도를 요한다. 패키지의 제작중에 특성검사를 거치지 않은 칩('다이'라고도 함)은 그 중의 상당수가 여러가지 요인으로 인해 작동을 하지 않게 되므로 이를 어셈블리하는 것은 생산성이나 경제성을 고려해 볼 때 엄청난 손실이 아닐 수 없으며, 한번의 실수로 인해 웨이퍼를 완전히 못쓰게 될 수도 있으므로 스팩(Specification)에서 벗어난 웨이퍼나 낮은 수율을 갖는 웨이퍼는 즉시 선별해내야 한다.

따라서, 웨이퍼가 공정 스텝을 거칠 때마다 필히 여러가지의 테스트와 평가를 받아야 하며, 사전에 칩의 기능이나 특성을 살피는 웨이퍼의 선별 작업은 대단히 중요한 의미를 갖는다.

상기의 EDS는 보통 프로브 테스트(Probe Test)라고도 하는데, 이 시험을 위해 검사할 웨이퍼를 진공척에 고정하고, 이 웨이퍼의 수많은 칩(다이)에 형성된 각각의 본딩 패드에 금속 탐침(Probe)을 첩촉 연결시켜, 상기 칩의 DC 파라미터와 기능을 검사하게 된다. 실제로 상기 테스트는 컴퓨터에 의해 수행되며, 1초에서 수분 정도의 시간이 소요된다. 기능을 수행하지 못하거나 스펙을 벗어난 칩은 점이 찍히게 되어(Inking) 정상상태의 칩과 구별되도록 되어있다. 또한, 상기 본딩 패드위에 나타나는 탐침의 흔적속에서 패드의 오염 상태, 불완전 에칭에 의한 유리 피막의 존재 유무 및 패드의 표면 경도 등에 대한 정보도 얻을 수 있다.

한편, 패키지 제조 공정중에 있어서 웨이퍼 칩의 소자변수를 전기적으로 측정하여 그 공정을 검증해 볼 필요가 있는데, 이러한 검증은 상기 웨이퍼 칩내에 공정 검증을 위한 용도로 국한된 테스트 패턴, 즉 공정 검증용 테스트 패턴에서 행하여지게 된다. 상기의 공정 검증용 테스트 패턴은 일반 칩과 같은 공정으로 형성된 특수 패턴의 칩으로, 트랜지스터, 다이오드, 저항 및 캐패시터 등은 너무 작아서 공정중에 테스트하기가 어려우므로 공정중의 품질관리를 위해 크게 만들어진 것이다. 이러한 테스트 패턴은 패키지 제조수율을 높이는데도 기여하게 되는데, 이는 완성된 웨이퍼의 패턴이 여러공정의 질을 보여주기 때문이다.

일반적인 종래의 웨이퍼(W)는 제4도에 도시된 바와같이, 실제의 제품으로 완성되는 다수의 일반 칩(1)이 규칙적으로 배열되고, 이 일반 칩(1) 배열내의 소정 위치에 소수의 공정 검증용 테스트 패턴(Test Pattern; 2)이 각각 배치된 구조로 이루어져 있었다.

여기서, 도면 부호 3은 플랫 죤(Flat Zone), 도면 부호 6은 웨이퍼를 개개의 칩으로 나눌 수 있도록 절단하기 위한 절단선(Soribe Line)을 나타낸 것이다.

이와 같은 종래 웨이퍼(W)에 대한 프로브 테스트는 프로브 머신(Probe Machine)에 장착된 탐침을 상기 웨이퍼(W)의 일반 칩(1)에 형성된 일반 패드(1a)와 접촉시킴으로써 이루어진다.

그러나, 상기한 바와 같은 종래의 웨이퍼는 프로브 테스트시에 탐침의 위치가 잘못 조절되어 상기 패드(1a)와의 접촉이 불량한 경우, 잘 만들어진 웨이퍼(W)라 하더라도 모두 불량으로 판정되어 폐기 처리될 수도 있고, 경미한 프로빙 오차만으로도 제품의 특성이 정확히 검증되지 못하여 막대한 경제적 손실을 초래하는 문제점이 있었다.

또한, 육안이나 현미경으로 탐침위치를 판단하여 테스트가 이루어짐으로써 정확한 프로빙 작업이 어렵고, 테스트할 칩의 수효가 많은 경우에는 각각의 패드(1a)마다 일일이 확인 작업을 수행하여야 하므로 테스트 시간이 지연되며, 프로빙 에러 발생시에는 재시험하기 위해 웨이퍼(W)를 다시 세척한 후 프로빙해야 하는 번거로움이 따랐다.

이에 본 고안은 상기와 같은 제반 문제점을 해결하기 위해 안출된 것으로, 웨이퍼 상태에서의 제품 특성시험(EDS)을 실시할 때, 웨이퍼상에 프로빙 상태를 검증할 수 있는 별도의 칩을 구비하여 그 검증 작업만으로 정확한 탐침 위치를 찾아냄으로써 프로빙 검증 소요시간을 단축하고, 또한 프로빙 오차 발생시에는 육안으로 쉽게 판단한 후 탐침의 위치를 쉽게 재 조절할 수 있도록 된 프로빙 검증 칩이 구비된 웨이퍼를 제공하는데 그 목적이 있다.

제1도는 본 고안에 따른 웨이퍼의 평면도.

제2도는 본 고안에 따른 웨이퍼내에 구비된 일반 칩의 확대도.

제3도는 본 고안에 따른 웨이퍼내에 구비된 프로빙 검증용 칩의 확대도.

제4도는 종래 기술에 따른 웨이퍼의 평면도이다.

* 도면의 주요부분에 대한 부호의 설명

W : 웨이퍼 1 : 일반 칩

1a : 일반 패드 2 : 공정 검증용 테스트 패턴

3 : 플랫 죤 4 : 프로빙 검증용 칩

4a : 프로빙 검증용 패드 4b : 눈금자

5 : 탐침(Probe) 접촉점 6 : 절단선(Scribe Line)

상기와 같은 목적을 달성하기 위한 본 고안에 따른 프로빙 검증 칩이 구비된 웨이퍼는 다수의 일반 칩이 규칙적으로 배열되고, 이 일반 칩 배열내의 소정 위치에 소수의 공정 검증용 테스트 패턴이 각각 배치된 웨이퍼에 있어서, 상기 일반 칩 배열내의 소정위치에 탐침 접촉점의 식별이 가능한 소수의 프로빙 검증용 칩이 각각 배치된 것을 특징으로 한다.

바람직하게는, 상기 프로빙 검증용 칩은 그 가장자리 둘레를 따라 프로빙 검증용 패드가 일정 간격으로 구비되어 있고, 이 프로빙 검증용 패드에는 일정 간격으로 격자형태를 이루는 눈금자가 형성된 것을 특징으로 하는 것이다.

이하, 본 고안을 첨부된 도면에 의거하여 상세히 설명한다.

제1도 내지 제3도에 도시된 바와 같이, 본 고안에 따른 프로빙 검증칩이 구비된 웨이퍼(W)는 실제의 제품으로 완성되는 다수의 일반 칩(1)이 규칙적으로 배열되고, 이 일반 칩(1) 배열내의 소정 위치에 소수의 공정검증용 테스트 패턴(2)이 각각 배치되며, 상기 일반 칩(1) 배열내의 소정 위치에 탐침 접촉점(5)의 식별이 가능한 소수의 프로빙 검증용 칩(4)이 각각 배치된 구조로 이루어진 것이다.

상기 프로빙 검증용 칩(5)은 그 가장자리 둘레를 따라 프로빙 검증용 패드(4a)가 일정 간격으로 구비되어 있고, 이 프로빙 검증용 패드(4a)에는 일정 간격으로 격자형태를 이루는 눈금자(4b)가 형성된 것이다.

본 발명에 따른 프로빙 검증 칩이 구비된 웨이퍼를 프로빙 테스트하고자 할 때는, 먼저, 검사할 웨이퍼(W)를 진공척에 고정하고, 탐침(프로블)를 정확히 정렬시키며, 이 탐침을 프로빙 검증용 칩(4)의 위치로 이동하여 접촉시켜 본 후, 프로빙 상태를 육안으로 판단하여 기준치내에 정확히 위치하였을 때는 탐침 위치의 조절없이 웨이퍼(W)의 수많은 일반 칩(1)에 형성된 각각의 일반 패드(1a)상에 금속 탐침(Probe)을 접촉 연결시켜 상기 일반 칩(1)의 테스트를 수행하고, 기준치를 벗어났을 때는 다시 탐침을 정렬시켜 재 검증한 후 기준치내에 탐침이 위치하였는가를 확인하여 일반 칩(1)을 테스트하게 된다.

제3도는 탐침이 접촉되는 프로빙 검증용 칩(4)을 평면 도시한 것으로, 소정간격으로 등분된 격자형의 눈금자(4b)내에 탐침이 접촉되면서 그 탐침 접촉점(5)이 찍히게 됨으로써 탐침의 위치와 상기 탐침의 직경을 육안으로 정확히 파악해 볼 수 있음을 나타낸 것이다.

상기와 같은 구성 및 작용에 의해 기대할 수 있는 본 고안의 효과는 다음과 같다.

본 고안에 따른 프로빙 검증 칩이 구비된 웨이퍼는 웨이퍼(W) 상태에서의 제품 특성시험(EDS)을 실시할 때, 웨이퍼(W)의 일반 칩(1)내에 소수의 프로빙 검증용 칩(4)을 배치함으로써, 단시간내에 쉽고 정확하게 프로빙 테스트를 수행할 수 있으며, 제품의 특성을 완벽하게 체크하여 제품의 불량 여부에 대한 정확한 판단을 내릴 수 있고, 제품의 불량으로 인한 비용 손실을 사전에 예방할 수 있으며, 프로빙 검증용 칩(4)의 프로빙 검증용 패드(4a)내에 눈금자(4b)가 표시되어 있어 탐침의 위치와 크기를 육안으로도 정확히 판단할 수 있도록 함으로서, 프로빙 불량을 현저히 감소시킬 수 있어 재 검증에 따른 불필요한 작업이나 시간을 효율적으로 관리할 수 있는 유용한 효과가 있다.

Claims (2)

1. 다수의 일반 칩이 규칙적으로 배열되고, 이 일반 칩 배열내의 소정 위치에 소수의 공정 검증용 테스트 패턴이 각각 배치된 웨이퍼에 있어서, 상기 일반 칩 배열내의 소정위치에 탐침 접촉점의 식별이 가능한 소수의 프로빙 검증용 칩이 각각 배치된 것을 특징으로 하는 프로빙 검증 칩이 구비된 웨이퍼.
2. 제1항에 있어서, 상기 프로빙 검증용 칩은 그 가장자리 둘레를 따라 프로빙 검증용 패드가 일정 간격으로 구비되어 있고, 이 프로빙 검즈용 패드에는 일정 간격으로 격자형태를 이루는 눈금자가 형성된 것을 특징으로 하는 프로빙 검증 칩이 구비된 웨이퍼.