JPH065690B2 - 半導体ウエハプローブ方法 - Google Patents

半導体ウエハプローブ方法

Info

Publication number
JPH065690B2
JPH065690B2 JP58132178A JP13217883A JPH065690B2 JP H065690 B2 JPH065690 B2 JP H065690B2 JP 58132178 A JP58132178 A JP 58132178A JP 13217883 A JP13217883 A JP 13217883A JP H065690 B2 JPH065690 B2 JP H065690B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
axis
chip
needle
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58132178A
Other languages
English (en)
Other versions
JPS6024029A (ja
Inventor
準一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP58132178A priority Critical patent/JPH065690B2/ja
Publication of JPS6024029A publication Critical patent/JPS6024029A/ja
Publication of JPH065690B2 publication Critical patent/JPH065690B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〈産業上の利用分野〉 開示技術は、半導体ウエハ製造工程における該半導体ウ
エハの電気的性質の測定、特に、半導体ウエハプローブ
カードの触針による該半導体ウエハのチップのパッドの
位置測定を正確に行う技術の分野に属する。
〈従来の技術〉 従来、自動式半導体ウエハプローバの適用に際しては、
先ず、半導体ウエハ内に数百個等多数存在している同一
形状、サイズのチップのうちの1つのチップに対し、オ
ペレーターが該チップ内のパツドにプローブカードの触
針を接触させて適正な位置であることを顕微鏡やモニタ
ーテレビ等で目視により確認するようにし、その後、半
導体ウエハプローバの機械精度(自動認識装置の精度も
含む)と、チップの繰り返し確認精度を確実なものとし
て信頼し、パツドにプローブカードの触針が正確にに接
触されているという仮定の前提で、該プローブカードの
触針と接続されているテスターで当該チップの電気的性
質の良、否を判定している。
このような技術は既に、例えば、特開昭59−4484
1号公報発明等に開示されている。
かかる判定作業により当該チップが不良であると判定さ
れた時点では、当該チップが事実不良であるのか、
半導体ウエハプローバの機械精度が悪くてプローブカー
ドの触針の接触がパッド面よりずれ、チップの他の配線
部に触れて不良と判断されたのか、プローブカードの
触針自体が悪いのか、いずれとも判別することは出来な
い。
しかしながら、いずれにしてもこのような理由により従
来、連続的にチップに対する不良の判定が続いた場合
は、判定対象のチップについて不良チップが続く前のチ
ップに戻し、再度プローブカードの触針を当該前に戻し
たチップに接触させて判定のやり直しを行うようにして
いる。
このため、自動式の半導体ウエハプローバでありなが
ら、多くの作業者を介在させて人海戦術的な判定を行っ
ているのが実状である。
又、半導体ウエハ内のチップの判定試験において、パッ
ド内にぎりぎりの条件でプローブカードの触針が接触し
て結果的に良品として判定されるチップも確率的には存
在し、かかるチップも半導体ウエハから個々に切離して
パッケージングすることにより集積回路(IC)製品と
なるが、上述の如くぎりぎりの条件で良品とされたチッ
プは、使用される、或いは、されている集積回路製品に
ついては本来的な良品としての余裕がなく、したがっ
て、他の真実良品で製造された集積回路製品に比べて比
較的早期に故障を起こし、結果的に信頼性の低下につな
がる虞がある欠点がある。
〈発明が解決しようとする課題〉 これに対処するに、ウエハプローバで半導体ウエハに対
する判定試験終了後、該半導体ウエハのチップ、もしく
は、抜き取りにより選ばれたチップについて、オペレー
タによって顕微鏡、モニターテレビ等で拡大視すること
によりパッドの針跡が観測され、その結果、プローブカ
ードの触針がパッドの適切な位置で接触されていると判
断されると、当該半導体ウエハは良品の半導体ウエハで
あると決定されるようになされている。
しかしながら、かかる作業は目視のため、多数オペレー
タが必要であるという不都合さがある。
又、チップの良、否の判定か該オペレータの肉眼を介し
ての目視による熟練作業に依存しているので、オペレー
タによる目視のバラツキにより判定作業に正確を期する
ことが困難である難点がある。
〈発明の目的〉 この発明の目的は上述従来技術に基づく半導体ウエハが
新しくウエハプローバの載置台に載置されるたびに少し
づつずれた位置に載置されるという半導体ウエハの量産
工程に存在する問題点を解決すべき技術的課題とし、該
半導体ウエハのチップに付与される針跡に対する異なる
位置での認識を介しての位置補正を正確に行うようにし
て情報産業における半導体技術利用分野に益する優れた
半導体ウエハプローブ方法を提供せんとするものであ
る。
〈課題を解決するための手段・作用〉 上述の目的に沿い先述特許請求の範囲を要旨とするこの
発明の構成は前述課題を解決するために、半導体ウエハ
プローブの使用に際し、実際にチップの試験に用いる同
一の試験用プローブカードの触針で設定された被測定チ
ップのパッドに、半導体ウエハを載置した載置台を駆動
して該半導体ウエハ上の略X軸方向、或いは、略Y軸方
向に離間して位置する2チップ以上に針跡を付加し、当
該針跡を認識してX軸、Y軸、Z軸方向、及び、Z軸芯
に於ける周方向の位置ずれを確認し、各軸方向、及び、
Z軸芯に於ける周方向の半導体ウエハの移動について演
算された値のみの移動を行い、自動補正することが出来
るようにした技術的手段を講じたものである。
〈実施例〉 次に、この発明の1実施例を図面に従って説明すれば以
下の通りである。
第1図(b)に示す態様において、X軸、Y軸、Z軸方
向、及び、Z軸芯に於ける周方向に挙動可能な載置台3
に、半導体ウエハ1を真空吸着して固定する。
尚、第1図(a),(b)に示す様に、プローブカード
の触針2をチップ4のパッド5上に接触させる位置を0
点とし、該触針2の針跡を認識する位置をP点とする。
而して、当該第1図(b)に示す様に、プローブカード
の触針2がチップ4上に接触してパッド5に針跡Rを付
与される。
この時、該パッド5に付与する針跡は当該実施例にあっ
ては2個所(必要に応じて2個所以上)とすることか
ら、第1図(a)に示す様に、プローブカードの触針部
を半導体ウエハ1に対して0点より図上左側に相対的に
lだけずらしてもう1つの針跡R′を付与する。
即ち、図示しないX軸モータの回転により、載置台3を
X軸方向に動かし指定された位置までチップ4を移動す
る。
そこで、他の1つの針跡R′を付与する。
このようにして2つの針跡R,R′を付加したチップ
4,4を認識する位置PにLだけ移動する。
尚、当該第1図(a)に於て、1,1′,1″、1は
移動前後に半導体ウエハを示すものである。
この移動は、載置台3を動かす図示しないX軸、Y軸用
モータにより指定された位置まで行う。
而して、認識する位置Pで実際に付加した2つの針跡
R,R′を認識比較する。
このとき、第2図(a)で示す周方向のずれθと、該第
2図(c)で示すY軸方向のずれΔtと、そして、該第
2図(c)と同様の意味であるため、説明は省略する
が、x軸方向のずれとがある。
前者のずれについては、ある原因により、チップ4内の
基準パッド5の中心線Xと間隔Sを介したX軸との間
に傾きθを生じている場合は、予め設定してある針跡条
件と現実に付加した針跡R,R′を図示しない認識装置
により比較すると、2つのチップ4,4に付加した針跡
R、R′を結ぶ上記の線Xにはずれの傾きθがある。
この場合、X軸方向の移動距離が大きい方がY軸のずれ
をtanθで検出し易いことから、2つのチップ4,4
が半導体ウエハ1の上で離間している方がベターであ
る。
これをZ軸芯に於ける周方向に回転する図示しないモー
タを駆動することにより、載置台3を周方向に回転し、
演算された数値で第2図(b)に示す様に、X軸、X
軸を平行状態にする。
しかしながら、該X軸、X軸が平行にはなっても、
基準パッド5の予め設定してある針跡付加条件とのY軸
上の後者のずれがΔtもある。
そこで、次にX軸を、予め設定してある針跡付加条件
を2個所結ぶXと重なるようにY軸モータを駆動し
て、Δtだけ載置台3を上下方向に移動させる。
即ち、パッド5に2つの針跡R,R′を付加し、それを
図示しない認識比較装置により読み取って既に設定して
ある認識と比較し、傾きθ、及び、平行線のずれΔtを
得られた認識データから演算して自動的に補正する。
後者の場合において、第2図(c),(d)に示す様
に、既に設定してある針跡付加条件と現実に付与した針
跡R,R′を図示しない認識装置によって比較し、2つ
のチップ4,4に付与した針跡R,R′を結ぶ線X
が平行である場合は、即ち、上述の傾きθが0であ
る場合には、予め設定してある針跡付加条件を2個所結
ぶ線Xと重なるように、図示しないY軸モータを駆動
して載置台3をΔtだけ上述同様に上下方向に移動させ
る。
そして、Y軸方向のずれについても上述同様に補正す
る。
以上の作業は、既に設定してある針跡条件の特徴と比較
した際に、傾き、及び、上下方向のずれを認識した場
合、自己の判断により自動補正を行う機能を持たせた図
示しない所定の駆動機構を用いて行うことが出来る。
〈発明の効果〉 以上、この発明によれば、半導体ウエハプローブ方法を
先述特許請求の範囲のように構成したので、検査対象と
なる半導体ウエハ上の数百個等に亘る全てのチップに針
跡を付与する以前に、半導体ウエハ上の略X軸方向、或
いは、略Y軸方向に相互に離隔した位置に存在する少な
くとも2つのチップに当該半導体ウエハを載置した載置
台を駆動して針跡を付与することにより、当該2以上の
チップの針跡を認識して両者を比較して得られた認識デ
ータに基づいて自己補正を自動的にすることで、引き続
いて当該半導体ウエハの全てのチップの試験を正確に行
えることになり、従来技術による半導体ウエハプローブ
の使用に比較して精度の向上、信頼性の向上を図れる優
れた効果が奏される。
又、Z軸の周方向に半導体ウエハの載置台を駆動して位
置補正を行うので、プローブカードを動かす必要が無
く、効率の良い試験を行うことが出来る効果である。
【図面の簡単な説明】
第1図(a)は、この発明の半導体ウエハを用いて半導
体ウエハを検査する工程の概略を示す模式平面図、第1
図(b)は、プローブカード針の検査工程における手順
を示す模式側面図、第2図(a)〜(d)は、自動補正
の手順を示す模式平面図である。 1…半導体ウエハ、2…プローブカード針、 3…載置台、4…チップ、 5…パッド、R,R′…針跡、 X…パッドの中心線、 X…設定してある針跡条件を2個所結ぶ線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】X軸、Y軸、Z軸方向に半導体ウエハを載
    置した載置台を動かして該半導体ウエハの位置決めを行
    って半導体ウエハ内のチップのパッドにプローブカード
    の触針を接触させる該チップの電気的特性を検査する半
    導体ウエハプローブ方法において、半導体ウエハを載置
    した載置台を駆動して同一の試験用プローブカードの触
    針により上記半導体ウエハ上の略X軸方向、或いは、略
    Y軸方向に離隔して位置する少なくとも2つのチップに
    針跡を付与し、次いで該針跡を認識して、該半導体ウエ
    ハの各軸方向位置を補正することを特徴とする半導体ウ
    エハプローブ方法。
  2. 【請求項2】上記半導体ウエハの位置補正を該半導体ウ
    エハの載置台をZ軸に対し周方向に駆動により行うよう
    にすることを特徴とする特許請求の範囲第1項記載の半
    導体ウエハプローブ方法。
JP58132178A 1983-07-19 1983-07-19 半導体ウエハプローブ方法 Expired - Lifetime JPH065690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132178A JPH065690B2 (ja) 1983-07-19 1983-07-19 半導体ウエハプローブ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132178A JPH065690B2 (ja) 1983-07-19 1983-07-19 半導体ウエハプローブ方法

Publications (2)

Publication Number Publication Date
JPS6024029A JPS6024029A (ja) 1985-02-06
JPH065690B2 true JPH065690B2 (ja) 1994-01-19

Family

ID=15075199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132178A Expired - Lifetime JPH065690B2 (ja) 1983-07-19 1983-07-19 半導体ウエハプローブ方法

Country Status (1)

Country Link
JP (1) JPH065690B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136845A (ja) * 1985-12-10 1987-06-19 Tokyo Seimitsu Co Ltd ウエ−ハプロ−ビングマシンのプロ−ビング方法
JPH0746693B2 (ja) * 1986-08-20 1995-05-17 東京エレクトロン株式会社 プロ−バ装置
US4943767A (en) * 1986-08-21 1990-07-24 Tokyo Electron Limited Automatic wafer position aligning method for wafer prober
JP2582256B2 (ja) * 1987-04-23 1997-02-19 東京エレクトロン株式会社 プロービング方法
JPS63317896A (ja) * 1987-06-22 1988-12-26 日本ケミコン株式会社 商品購入用注文電卓
JPH01147696A (ja) * 1987-12-02 1989-06-09 Omron Tateisi Electron Co カードスタンプ装置
JPH08330371A (ja) * 1996-04-22 1996-12-13 Tokyo Electron Ltd プローブ検査装置及び検査方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169922A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd オ−トプロ−バにおけるウエハ−のアライメント方法
JPS5944841A (ja) * 1982-09-07 1984-03-13 Tokyo Seimitsu Co Ltd 半導体素子検査装置の触針合せ方法と装置
JPS5939933U (ja) * 1982-09-07 1984-03-14 株式会社東京精密 プロ−ブカ−ド

Also Published As

Publication number Publication date
JPS6024029A (ja) 1985-02-06

Similar Documents

Publication Publication Date Title
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
JPS6362245A (ja) ウエハプロ−バ
US7649370B2 (en) Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame
US4914601A (en) Method for profiling wafers and for locating dies thereon
JPH065690B2 (ja) 半導体ウエハプローブ方法
JP2005241491A (ja) 基板検査装置、位置調整方法
US5508629A (en) Method and apparatus for inspecting integrated circuit probe cards
JPH0441495B2 (ja)
JPH0713990B2 (ja) プローブ針とパッドの位置合わせ方法
JPH0737946A (ja) プローブ装置
JPS6279640A (ja) ウエハプロ−バ装置
JPS6216018B2 (ja)
JPH0254544A (ja) プロービング方法
JPS6184029A (ja) 半導体検査装置
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
JPH06349910A (ja) プローブカードの針位置合わせ方法
KR0139025B1 (ko) 웨이퍼의 전기특성 검사 방법 및 그 장치
KR0127639B1 (ko) 프로우빙 시험 방법 및 그 장치
JPH01162177A (ja) プロービング方法
JP2694462B2 (ja) 半導体ウェーハチップの位置合わせ方法
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ
JPS63170933A (ja) ウエ−ハプロ−バ
JPS6030147A (ja) 半導体ウェ−ハ
JPH02137347A (ja) 位置合わせ方法
JPH0828408B2 (ja) 半導体ウエハ測定方法