JPH0254544A

JPH0254544A - プロービング方法

Info

Publication number: JPH0254544A
Application number: JP20545788A
Authority: JP
Inventors: Wataru Karasawa; 唐沢　渉
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 1988-08-18
Filing date: 1988-08-18
Publication date: 1990-02-23
Anticipated expiration: 2012-05-07
Also published as: JP2607280B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、プロービング方法に関する。

（従来の技術）半導体装置の製造工程においては、ウェハ上にウェハチ
ップが完成すると、電極パッドにプローブ針を接触させ
てウェハチップの電気的特性検査を実行している。

ところで、一般に半導体ウェハー１は、第９図に示すよ
うにオリエンテーションフラット１ａを有した略円形で
あり、その中に多数の矩形状のチップ２が形成されてい
る。

従って、その最周縁部のチップ２は、場合によってウェ
ハ１の外形によって完全な矩形状を確保できず、一部が
欠けた形状となる場合が多い、そして、この欠は部分の
大きさによっては、半導体チップ２を良品として扱えな
いようになっている。

ここで、このような欠は部分の大きい半導体チップ２を
、他のチップ２と同様に検査した場合、これらは良品の
電気的特性を備えることができないため、確実に不良と
判定され、一般にはこのような不良チップに対して、イ
ンキングまたは針によるスクラッチによりマーキングを
施し、良品のチップ２と区別できるようにしている。

そして、このような欠落部分が大きいチップ２は本来電
気的特性検査が不要であり、万−欠は部分の太き・いチ
ップ２を検査し、これにマーキングを施すと、ｆ！端な
場合にはそのマーキングがウェハ１より外のウェハチャ
ックに対して実行されることが生ずる恐れがある。

そこで、このような欠は部分の大きな半導体チップ２は
、予め検査対象から除外する必要がある。

このため、従来は第１０図（Ａ）に示す周縁のチップ２
の４点Ａ、Ｂ、Ｃ，Ｄの座標位置（座標中心を例えばウ
ェハ１の中心ｘｏ　、ｙｏとする）を求め、中心までの
Ｘ、Ｙ方向の距ｉａ、ｂ、ｃ。

ｄを利用して、各点Ａ、Ｂ、Ｃ，Ｄがウェハ１上に存在
しているか否かを下記の判別式により判定していた。

Ａ点　Ｒ２＞ａ２＋ｂ２ＯＮ　ＷＡＦＥＢＢ点　Ｒ２＞
ａ２＋ｄ２ＯＮ　ＷＡＦＥＢＣ点　Ｒ２くｂ２＋ｄ２　
　ＯＦＦ誓ＡＦＥＲＤ点　Ｒ２〉ｂ２＋Ｃ２ＯＮ誓＾ｒ
ＥＩｌｌそして、例えば上記のように３点以上の点が０
ＮＷＡＦＥＢの場合に該チップ２が有効と判断し、２点
以下がＯＮ　ＷＡＦＥＲの場合には検査が不必要である
旨の判定を行っていた。

（発明が解決しようとする課題）上述した従来の有効チップか否かの判定によれば、チッ
プ２の４隅のうちの３点がＯＮ　ＷＡＦＥＢとすると、
少なくともチップ２の５０％以上はＯＮＵ八ＦへＢであ
る事が判別されるが、例えば第１０図（Ｂ）に示すよう
に、チップ２の場所によっては２点のみがＯＮ　ＷＡＦ
ＥＢであっても、第１０図（Ａ）の場合のように３点が
ＯＮ−八ＦＥＢである場合よりも有効面積が大きい場合
もあり、上記のような判定によれば本来良品となる可能
性のあるチップ２もが検査対象から除外されるという恐
れがあり、この場合にはウェハ外周付近を有効に活用で
きないという問題があった。

また、ユーザーによっては、例えば８’Ｏ％以上などの
より精度の高い判定値を基準として有効チップか否かを
判定したいニーズもあり、このようにさらに正確な有効
チップの判定を行うことが従来では不可能であった。

そこで、本発明の目的とするところは、上述した従来の
問題点を解消し、任意に指定された有効面積以上の面積
を有するチップのみを検査対象とすることができ、以て
検査の必要がないチップを確実に検査対象から除外して
検査スピードを向上でき、しかも、判定精度を向上する
ことでチップ外周付近の有効活用を図ることができるる
プロービング方法を提供することにある。

［発明の構成］（問題点を解決するための手段）本発明は、ウェハ上の各チップの電気的特性検査を行う
にあたり、半導体ウェハに形成された少なくとも予め定められたチ
ップの有効面積を測定し、この測定されたチップの有効面積と、予め設定された検
査対象の限界チップ面積とを比較し、該チップを検査対
象とするか否かを判別する工程を含むことで、プロービ
ング方法構成している。

（作　用）発明では、ウェハ上の少なくとも予め定められたチップ
の有効面積を計算し、この計算された面積と、検査対象
とするのに不可欠な限界チップ面積とを比較し、この限
界チップ面積以上のものを検査対象とするように判定し
ている。

この結果、具体的数値によってよりきめの細かい限界チ
ップ面積を指定しても、正確に検査対象か否かの判定を
行うことができ、従って不要な検査を予め除外して検査
スピードを向上することができ、しかも、正確な判定の
確保により、従来検査対象外とせざるを得なかったウェ
ハ外周付近のチップの有効利用を図ることができる。

（実施例）以下、本発明を適用した一実施例を図面を参照して具体
的に説明する。

まず、本実施例のプローブ装置には、第３図に示すよう
に、ウェハ１を載置保持して、上下方向であるＺ方向及
びＸ、Ｙ方向に移動可能なウェハチャック１０が設けら
れ、かつ、プローブ位置にはプローブ手段の一例である
例えばプローブカード１２が設けられている。そして、
上記ウェハチャック１０を移動することで、ウェハ１上
の各チップ２の電極パッドにプローブカード１２のプロ
−プ針を接触させ、図示しないテスタによってその電気
的特性検査を実行可能となっている。

一方、上記ウェハチャック１０の移動領域内であって、
この１０一ブ位置から外れた位置には、例えば浮遊容量
を検出することで物体の検知が可能なハイドセンサ１４
が設けられ、本実施例の場合、ウェハチャック１０のセ
ンター位置、ウェハ１のセンター位置及びウェハ１の半
径の検出に使用するようになっている。

次に、各チップ２の面積を測定し、その面積値に応じて
該チップ２を検査対象とするか否かの判定を行う制御系
について、第２図を参照して説明する。

本実施例のプローブ装置は、チップ面積の演算機能、有
効面積か否かの判定機能を備えたＣＰＵ２０によって制
御が司どられていて、このＣＰＵ２０には上記ハイドセ
ンサ１４．ウェハチャック１０の駆動部２２の他、チッ
プ２の面積計算に必要な情報例えばウェハ１のセンター
座標、ウェハ１の半径、チップ２の大きさ等を記憶する
メモリ２４と、検査対象とするために不可欠な限界チッ
プ面積等を操作入力するための入力部２６と、ウェハチ
ャック１０を駆動入力するためのジョイスティック２８
などが接続されている。

次に、上記実施例装置で実施される本発明方法の一例に
ついて説明する。

まず、第１図のステップ１〜ステツプ６を実行すること
で、アライメント動作を行う。

すなわち、ステップ１では、ウェハチャック１０上にウ
ェハ１を載置しない状態で、ハイドセンサ１４によりウ
ェハチャック１０のセンターを求、ぬる、なお、この方
法は後述するステップ３でのウェハ１のセンター検出と
同様であるので、ここではその説明を省略する。

次に、ウェハチャック１０上にウェハ１をａＷする（ス
テップ２）、そして、ハイドセンサ１４を使用してウェ
ハ１のセンター座標及び半径を検出する（ステップ３）
。

すなわち、第４図に示すようにハイドセンサ１４のｌ方
でウェハ１をＸ方向に移動させることで、容量の相違に
より、あるＸライン（Ｙ＝ｎ）上でのウェハ１の外周の
２点（Ｘｉ　、　Ｘ２　）がＣＰｔＪ２０によって検出
される。同様にＹ方向の２点（Ｙｌ　、　Ｙ２　）が求
められる。この情報より、ウェハ１のセンター座標はそ
れぞれｘｏ　＝　（ｘｉ＋Ｘ２　）／２．ｙＯ＝　（ｙ
ｌ　＋Ｙ２　）／２として求めら、ＣＰＵ２０はこの座
標位置をメモリ２４に記憶する。

なお、上記と同様にしてステップ１でのウェハチャック
１０のセンター位置も検出できる。

また、上記の情報から、ウェハ１の半径Ｒを求める。

すなわち、第４図においてｘ＝Ｘｏ　−Ｘ２　、３’＝
ＹＯ−ｎであるから、Ｒ＝５とじて求められる。この半径Ｒも同様にメモリ２４に記憶され
る。

次に、ウェハチャック１０のセンター位置と、ウェハ１
のセンター位置とのずれ（第５図のΔＸ。

Δｙ）をＣＰＵ２０で検出しくステップ４）、この後に
プローブカード１２の真下にウェハチャック１０のセン
ターを設定するようにウェハチャック１０を移動する（
ステップ５）、この状態では、上記ずれ（ΔＸ、Δｙ）
だけウェハ１のセンターがずれていることがＣＰｔＪ２
０によって認識され。る。

次に、第６図に示すように、ウェハ１のセンターチップ
２ａ及び左右端、上端の各チップ２ｂ〜２ｄの４点での
ファインアライメントを実行する（ステップ６）。

まず、チャック１０を上記ずれ量（ΔＸ、Δｙ）だ、け
移動することでセンターチップ２ａをプローブカード１
４の真下に設定し、図示しないマイクロスコープで観察
しながら、もしずれている場合にはジョイスティック２
８を操作しながら位置合わせを行い、その電極パッドに
触針させてファインアライメントを実行する。このよう
に、予め検出されたずれＸ＜ΔＸ、Δｙ）だけ移動して
も位置ずれが生じてしまう理由は、第８図に示すように
ウェハ１の端部はだれ１ｂを有する形状であるので、ハ
イドセンサ１４での検出時にそのだれ１ｂのどの部分を
ウェハ１の端部と判定するかによって、ウェハ１のセン
ター座標が不正確に測定されるからである。

次に、他の３点のチップ２ｂ、２ｃ、２ｄについては、
その一部が欠けたチップであるが、その有効面積は既知
とすることができるので、入力部２６を介してその既知
の面積を入力すると共に、実際に測定される面積（この
方法については後述するものと同様であるので省略する
）と比較し、ずれている場合にはウェハーセンター位置
の補正等を実行する。

以上のようにしてアライメント動作が完了する。

次に、本発明方法の要部である被検査対象とするか否か
の判定動作について説明する。

まず、判定されるチップ２の４隅の座標を求める（ステ
ップ７）、すなわち、判定されるチップ２のセンター位
置は、前記ウェハセンター（ＸＯｌＹＯ）を基準として
、既知のチップ２の大きさの整数倍の位置となることか
ら求められ、かつ、その各チップ２のセンター位置が分
かれば、チップ２の大きさより４隅の座標Ａ、Ｂ、Ｃ，
Ｄが検出できる。

次に、各点Ａ、Ｂ、Ｃ，ＤがＯＮ　ＷＡＦ［ＲかＯＦＦ
讐ＡＦＥＲかの判定を行う（ステップ８）、この判定は
ウェハ１のセンター（ＸＯ、ＹＯ）より各点までの距離
が、先に求められた半径Ｒよりも大きいか否かによって
判定可能であり、例えば第７図（Ａ）の場合には、Ａ点　Ｒ＞ａ　　＋ｂ　　　　０ＮＷＡＦＥＲ８点　　
Ｒ＞ａ　　　　＋ｄ　　　　　　　　ＯＮＷ八ＦへＲ０
点　Ｒ＜ｂ　　＋ｄ　　　　０ＦＦＷＡＦＥＲ０点　Ｒ
＞ｂ　　＋ｃ　　　　０ＮＷＡＦ［Ｒとなる。

次に、上記の結果よりチップ２が有効面積を備えている
か否かの判定を行う。

まず、４点が全てＯＮ−＾）ＥＲであれば（ステップ９
）、これは問題なく有効チップとして判定される（ステ
ップ１６）。

第７図（Ａ）のように３点がＯＮ　ＷＡＦＥＢである場
合には（ステップ１０）、以下の■の手法によって、チ
ップ２の有効面積を算出する（ステップ１１）。

すなわち、この場合にはチップの本来有する全体の面積
より、同図（Ａ）のウェハ１より外れた部分の三角形で
近似される面積Ｓ１を差し引くことで計算できる。ここ
で、ウェハセンター（ＸＯ９ＹＯ）を基準とした第７図
（Ａ）のウェハ１の外周上のチップ２の座標（Ｘｉ　、
　Ｙｉ　）、　　（Ｘｊ　。

ＹＪ　）は、Ｘｉ＝　　Ｒ−ｄｌＹ＋　＝ｄＸｊ＝ｂＹｊ＝ＦＰ−３１となり、この座標位置を用いることで上記面積Ｓ１が計
算できるので、第７図（Ａ）の場合の面積を算出するこ
とができる。

そして、本実施例の場合、検査対象とする限界の面積が
、本来のチップ面積の８０％以上として入力部２６より
ＣＰＵ２０に設定されている場合には、計算された面積
が８０％以上であるかを判別しくステップ１４）、ＹＥ
Ｓであれば該チップ２を有効としくステップ１６）、Ｎ
ｏで有れば無効とするくステップ１５）。

次に、第７図（Ｂ）に示すように、２点のみがＯＮ　Ｗ
ＡＦＥＲである場合にはくステップ１２）、下記の■の
手法によりチップ２の面積を計算する。

この場合にはＡ、Ｂ、（Ｘ＋　、Ｙｉ　）、（ｘＹｋ　
）で囲まれる四角内の面積Ｓ２と、（ＸＹｉ　）、　　
（Ｘｋ　、　Ｙｋ　）、　　（Ｘｉ　、　Ｙｋ　）で囲
まれる三角形に近似される面積Ｓ３とを加算すれば良い
。

そして、Ｘｉ　、Ｙｉについては上記と同様に座標が求
められ、また、Ｘｋ　、Ｙｋについては、Ｘｋ＝　　Ｒ
−ｃｌＹｋ＝ｃであるので、上記各座標を利用すれば面積Ｓ２゜Ｓ３を
容易に計算可能である。

そして、この後は、上記と同様に、計算された面積が８
０％以上であるかを判別しくステップ１４）１．、ＹＥ
Ｓであれば該チップ２を有効とし（ステップ１６）、Ｎ
ｏで有れば無効とする（ステップ１５）。

次に、第７図（Ｃ）に示すように１点のみが０ＮＷＡＦ
ＥＢであるか、あるいはいずれの点も０ＦＦ−八［ＥＲ
である場合には（ステップ１２）、本実施例の場合の限
界面積の基準である８０％以上を満足することが有り得
ないので、この場合には即座にチップ無効と判定される
（ステップ１５）。

ここで、本実施例の場合には上記の判定を各チップ２が
プローブカード１４の真下に設定される移動前に行って
いるので、以上の判定結果によってチップ有効と判定さ
れた場合（ステップ１６）のみ、該チップ２をプローブ
カード１４の真、下に移動して電気的特性の検査が実行
されることになる（ステップ１７）。

そして、チップが有効の場合でも無効の場合でも、次の
ステップで全チップに対する判定が終了したか否かを調
べ（ステップ１８）、Ｎｏであればチップ番号を一つ更
新してステップ７に戻り、該チップの検査の必要を判定
し、ＹＥＳであれば最終チップに対する電気的特性検査
の終了を待って本動作が完結することになる。

なお１．同一品種に関する２枚目以降のウェハ１に対し
ては、例えば上記判別結果をメモリ２４に記憶しておき
、この判別工程を省略することもできる。

このように、本実施例ではＯＮ　ＷＡＦＥＲ点が２点ま
たは３点の場合に、該チップ２の有効面積を測定し、判
定基準となる基準面積データと比較して、該デツプ２の
検査の必要性を判定しているので、ユーザーの希望に応
じて所望の面積を有するものを確実に検査対象とするこ
とができ、従来よりも判定の確実性が向上するので、無
駄な検査対象を確実に排除することができる。

なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施例において、面積測定等の基準をウェハ１
のセンター座標を基準として行ったが、通常ＣＰＵ２０
はウェハチャック１０のイニシャルポイントを基準に制
御を行うので、この点を基準として制御を行うものであ
っても良い。

また、チップ２の面積計算についても上記実施例の他種
々の変形実施が可能である。さらに、この判別工程を実
施するタイミングとしては、少なくともチップ２の電気
的特性を実施するためのステップ駆動を行う前であれば
良く、例えば予め全チップ２について検査対象とするか
否かの測定を実施しておき、これをメモリなどに記憶し
、その後にこのメモリの情報に基づき対象となるチップ
２に対して検査を実施するようにウェハチャック１０の
ステップ駆動するものであっても良い。

［発明の効果］以上説明したように、本発明によればウェハの外形によ
って一部が欠落したチップの面積を計算し、検査対象と
する限界の面積値と比較して、該チップを検査対象とす
るか否かを判定しているので、上記判定の正確さが向上
し、無駄な検査対象を確実に除去できると共に、判定精
度が向上することでウェハ周縁のチップの有効利用をも
確保することができる。

【図面の簡単な説明】

第１図は、本発明方法の一実施例を示すフローチャート
、第２図は、有効チップを判定する制御系のブロック図
、第３図は、ウエハブローバの動作を説明するための概
略説明図、第４図は、ウェハーセンターの検出例を説明
するための概略説明図、第５図は、ウェハチャックとウ
ェハの両センターのずれを説明するための概略説明図、
第６図は、ウェハ上の４点チエツクを説明するための概
略説明図、第７図は、ウェハ外形によって一部が欠落し
たチップを説明するための概略説明図、第８図は、ウェ
ハ１の周縁部のだれを説明するための概略説明図、第９
図は、ウェハの平面図、第１０図（Ａ）、（Ｂ）は、従
来の判定方法による問題点を説明するための概略説明図
である。１・・・ウェハ、２・・・チップ、１０・・・ウェハチャック、１２、−・、プローブ手段、１４・・・ハイドセンサ、２０・・・ＣＰＵ。

Claims

【特許請求の範囲】半導体ウェハ上の各チップの電気的特性検査を行うにあ
たり、半導体ウェハに形成された少なくとも予め定められたチ
ップの有効面積を測定し、この測定されたチップの有効面積と、予め設定された検
査対象の限界チップ面積とを比較し、該チップを検査対
象とするか否かを判別する工程を含むことを特徴とする
プロービング方法。