JPH0794559A - プローバ - Google Patents
プローバInfo
- Publication number
- JPH0794559A JPH0794559A JP23648793A JP23648793A JPH0794559A JP H0794559 A JPH0794559 A JP H0794559A JP 23648793 A JP23648793 A JP 23648793A JP 23648793 A JP23648793 A JP 23648793A JP H0794559 A JPH0794559 A JP H0794559A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- defective
- test
- prober
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ウェハの追加テストにおいて、ウェハ上の不
良マークの付いたチップを強制的に不良にし、追加テス
ト効率の向上を図る。 【構成】 キャリアカセット１０と、ウェハ１上の不良
マーク９０の付いたチップ１００の撮影をするカメラ２
０と、カメラ２０により撮影された画像認識データを処
理し、ウェハ１上の不良マーク９０の付いたチップ１０
０を検出する画像処理装置３０と、プローブ針５０の付
いたプローブカード６０を接続したテストヘッド７０な
どを備え、さらにテスタ８０に接続され、画像処理装置
３０により不良マーク９０の付いたチップ１００の位置
をメモリに記憶し、さらに不良マーク９０の付いたチッ
プ１００にはプローブ針５０を当てないで電気的特性の
テストを行うことにより、不良のチップ１００の良品判
定を防止する。
良マークの付いたチップを強制的に不良にし、追加テス
ト効率の向上を図る。 【構成】 キャリアカセット１０と、ウェハ１上の不良
マーク９０の付いたチップ１００の撮影をするカメラ２
０と、カメラ２０により撮影された画像認識データを処
理し、ウェハ１上の不良マーク９０の付いたチップ１０
０を検出する画像処理装置３０と、プローブ針５０の付
いたプローブカード６０を接続したテストヘッド７０な
どを備え、さらにテスタ８０に接続され、画像処理装置
３０により不良マーク９０の付いたチップ１００の位置
をメモリに記憶し、さらに不良マーク９０の付いたチッ
プ１００にはプローブ針５０を当てないで電気的特性の
テストを行うことにより、不良のチップ１００の良品判
定を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、プローバに関し、特に
ウェハのプローブ検査工程における追加テストまたは再
テストの検査技術に適用して有効な技術に関する。
ウェハのプローブ検査工程における追加テストまたは再
テストの検査技術に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、この種の技術の関連技術とし
ては、特開平１−２１４０３７号公報に開示されている
ＥＰＲＯＭ(Erasable Programmable Read Only Memory)
集積回路テスト方法があるが、これは前の工程のテスト
においてウェハ上のチップの検査を行い、その結果不良
となったウェハ上の不良チップデータをメモリ媒体に記
憶し、後の工程のテストでは、そのメモリ媒体に記憶さ
れている不良チップを除外したチップに対してテストを
行うものである。
ては、特開平１−２１４０３７号公報に開示されている
ＥＰＲＯＭ(Erasable Programmable Read Only Memory)
集積回路テスト方法があるが、これは前の工程のテスト
においてウェハ上のチップの検査を行い、その結果不良
となったウェハ上の不良チップデータをメモリ媒体に記
憶し、後の工程のテストでは、そのメモリ媒体に記憶さ
れている不良チップを除外したチップに対してテストを
行うものである。
【０００３】また、これとは別の方法として、たとえば
すでにプローブ検査が完了し、不良マークの付いたウェ
ハであっても、不良対策のため、例外的に追加のスクリ
ーニング用テストを実施する場合があり、このような場
合、追加テストは生産性を上げるため、必要最小限のテ
ストしか実施していない。
すでにプローブ検査が完了し、不良マークの付いたウェ
ハであっても、不良対策のため、例外的に追加のスクリ
ーニング用テストを実施する場合があり、このような場
合、追加テストは生産性を上げるため、必要最小限のテ
ストしか実施していない。
【０００４】従って、不良マークの付いたチップであっ
ても、追加テストでは良品と判定される場合があり、通
常は不良マークをチップに付加した後、さらに人手によ
りウェハごとに目視検査を行っている。
ても、追加テストでは良品と判定される場合があり、通
常は不良マークをチップに付加した後、さらに人手によ
りウェハごとに目視検査を行っている。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、追加テストまたは再テスト時に
不良マークの付いたチップが良品と判定される場合があ
り、これによりさらに目視検査を行って最終良品数をカ
ウントする。いわゆる目視カウント作業を行わなければ
真の良品数が求められないという問題がある。
な従来技術においては、追加テストまたは再テスト時に
不良マークの付いたチップが良品と判定される場合があ
り、これによりさらに目視検査を行って最終良品数をカ
ウントする。いわゆる目視カウント作業を行わなければ
真の良品数が求められないという問題がある。
【０００６】さらに、ウェハの追加テストまたは再テス
ト後の人手による良品チップの目視カウント作業を行う
場合には、多大な時間と労力を要するという問題もあ
る。
ト後の人手による良品チップの目視カウント作業を行う
場合には、多大な時間と労力を要するという問題もあ
る。
【０００７】そこで、本発明の目的は、ウェハの追加テ
ストまたは再テスト時にウェハ上の不良マークの付いた
チップを強制的に不良とすることにより、ウェハの追加
テストまたは再テスト時間を短縮し、追加テストまたは
再テストでの良品数を真の良品数とし、従来の目視カウ
ント作業を不要とするプローバを提供することにある。
ストまたは再テスト時にウェハ上の不良マークの付いた
チップを強制的に不良とすることにより、ウェハの追加
テストまたは再テスト時間を短縮し、追加テストまたは
再テストでの良品数を真の良品数とし、従来の目視カウ
ント作業を不要とするプローバを提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】すなわち、請求項１記載のプローバは、ウ
ェハ上のチップにおける電気的特性のテストをテスタを
通じて行うプローバであって、ウェハ上の不良マークの
付いたチップの検出を行う画像処理手段を備え、画像処
理手段によりウェハ上のチップにおける不良マークの有
無を検出し、不良マークの付いたチップ位置を記憶し
て、不良マークの付いたチップには、プローブ針を接触
させないでテストを行うものである。
ェハ上のチップにおける電気的特性のテストをテスタを
通じて行うプローバであって、ウェハ上の不良マークの
付いたチップの検出を行う画像処理手段を備え、画像処
理手段によりウェハ上のチップにおける不良マークの有
無を検出し、不良マークの付いたチップ位置を記憶し
て、不良マークの付いたチップには、プローブ針を接触
させないでテストを行うものである。
【００１１】また、請求項２記載のプローバは、ウェハ
のテストを、プローブ検査完了後におけるスクリーニン
グのための追加テストまたは再テストとするものであ
る。
のテストを、プローブ検査完了後におけるスクリーニン
グのための追加テストまたは再テストとするものであ
る。
【００１２】
【作用】前記したプローバによれば、画像処理手段によ
りウェハ上の各チップにおいて、前の工程のウェハのテ
ストにより付与された不良マークの付いたチップかを判
別し、その不良マークの付いたチップにはプローブ針を
当てないでウェハの追加テストまたは再テストを実行す
ることにより、従来人手による目視カウント作業を通し
てウェハ上の不良チップを判定してきたのを、自動的に
検出し、判別することができる。
りウェハ上の各チップにおいて、前の工程のウェハのテ
ストにより付与された不良マークの付いたチップかを判
別し、その不良マークの付いたチップにはプローブ針を
当てないでウェハの追加テストまたは再テストを実行す
ることにより、従来人手による目視カウント作業を通し
てウェハ上の不良チップを判定してきたのを、自動的に
検出し、判別することができる。
【００１３】これにより、ウェハ上の不良マークの付い
たチップが良品として判定されることなく、良品チップ
のみが正しく判別され、ウェハ上のチップの正確な良品
数を得ることができ、また人手による目視カウント作業
を不要とすることにより追加テストまたは再テストにお
ける時間と労力を大幅に削減することができる。
たチップが良品として判定されることなく、良品チップ
のみが正しく判別され、ウェハ上のチップの正確な良品
数を得ることができ、また人手による目視カウント作業
を不要とすることにより追加テストまたは再テストにお
ける時間と労力を大幅に削減することができる。
【００１４】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１５】図１は本発明の一実施例であるプローバを
示す概略説明図である。
示す概略説明図である。
【００１６】まず、図１により本実施例のプローバの構
成を説明する。
成を説明する。
【００１７】本実施例のプローバは、たとえばウェハ上
の各チップにおける電気的特性のテストを行うプローバ
とされ、ウェハ１を格納しているキャリアカセット１０
と、ウェハの画像を撮影するカメラ（画像処理手段）２
０と、ウェハ１の画像認識データを処理する画像処理装
置（画像処理手段）３０と、ウェハ１を保持するウェハ
チャック４０と、プローブ針５０の付いたプローブカー
ド６０と、プローブカード６０に接続されているテスト
ヘッド７０などによって構成されている。
の各チップにおける電気的特性のテストを行うプローバ
とされ、ウェハ１を格納しているキャリアカセット１０
と、ウェハの画像を撮影するカメラ（画像処理手段）２
０と、ウェハ１の画像認識データを処理する画像処理装
置（画像処理手段）３０と、ウェハ１を保持するウェハ
チャック４０と、プローブ針５０の付いたプローブカー
ド６０と、プローブカード６０に接続されているテスト
ヘッド７０などによって構成されている。
【００１８】また、プローバのテストヘッド７０はテス
タ８０に接続され、テスタ８０はウェハ１上の各チップ
１００の電気的特性のテストを行い、そのテスト結果を
表示および出力する。
タ８０に接続され、テスタ８０はウェハ１上の各チップ
１００の電気的特性のテストを行い、そのテスト結果を
表示および出力する。
【００１９】キャリアカセット１０はウェハ１を格納し
ているカセットであり、画像処理装置３０はカメラ２０
により撮影したウェハ１の画像を画像処理し、ウェハ１
のアライメントの他に、ウェハ１のロード中にこのウェ
ハ１上の各チップ１００における不良マーク９０の検出
にも使用される。
ているカセットであり、画像処理装置３０はカメラ２０
により撮影したウェハ１の画像を画像処理し、ウェハ１
のアライメントの他に、ウェハ１のロード中にこのウェ
ハ１上の各チップ１００における不良マーク９０の検出
にも使用される。
【００２０】ウェハチャック４０はウェハ１上の各チッ
プ１００の位置決め動作のためのウェハ１を保持するも
のであり、Ｘ・Ｙ・Ｚ軸の３方向に動作し、ウェハアラ
イメントおよび各チップ１００ごとの移動を行う。
プ１００の位置決め動作のためのウェハ１を保持するも
のであり、Ｘ・Ｙ・Ｚ軸の３方向に動作し、ウェハアラ
イメントおよび各チップ１００ごとの移動を行う。
【００２１】そして、テスト時には、Ｚ軸方向に上昇し
てあらかじめ取り付けられたプローブカード６０のプロ
ーブ針５０とウェハ１を接触させた後にテストが開始さ
れるが、不良マーク９０の付いたチップ１００では、Ｚ
軸方向に上昇せずにテストが行われる。
てあらかじめ取り付けられたプローブカード６０のプロ
ーブ針５０とウェハ１を接触させた後にテストが開始さ
れるが、不良マーク９０の付いたチップ１００では、Ｚ
軸方向に上昇せずにテストが行われる。
【００２２】テストヘッド７０は、テスタ８０およびプ
ローブカード６０と接続され、プローブカード６０に付
けられたプローブ針５０により、ウェハ１上の各チップ
１００の電極に接触して電気的特性のテストを行うもの
である。
ローブカード６０と接続され、プローブカード６０に付
けられたプローブ針５０により、ウェハ１上の各チップ
１００の電極に接触して電気的特性のテストを行うもの
である。
【００２３】次に、本実施例の作用について、プローブ
検査完了後におけるスクリーニングのための追加テスト
を行う場合を説明する。
検査完了後におけるスクリーニングのための追加テスト
を行う場合を説明する。
【００２４】なお、前の工程のテストにおいて、ウェハ
１の各チップ１００は良否判定が行われ、その結果不良
のチップ１００には不良マーク９０が付与されているも
のとする。
１の各チップ１００は良否判定が行われ、その結果不良
のチップ１００には不良マーク９０が付与されているも
のとする。
【００２５】まず、プローバは、キャリアカセット１０
にセットされたウェハ１をウェハチャック４０にロード
して、プローバ上のウェハ１の位置および方向を決める
ウェハアライメントを行った後、カメラ２０からウェハ
１の各チップ１００を撮影した画像を画像認識データと
して画像処理装置により処理し、ウェハ１上の各チップ
１００の不良マーク９０の有無を判別する。
にセットされたウェハ１をウェハチャック４０にロード
して、プローバ上のウェハ１の位置および方向を決める
ウェハアライメントを行った後、カメラ２０からウェハ
１の各チップ１００を撮影した画像を画像認識データと
して画像処理装置により処理し、ウェハ１上の各チップ
１００の不良マーク９０の有無を判別する。
【００２６】次に、不良マーク９０の付いたチップ１０
０は、そのチップ１００位置をプローバが備える図示し
ないメモリに記憶しておき、全てのチップ１００につい
て不良マーク９０の検出確認が終わった後、ウェハ１の
追加テストを開始する。
０は、そのチップ１００位置をプローバが備える図示し
ないメモリに記憶しておき、全てのチップ１００につい
て不良マーク９０の検出確認が終わった後、ウェハ１の
追加テストを開始する。
【００２７】そして、不良マーク９０の付いたチップ１
００は、そのチップ１００への位置決め後、ウェハチャ
ック４０はＺ軸方向に上昇せず、つまりそのチップ１０
０はプローブ針５０に接触せずにチップ１００とテスト
ヘッド７０が電気的に導通していない状態においてテス
トが行われる。
００は、そのチップ１００への位置決め後、ウェハチャ
ック４０はＺ軸方向に上昇せず、つまりそのチップ１０
０はプローブ針５０に接触せずにチップ１００とテスト
ヘッド７０が電気的に導通していない状態においてテス
トが行われる。
【００２８】その結果、その不良マーク９０の付いたチ
ップ１００は、通常オープン／ショートテストにおいて
不良となり、このようにすることによって、不良マーク
９０の付いたチップ１００が良品として判定されること
はなく、良品のチップ１００のみが正しく判別され、ウ
ェハ１上のチップ１００の正確な良品数を得ることがで
きる。
ップ１００は、通常オープン／ショートテストにおいて
不良となり、このようにすることによって、不良マーク
９０の付いたチップ１００が良品として判定されること
はなく、良品のチップ１００のみが正しく判別され、ウ
ェハ１上のチップ１００の正確な良品数を得ることがで
きる。
【００２９】一方、不良マーク９０が付いていないチッ
プ１００に対しては、ウェハチャック４０がＺ軸方向に
上昇し、チップ１００とプローブ針５０との接触による
テストヘッド７０への電気的な導通により、良品のチッ
プ１００の電気的特性のテストが行われる。
プ１００に対しては、ウェハチャック４０がＺ軸方向に
上昇し、チップ１００とプローブ針５０との接触による
テストヘッド７０への電気的な導通により、良品のチッ
プ１００の電気的特性のテストが行われる。
【００３０】以上により、プローバ内にカメラ２０およ
び画像処理装置３０を備え、ウェハ１の追加テスト時に
ウェハ１の不良マーク９０の付いたチップ１００を判別
し、そのチップ１００に対してはテスタ８０による測定
を行わないことにより、テスタ８０のスループットを向
上させることができる。
び画像処理装置３０を備え、ウェハ１の追加テスト時に
ウェハ１の不良マーク９０の付いたチップ１００を判別
し、そのチップ１００に対してはテスタ８０による測定
を行わないことにより、テスタ８０のスループットを向
上させることができる。
【００３１】従って、本実施例のプローバによれば、プ
ローバ内に備えるカメラ２０および画像処理装置３０に
より、前の工程のウェハ１のテストにおいて不良マーク
９０の付いたチップ１００を、追加テストにおいて不良
品として判別することができ、不良マーク９０の付いた
チップ１００を良品として判別せずに正確な良品数を得
ることができ、さらに従来行っていた人手による目視カ
ウント作業を不要とすることにより追加テストにおける
省力化を図ることができる。
ローバ内に備えるカメラ２０および画像処理装置３０に
より、前の工程のウェハ１のテストにおいて不良マーク
９０の付いたチップ１００を、追加テストにおいて不良
品として判別することができ、不良マーク９０の付いた
チップ１００を良品として判別せずに正確な良品数を得
ることができ、さらに従来行っていた人手による目視カ
ウント作業を不要とすることにより追加テストにおける
省力化を図ることができる。
【００３２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは言うまでもない。
【００３３】たとえば、前記実施例のウェハのテストに
ついては、プローブ検査完了後の追加テストである場合
について説明したが、本発明は前記実施例に限定される
ものでなく、１度不良マークの付けられたチップにおけ
る再テストなどについても広く適用可能である。
ついては、プローブ検査完了後の追加テストである場合
について説明したが、本発明は前記実施例に限定される
ものでなく、１度不良マークの付けられたチップにおけ
る再テストなどについても広く適用可能である。
【００３４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３５】(1).ウェハの追加テストまたは再テスト時
に、画像処理手段をプローバの内部に備えることにより
前の工程のウェハのテストにおいて不良マークを付与さ
れたチップかどうか判別し、不良マークの付いたチップ
は自動的に不良とすることができる。
に、画像処理手段をプローバの内部に備えることにより
前の工程のウェハのテストにおいて不良マークを付与さ
れたチップかどうか判別し、不良マークの付いたチップ
は自動的に不良とすることができる。
【００３６】(2).ウェハの追加テストまたは再テスト時
に、不良マークの付いたチップにはプローブ針を接触さ
せないでテストすることにより、テスタによる検査を不
要とすることができ、テスタのスループットを向上させ
ることができる。
に、不良マークの付いたチップにはプローブ針を接触さ
せないでテストすることにより、テスタによる検査を不
要とすることができ、テスタのスループットを向上させ
ることができる。
【００３７】(3).従来必要であったウェハ上の不良チッ
プを人手により判定する目視カウント作業が不要とな
り、ウェハの追加テストまたは再テストにおける大幅な
省力化が達成でき、さらに追加テストまたは再テストに
要する費用を削減して経済性に優れたプローバを得るこ
とができる。
プを人手により判定する目視カウント作業が不要とな
り、ウェハの追加テストまたは再テストにおける大幅な
省力化が達成でき、さらに追加テストまたは再テストに
要する費用を削減して経済性に優れたプローバを得るこ
とができる。
【図１】本発明の一実施例であるプローバを示す概略説
明図である。
明図である。
１ ウェハ １０ キャリアカセット ２０ カメラ（画像処理手段） ３０ 画像処理装置（画像処理手段） ４０ ウェハチャック ５０ プローブ針 ６０ プローブカード ７０ テストヘッド ８０ テスタ ９０ 不良マーク １００ チップ
Claims (2)
- 【請求項１】 ウェハ上のチップにおける電気的特性の
テストをテスタを通じて行うプローバであって、前記ウ
ェハ上の不良マークの付いたチップの検出を行う画像処
理手段を備え、該画像処理手段により前記ウェハ上の前
記チップにおける前記不良マークの有無を検出し、該不
良マークの付いたチップ位置を記憶して、該不良マーク
の付いた該チップには、プローブ針を接触させないで該
ウェハの該テストを行うことを特徴とするプローバ。 - 【請求項２】 前記ウェハの前記テストをプローブ検査
完了後におけるスクリーニングのための追加テストまた
は再テストとすることを特徴とする請求項１記載のプロ
ーバ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23648793A JPH0794559A (ja) | 1993-09-22 | 1993-09-22 | プローバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23648793A JPH0794559A (ja) | 1993-09-22 | 1993-09-22 | プローバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794559A true JPH0794559A (ja) | 1995-04-07 |
Family
ID=17001464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23648793A Pending JPH0794559A (ja) | 1993-09-22 | 1993-09-22 | プローバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794559A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544522B2 (en) | 2004-06-09 | 2009-06-09 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
| JP2017084958A (ja) * | 2015-10-28 | 2017-05-18 | 三菱電機株式会社 | 半導体装置の評価装置及び評価方法 |
| CN112802771A (zh) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | 缺陷检测晶圆图优化方法及其优化系统 |
-
1993
- 1993-09-22 JP JP23648793A patent/JPH0794559A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544522B2 (en) | 2004-06-09 | 2009-06-09 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device |
| JP2017084958A (ja) * | 2015-10-28 | 2017-05-18 | 三菱電機株式会社 | 半導体装置の評価装置及び評価方法 |
| CN112802771A (zh) * | 2021-01-28 | 2021-05-14 | 上海华力微电子有限公司 | 缺陷检测晶圆图优化方法及其优化系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| WO1998001745A9 (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| US5654632A (en) | Method for inspecting semiconductor devices on a wafer | |
| US7449903B2 (en) | Method and system for the optical inspection of contact faces at semiconductor devices with different appearances | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| JPH0794559A (ja) | プローバ | |
| JP2005150224A (ja) | プローブ情報を用いた半導体検査装置及び検査方法 | |
| JPH0441495B2 (ja) | ||
| JP2000243794A (ja) | 半導体ウエハの解析方法 | |
| TW201409048A (zh) | 標記檢查用的裝置及方法 | |
| JP2004055837A (ja) | プローバ装置及び半導体装置の検査方法 | |
| JPH07312382A (ja) | プローブ装置 | |
| JPS6279640A (ja) | ウエハプロ−バ装置 | |
| JP2627929B2 (ja) | 検査装置 | |
| JPS62136041A (ja) | ウエハプロ−バ | |
| KR100286098B1 (ko) | 리피트페일칩검출시스템및방법 | |
| JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
| JPS63127545A (ja) | プロ−ブ装置 | |
| JPS6030147A (ja) | 半導体ウェ−ハ | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2005123393A (ja) | ウエハ検査方法およびウエハ検査装置 | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 | |
| JP2001189352A (ja) | 半導体試験装置および半導体チップ選別装置 | |
| JPH0760168B2 (ja) | 半導体チップの特性測定装置 |