JP2000243794A - 半導体ウエハの解析方法 - Google Patents

半導体ウエハの解析方法

Info

Publication number
JP2000243794A
JP2000243794A JP11046586A JP4658699A JP2000243794A JP 2000243794 A JP2000243794 A JP 2000243794A JP 11046586 A JP11046586 A JP 11046586A JP 4658699 A JP4658699 A JP 4658699A JP 2000243794 A JP2000243794 A JP 2000243794A
Authority
JP
Japan
Prior art keywords
wafer
pattern
semiconductor wafer
chip
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11046586A
Other languages
English (en)
Inventor
Taizo Matsuo
泰三 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11046586A priority Critical patent/JP2000243794A/ja
Publication of JP2000243794A publication Critical patent/JP2000243794A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 半導体ウエハの測定で、ウエハサイズとチッ
プサイズのサイズ比が大きい場合でも、不良位置情報
(ウエハマッフ°)を正確に判断し、それにより製造工
程の不具合原因を正確に解析するすることができる半導
体ウエハの不良位置情報の解析方法。 【解決手段】 半導体ウエハを測定手段1でチップ毎に
測定し、その測定によるチップ毎の測定結果のデータに
よって、半導体ウエハのウエハマップデータ6を作成
し、この作成したウエハマップデータ6のパターンと予
め不良要因毎に作成されて記憶部に格納されている画像
パターンとを比較する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ICの不具
合の原因が、どの製造工程に起因するものによるのかを
解析する解析方法に関し、特に、ウエハテスト工程(ダ
イソータ、以下D/S工程と言う)の不良位置情報(ウ
エハマップ)から、不良の原因となった工程を推定する
ことが出来るパターンの自動判別を行う分類方法を用い
て解析する解析方法である。
【0002】
【従来の技術】一般に、半導体ICは、要求されるIC
特性を満足しているかを調べるために、ウエハテスト
(D/S)が行われている。そのテストはIC特性を満
足しているか否かを判別している。すなわち良品か不良
品かを判別している。
【0003】また、ウエハテスト(D/S)データを不
良解析に用いる場合には、通常、不良位置情報(ウエハ
マツプ)を元に、不良品の位置から技術者が個々に判断
し、不良の原因となった工程を推定する方法が採られて
いる。
【0004】そのため、不良位置情報の捉え方を統一す
るために、不良位置情報(ウエハマツプ)をパターンに
分類する方法が考えられている。
【0005】それらは、図6に示すように、ウエハを分
割して、どの位置(1〜8)に不良が多いかを判断し、
その位置(1〜8)の組み合わせでパターンを作成す
る。
【0006】図6に示した方法で、例えば、図7にa〜
dのパターンを示すと、bとdは共に同じパターンに分
類される。
【0007】
【発明が解決しようとする課題】しかしながら、ウエハ
サイズとチップサイズのサイズ比が小さい場合において
は位置による誤差が小さいので、ある程度有効である
が、ウエハサイズとチップサイズのサイズ比が大きい場
合には、位置による誤差が大きくなり、必ずしも有効な
パターン分類ができるとは言えない。
【0008】例えば、図7に示すbとdとを比較する
と、この2つは明らかに不良の発生の原因が異なってい
る。bは、ウエハの外側から不良が出来ているのに対
し、dはウエハの内側に不良が出来ているのである。一
方、不良の原因がbと同様であると考えられるcは、不
良の数が少ないために、bと同様のパターンには分類さ
れない。
【0009】このようにウエハサイズとチップサイズの
サイズ比が大きい場合には、不良位置情報(ウエハマッ
フ°)とパターンの整合性はよいが、ウエハから正確に
不良位置情報(ウエハマップ)を読み取ることは難し
い。
【0010】本発明はこのような事情に基づいて成され
たもので、ウエハサイズとチップサイズのサイズ比が大
きい場合でも、不良位置情報(ウエハマッフ°)を正確
に判断し、それにより製造工程の不具合原因を正確に解
析するすることができる半導体ウエハの不良位置情報の
解析方法を提供することを目的としている。
【0011】
【課題を解決するための手段】本発明によれば、半導体
ウエハを測定手段でチップ毎に測定し、その測定による
チップ毎の測定結果のデータによって前記半導体ウエハ
のウエハマップデータを作成し、この作成したウエハマ
ップデータのパターンと予め不良要因毎に作成されて記
憶部に格納されている画像パターンとを比較することを
特徴とする半導体ウエハの解析方法である。
【0012】また本発明によれば、前記画像パターンは
少なくとも、前記測定手段に関する不良要因とぺレット
に関する不良要因とにより各々作成されていることを特
徴とする半導体ウエハの解析方法である。
【0013】また本発明によれば、前記ウエハマップデ
ータのパターンと前記画像パターンとの比較は、前記画
像パターンの画像毎に行い所定範囲内で一致して場合
に、一致した画像パターンを当該ウエハのパターンとし
て登録することを特徴とする半導体ウエハの解析方法で
ある。
【0014】また本発明によれば、前記画像パターン
は、パターンが相互に異なっていることを特徴とする半
導体ウエハの解析方法である。
【0015】また本発明によれば、前記画像パターン
は、チップ毎に濃淡情報として作成されていることを特
徴とする半導体ウエハの解析方法である。
【0016】
【発明の実施の形態】以下本発明の実施の形態を図面を
参照して説明する。図1は本発明の一実施の形態を示す
システム構成図である。
【0017】ウエハのテストを行うD/S工程には、図
示しない被測定体であるウエハの不良チップを検出する
測定手段であるウエハ測定装置1が設けられている。こ
のウエハ測定装置1は測定を行うテスタ2とこのテスタ
2に接続したプローバ3を有している。つまり、ウエハ
のチップ毎にプローバ3を経由してテスタ2に入力され
たウエハの情報は、それぞれテスタ2で測定されて不良
チップはその座標情報が検出される。
【0018】この検出された座標情報は、サーバコンピ
ュータ4のディスク5にウエハマップデータ6として入
力されて記憶される。さらに、この記憶されたウエハマ
ップデータ6はパターン化ソフトウエア7で処理されて
変換され、パターンデータ8となって、第2サーバコン
ピュータ9のディスク10にデータべース化して収納さ
れる。また、第2サーバコンピュータ9にはクライアン
トパソコン11が接続されている。
【0019】次に、これらの構成によるチップ情報のパ
ターン化の手順を、図2に示すフローチャートを参照し
て説明する。
【0020】まず、ウエハの不良チップ座標データは、
ウエハ表面測定装置1が検出してサーバーコンピュータ
4のディスク5のデータべースにウエハマップデータ6
として収納する。この不良チップ座標データであるウエ
ハマップデータ6はパターン化ソフトウエア7に取り込
む(S1)。
【0021】パターン化ソフトウエア7に取り込まれた
ウエハマップデータ6(不良チップ座標データ)は、メ
モリー上で図3に示すようなウエハマップデータ6の不
良チップ画像データに作成される(S2)。
【0022】次に、このウエハマップの不良チップ画像
データは、図4に示すように、過去の様々の事例から、
予め解析されている不良要因別の画像パターンのパター
ン例との比較を行う。
【0023】すなわち、解析されている不良要因は分類
すると図5に示すようになる。不良個所毎に大別すると
「ペレット」と「測定装置」に分類でき、「ペレット」
は更に「素子要因」と「外観」に分類できる。また、
「測定装置」は「テスタ/治具」と「プローバ」に分類
できる。
【0024】「測定装置」の不良要因は、「故障/劣
化」、「Spec要因」、「精度/相関要因」および
「動作異常」が挙げられ、また、「ペレット」の「素子
要因」の要因は「装置要因」と「条件要因」が挙げら
れ、また、「外観」の「不良要因」は「人的要因」が挙
げられる。
【0025】これらの不良要因に基づいて、パターン化
して作成した画像パターンのパターン例を図5に基づい
て説明する。なお、各パターン例はそれぞれ相互に異な
るパターンに作成されたいる。
【0026】すなわち、パターン例P1〜P5は、ウエ
ハの中でどの位置に不良が集中しているかを表してお
り、製造工程での装置要因、条件要因に依存するもの
で、パターンの形状によつて不良要因となった製造装置
の推定を行うことができる。
【0027】また、パターン例P6はウエハに傷が入っ
ている場合を表しており、これは製造工程で用いたマス
クに傷が入っているなどの要因や、ウエハを取り扱う際
に傷をつけたなどの人的要因に結びつくパターンであ
る。
【0028】パターン例P7は不良が連続した場合を表
している。これは、測定装置(テスタやプローバ等)の
異常や前述のパターン例P6と同様の要因と結び付ける
ことができる。
【0029】パターン例P8の場合は、不良の集中は見
られないが、ウエハ全面に不良が分散して広がっている
ものを表している。これは、ダストによる問題や測定装
置の異常と結び付けることが出来る。
【0030】これらのことを前提に、不良情報によるウ
エハマップの画像の不艮位置を濃い色で表し、色の濃い
部分と図5の各パターン例P1〜P8との比較を行う。
その結果、ウエハマップの画像の不艮位置を表す色の濃
い部分と、パターン例P1〜P8の濃い色の部分との位
置で90%以上が一致するか否かの比較を、一致するま
でパターンの数だけ繰り返し、ウエハのパターンを決定
する。(S3)。
【0031】この比較では、双方の色の濃い部分の位置
が90%以上一致した場合は、そのパターンをそのウエ
ハのパターンとし、一致しない場合は、順次、次のパタ
ーン例P2〜P8との比較に移る。すべてのパターンで
一致が見られなかつた場合は、その他としてそれぞれ登
録する(S4)。
【0032】このようにして、全てのウエハをそれぞれ
のパターンに分類し、全てのウエハのパターンが決定し
たら、それらのパターンデータ8を第2サーバーコンピ
ュータ9のディスク10のデータべースに登録する。デ
ータべースに登録したパターンをデータべース閲覧アプ
リケーションやWWW等で表示させることで、その表示
からウエハの不良要因を推定することができる。
【0033】この場合、ウエハ一枚一枚についてのデー
タサイズは小さいために、ウエハ製造のロット単位での
表示ができ、それによりウエハ製造のロットの傾向やロ
ット内での差異などが確認できるため、ウエハ製造工程
での不良要因を推定する精度が高くなる。
【0034】また、データべースに登録されたパターン
データ8はデータのサイズもウエハマップ6に比べると
非常に小さいために、クライアントパソコン11におい
て、複数ウエハの比較などによる解析を行うデータとし
て使用出来る。それにより、製造工程での歩留向上を行
う際に、不良の要因解析の材料として有効に用いること
が出来る。
【0035】また、不良情報のデータべース化されたパ
ターンデータ8が、D/Sデータやウエハマップデータ
6に比べてデータサイズを大幅に縮小できるために、ク
ライアントパソコン11からデータべースにアクセスす
る場合の負荷が軽減できると共に、アプリケーションソ
フトやWWW経由でデータベースのデータを利用するこ
とができる。
【0036】
【発明の効果】本発明によれば、膨大なウエハテスト
(D/S)の不良位置情報(ウエハマップ)を、逐次、
技術者が調べることなしに、製造工程での不良原因を正
確に自動的に推定することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示すシステム構成図。
【図2】本発明の一実施の形態におけるチップ情報のパ
ターン化の手順を示すフローチャート。
【図3】不良チップ画像データの例を示す説明図。
【図4】不良要因の説明図。
【図5】不良要因毎にパターン化したパターン図。
【図6】従来の不良位置の区分けの説明図。
【図7】(a)から(d)は、各不良パターンの例を示
したパターン図。
【符号の説明】
1…ウエハ測定装置、4…サーバーコンピュータ、5…
ディスク、6…ウエハマップ、8…パターンデータ、9
…第2サーバコンピュータ、10…ディスク

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハを測定手段でチップ毎に測
    定し、その測定によるチップ毎の測定結果のデータによ
    って前記半導体ウエハのウエハマップデータを作成し、
    この作成したウエハマップデータのパターンと予め不良
    要因毎に作成されて記憶部に格納されている画像パター
    ンとを比較することを特徴とする半導体ウエハの解析方
    法。
  2. 【請求項2】 前記画像パターンは少なくとも、前記測
    定手段に関する不良要因とぺレットに関する不良要因と
    により各々作成されていることを特徴とする請求項1記
    載の半導体ウエハの解析方法。
  3. 【請求項3】 前記ウエハマップデータのパターンと前
    記画像パターンとの比較は、前記画像パターンの画像毎
    に行い所定範囲内で一致して場合に、一致した画像パタ
    ーンを当該ウエハのパターンとして登録することを特徴
    とする請求項1記載の半導体ウエハの解析方法。
  4. 【請求項4】 前記画像パターンは、パターンが相互に
    異なっていることを特徴とする請求項1記載の半導体ウ
    エハの解析方法。
  5. 【請求項5】 前記画像パターンは、チップ毎に濃淡情
    報として作成されていることを特徴とする請求項1記載
    の半導体ウエハの解析方法。
JP11046586A 1999-02-24 1999-02-24 半導体ウエハの解析方法 Pending JP2000243794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11046586A JP2000243794A (ja) 1999-02-24 1999-02-24 半導体ウエハの解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11046586A JP2000243794A (ja) 1999-02-24 1999-02-24 半導体ウエハの解析方法

Publications (1)

Publication Number Publication Date
JP2000243794A true JP2000243794A (ja) 2000-09-08

Family

ID=12751415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046586A Pending JP2000243794A (ja) 1999-02-24 1999-02-24 半導体ウエハの解析方法

Country Status (1)

Country Link
JP (1) JP2000243794A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246722A (ja) * 2003-02-14 2004-09-02 Fasl Japan 株式会社 画像パターンの解析方法
KR100620727B1 (ko) 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 반도체 검사 장치
JP2007248198A (ja) * 2006-03-15 2007-09-27 Sharp Corp 特性分布の特徴量抽出方法および特性分布の分類方法
CN100399528C (zh) * 2004-11-02 2008-07-02 力晶半导体股份有限公司 晶片缺陷管理方法
US7514949B2 (en) 2005-08-10 2009-04-07 Samsung Electronics Co., Ltd. Testing method detecting localized failure on a semiconductor wafer
JP2009200450A (ja) * 2007-02-27 2009-09-03 Canon Inc 情報処理装置、情報処理方法及びプログラム
US8239152B2 (en) 2007-02-27 2012-08-07 Canon Kabushiki Kaisha Information processing apparatus, information processing method, and computer program product
WO2018159190A1 (ja) * 2017-03-02 2018-09-07 東京エレクトロン株式会社 検査システム、および検査システムの故障解析・予知方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004246722A (ja) * 2003-02-14 2004-09-02 Fasl Japan 株式会社 画像パターンの解析方法
CN100399528C (zh) * 2004-11-02 2008-07-02 力晶半导体股份有限公司 晶片缺陷管理方法
KR100620727B1 (ko) 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 반도체 검사 장치
US7514949B2 (en) 2005-08-10 2009-04-07 Samsung Electronics Co., Ltd. Testing method detecting localized failure on a semiconductor wafer
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP2007248198A (ja) * 2006-03-15 2007-09-27 Sharp Corp 特性分布の特徴量抽出方法および特性分布の分類方法
JP2009200450A (ja) * 2007-02-27 2009-09-03 Canon Inc 情報処理装置、情報処理方法及びプログラム
US8239152B2 (en) 2007-02-27 2012-08-07 Canon Kabushiki Kaisha Information processing apparatus, information processing method, and computer program product
US9057966B2 (en) 2008-01-21 2015-06-16 Canon Kabushiki Kaisha Information processing apparatus, information processing method, and memory medium
WO2018159190A1 (ja) * 2017-03-02 2018-09-07 東京エレクトロン株式会社 検査システム、および検査システムの故障解析・予知方法
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
US11187747B2 (en) 2017-03-02 2021-11-30 Tokyo Electron Limited Inspection system and malfunction analysis/prediction method for inspection system
JP2021184486A (ja) * 2017-03-02 2021-12-02 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
JP7105977B2 (ja) 2017-03-02 2022-07-25 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法

Similar Documents

Publication Publication Date Title
US6757621B2 (en) Process management system
US8537349B2 (en) Monitoring of time-varying defect classification performance
US20060236184A1 (en) Fault detecting method and layout method for semiconductor integrated circuit
JP2002071575A (ja) 欠陥検査解析方法および欠陥検査解析システム
JP2002100660A (ja) 欠陥検出方法と欠陥観察方法及び欠陥検出装置
US5793650A (en) System and method of identifying the number of chip failures on a wafer attributed to cluster failures
US6885955B1 (en) Semiconductor process yield analysis based on evaluation of parametric relationship
CN107038697B (zh) 用于诊断半导体晶圆的方法和系统
TWI744511B (zh) 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式
TWI617816B (zh) 晶圓的可適性電性測試
JP2018170418A5 (ja)
US20060171221A1 (en) Method for analyzing critical defects in analog integrated circuits
JP2000243794A (ja) 半導体ウエハの解析方法
US6539272B1 (en) Electric device inspection method and electric device inspection system
US20030158679A1 (en) Anomaly detection system
TW201513249A (zh) 檢查系統、檢查方法及可讀取記錄媒體
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
US20050114058A1 (en) Method for analyzing inspected data, apparatus and its program
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
US20110172941A1 (en) Screening apparatus, screening method, and program
US10755405B2 (en) Method and system for diagnosing a semiconductor wafer
JP3973753B2 (ja) 半導体不良解析方法および装置並びに半導体不良解析プログラムを記録した記録媒体
KR20050106307A (ko) 반도체 웨이퍼 칩 검사장치 및 이를 이용한 검사방법
JP4633349B2 (ja) 電子デバイスを製造するための欠陥解析方法及びそのプログラム