JP2007188968A - ウエーハマップデータの解析方法および解析プログラム - Google Patents

ウエーハマップデータの解析方法および解析プログラム Download PDF

Info

Publication number
JP2007188968A
JP2007188968A JP2006003971A JP2006003971A JP2007188968A JP 2007188968 A JP2007188968 A JP 2007188968A JP 2006003971 A JP2006003971 A JP 2006003971A JP 2006003971 A JP2006003971 A JP 2006003971A JP 2007188968 A JP2007188968 A JP 2007188968A
Authority
JP
Japan
Prior art keywords
chip
map data
wafer map
coordinates
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006003971A
Other languages
English (en)
Inventor
Jiro Matsuda
二朗 松田
Hironobu Suzuki
啓修 鈴木
Tatsuya Okamoto
龍哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006003971A priority Critical patent/JP2007188968A/ja
Publication of JP2007188968A publication Critical patent/JP2007188968A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】システム不良とランダム不良との不良種別の分類を簡単に行うことができるウエーハマップデータの解析方法および解析プログラムを提供する。
【解決手段】有効チップ領域の検査合否を表すウエーハマップデータ30から検査データが“1”である不良チップ座標を1つ選択する。選択した不良チップ座標31に隣接するように複数のチップ座標からなる判定領域32を設定する。この判定領域32のデータが全て“1”の場合には不良チップ座標31の不良種別をシステム不良とし、その他の場合には不良チップ座標31の不良種別をランダム不良とする。なお、有効チップ領域外を仮想的に“1”に設定し、エッジ部も含め、有効チップ領域内の全ての不良チップ座標について不良種別の分類を行う。
【選択図】図5

Description

本発明は、ウエーハ内に形成されたIC(Integrated Circuit)チップの検査合否をチップ座標とともに記録してなるウエーハマップデータの解析方法および解析プログラムに関し、特に、不良種別を分類するためのウエーハマップデータの解析方法および解析プログラムに関する。
半導体ICの製造工程において歩留まりを向上させるためには、製造された半導体ICを検査した後、その検査データを解析し、その解析結果を、設計、製造、検査などの各工程にフィードバックすることが必要である。
一般に、半導体ICは、要求される動作特性を満足しているかを判定するために、ICテスタ(半導体試験装置)を用いて、ウエーハレベルでのプローブテストが行われている。プローブテストは、ウエーハに作りこまれた個々のICチップの入出力端子にプローブを接触させることによって行う電気的な検査手法である。ICテスタは、各ICチップの検査合否(検査データ)をチップ座標とともに記録し、いわゆるウエーハマップデータを生成する。
ICチップの不良は、製造工程中において偶発的に生じる欠陥やゴミなどに起因するランダム不良と、設計マージンなど、その他の原因に起因するシステム不良とに大別される。ランダム不良は、発生するチップ座標に規則性がなく、ウエーハ内に散在する。システム不良は、複数のチップ座標に渡って群となって現れる。例えば、特許文献1では、ウエーハマップデータを所定の不良パターンと比較することにより、不良種別の分類を行っている。
特開2000−243794号公報
しかしながら、特許文献1の解析方法では、様々な不良種別の分類を行うことができるものの、不良パターンを登録するためのデータベースや、不良パターンとウエーハマップデータとを比較するための特殊なプログラムが必要となるため、この解析方法を実現するためのシステムは複雑で高額になる。この結果、半導体ICの製造コストの上昇を招いてしまう。
本発明は、上記課題を鑑みてなされたものであり、システム不良とランダム不良との不良種別の分類を簡単に行うことができるウエーハマップデータの解析方法および解析プログラムを提供することを目的とする。
上記目的を達成するために、本発明のウエーハマップデータの解析方法は、ウエーハの有効チップ領域に2次元マトリクス状に複数形成されたICチップをそれぞれ検査し、各ICチップの検査合否をチップ座標とともに記録してなるウエーハマップデータの解析方法において、検査不合格の不良チップ座標を1つ選択し、選択した不良チップ座標に隣接するように複数のチップ座標からなる判定領域を設定し、この判定領域内の検査合否の割合に応じて前記不良チップ座標の不良種別を分類することを特徴とする。
なお、前記判定領域内が全て検査不合格である場合にはシステム不良、その他の場合にはランダム不良として前記不良種別の分類を行うことが好ましい。
また、前記有効チップ外の座標位置を仮想的に検査合格または検査不合格と設定することにより、前記有効チップ領域内の全ての不良チップ座標に対して前記不良種別の分類を行うことが好ましい。
また、前記判定領域は、選択された不良チップ座標に隣接する3つのチップ座標からなることが好ましい。
さらに、本発明のウエーハマップデータの解析プログラムは、上記いずれか記載の解析方法をコンピュータに実行させることを特徴とする。
本発明は、検査不合格の不良チップ座標を1つ選択し、選択した不良チップ座標に隣接するように複数のチップ座標からなる判定領域を設定し、この判定領域内の検査合否の割合に応じて上記不良チップ座標の不良種別を分類するので、システム不良とランダム不良との不良種別の分類を簡単に行うことができる。例えば、判定領域内が全て検査不合格である場合にはシステム不良、その他の場合にはランダム不良として上記不良種別の分類を行う。
また、有効チップ外の座標位置を仮想的に検査合格または検査不合格と設定することにより、エッジ部も含め、有効チップ領域内の全ての不良チップ座標に対して上記不良種別の分類を行うことができる。
図1において、テストシステム10は、検査対象のウエーハ20に接続されたプローバ11と、ICテスタ12と、検査データの解析プログラム13が搭載されたPC(パーソナルコンピュータ)14とからなる。ウエーハ20は、可動ステージ(図示せず)に載置されており、プローバ11は、プローブカード(図示せず)を介してウエーハ20内のICチップ21に電気的に接続する。プローバ11は、ICテスタ12が発生する電気的な検査信号をICチップ21に入力し、これに応答してICチップ21から出力された出力信号をICテスタ12に入力する。
ウエーハ20の有効チップ領域内に形成された全てのICチップ21について検査を行うために、プローバ11は、可動ステージをICチップ21の配列に合わせて順次に移動させ、ICテスタ12は、プローバ11が接続した各ICチップ21と信号のやり取りを行う。ICテスタ12は、全てのICチップ21について検査の合否判定を行うとともに、各ICチップ21の検査合否(検査データ)をチップ座標に関連付けて記録し、ウエーハマップデータを生成する。PC14は、ICテスタ12からウエーハマップデータを取得し、解析プログラム13に基づいて、後述する解析(不良種別の分類)を行う。
図2において、ウエーハ20は、一部にオリエンテーションフラット(直線状の切り欠け)またはノッチ(V字型の切り欠け)が形成されたほぼ円盤形状のシリコン基板であり、その表面の有効チップ領域には2次元マトリクス状にICチップ21が形成されている。ICチップ21には、半導体素子として、例えばCCDイメージセンサが構成されている。CCDイメージセンサの検査項目としては、電流・電圧の直流特性や交流特性のほか、受光素子の欠陥に起因する点キズ、垂直転送路の欠陥に起因する線キズ、カラーフィルタの染色ムラに起因する色ムラ、シェーディング特性やスミア特性などがある。
図3において、ウエーハマップデータ30は、ICテスタ12によって生成されるウエーハマップデータの一例を示す。ウエーハマップデータ30中の検査データ“0”は、そのチップ座標のICチップ21が検査合格(良品)であることを表し、検査データ“1”は、そのチップ座標のICチップ21が検査不合格(不良品)であることを表している。ICテスタ12は、ウエーハマップデータ30を、チップ座標と検査データ(“0”または“1”)とを関連付けて羅列したテキストデータ形式でPC14に送信する。
次に、図4のフローチャートを用い、PC14が解析プログラム13に基づいて行うウエーハマップデータ30の解析処理について説明する。まず、PC14は、ICテスタ12からウエーハマップデータ30を取得すると(ステップS1)、図5に示すように、ウエーハマップデータ30の周囲(有効チップ領域外)の各座標位置に、仮想的にデータ“1”を設定する(ステップS2)。次いで、PC14は、有効チップ領域から、検査データが“1”の1つの不良チップ座標を1つ選択する(ステップS3)。符号31は、選択した1つの不良チップ座標を示している。
次いで、PC14は、選択した不良チップ座標に隣接するように複数のチップ座標からなる判定領域を設定する(ステップS4)。符号32は、設定された判定領域を示している。判定領域32は、不良チップ座標の周囲3方向(上、左、左斜め上)に隣接する3つのチップ座標からなる。
そして、PC14は、判定領域内の検査データが全て“1”であるか否かを判定し(ステップS5)、判定領域内が全て“1”である場合(Yes判定)には、選択した不良チップ座標の不良種別をシステム不良として分類し(ステップS6)、一方、判定領域内に1つでも“0”がある場合(No判定)には、選択した不良チップ座標の不良種別をランダム不良として分類する(ステップS7)。
この後、エッジ部を含め、有効チップ領域内の全ての不良チップ座標に対してステップS4〜S7を繰り返す。つまり、PC14は、ステップS4で選択中の不良チップ座標が有効チップ領域の最後の不良チップ座標であるか否かを判定し(ステップS8)、最後の不良チップ座標でなければ(No判定)、所定の規則に従って次の不良チップ座標を選択して(ステップS9)、ステップS4に移行する。一方、ステップS8において最後の不良チップ座標と判定されれば(Yes判定)、処理を終了する。
図6は、PC14によるウエーハマップデータ30の解析結果を示し、各不良チップ座標の不良種別は、システム不良とランダム不良とに分類されている。“2”はシステム不良、“3”はランダム不良であることを示している。この例では、有効チップ数(W)は68であり、良品チップ数(G)は36であるので、歩留まり(G/W)は約53%である。また、不良チップのうち、システム不良の数は8であり、ランダム不良の数24はであるので、システム不良に関する歩留まり(Ys)は約88%、ランダム不良に関する歩留まり(Yr)は約65%と算出される。このようにして歩留まりを分離比較することにより、不良の原因を推定し、設計、製造、検査などの各工程にフィードバックすることができる。
なお、上記実施形態では、ウエーハマップデータを、一連の複数の検査項目を実施した後の総合的な合否としているが、本発明はこれに限定されず、ウエーハマップデータを、1つの検査項目の合否としてもよい。
また、上記実施形態では、ウエーハマップデータの解析を行う際に、有効チップ領域外を“1”に設定しているため、有効チップ領域のエッジ付近の不良チップ座標はシステム不良に分類されやすい傾向にある。本発明はこれに限定されず、有効チップ領域外を“0”に設定してもよい。この場合には、有効チップ領域のエッジ付近の不良チップ座標はランダム不良に分類されやすい。また、システム不良とランダム不良とへの分類のされやすさに偏りが生じないように、有効チップ領域外に、“0”と“1”とを混合して設定してもよい。
また、上記実施形態では、不良種別を分類するための判定領域は、選択した不良チップ座標の周囲3方向に隣接するチップ座標からなるが、本発明はこれに限定されず、不良チップ座標に対する判定領域の位置関係、および判定領域の大きさは適宜変更してよい。判定領域を大きくすると、より大きな広がりをもつシステム不良を検出することができる。また、不良チップ座標の周囲を囲むように判定領域を設定することも好適である。さらに、有効チップ領域を分割し、各分割領域ごとに判定領域の設定を変更してもよい。例えば、図7に示すように、有効チップ領域を、X方向に沿う分割ライン33に沿って2分割し、分割された領域30a,30bに応じて不良チップ座標31に対する判定領域32の設定領域を変更する。分割ライン33は、縦や斜め方向など、適宜変更してよい。
また、上記実施形態では、判定領域内の検査データが全て“1”であるか否かに応じてシステム不良とランダム不良との不良種別の分類を行っているが、本発明はこれに限定されず、判定領域の検査合否の割合(検査データ“0”および“1”の割合)に応じて不良種別の分類を行ってもよい。
また、上記実施形態では、上記の手順が記録された専用の解析プログラム13によってPC14にウエーハマップデータの解析を行わせているが、本発明はこれに限定されず、解析プログラム13に代えて、Microsoft Excel(登録商標)などの市販の表計算ソフトウェアを用い、PC14に上記の手順を実行させることでウエーハマップデータの解析を行うことも可能である。
テストシステムの構成を示す概念図である。 ウエーハの構成を示す平面図である。 ウエーハマップデータの一例を示す図である。 ウエーハマップデータの解析方法を説明するフローチャートである。 有効チップ領域外のデータの設定例および判定領域の設定例を示す図である。 ウエーハマップデータの解析結果を示す図である。 有効チップ領域の分割例を示す図である。
符号の説明
10 テストシステム
11 プローバ
12 ICテスタ
13 解析プログラム
20 ウエーハ
21 ICチップ
30 ウエーハマップデータ
31 不良チップ座標
32 判定領域
33 分割ライン

Claims (5)

  1. ウエーハの有効チップ領域に2次元マトリクス状に複数形成されたICチップをそれぞれ検査し、各ICチップの検査合否をチップ座標とともに記録してなるウエーハマップデータの解析方法において、
    検査不合格の不良チップ座標を1つ選択し、選択した不良チップ座標に隣接するように複数のチップ座標からなる判定領域を設定し、この判定領域内の検査合否の割合に応じて前記不良チップ座標の不良種別を分類することを特徴とするウエーハマップデータの解析方法。
  2. 前記判定領域内が全て検査不合格である場合にはシステム不良、その他の場合にはランダム不良として前記不良種別の分類を行うことを特徴とする請求項1記載のウエーハマップデータの解析方法。
  3. 前記有効チップ外の座標位置を仮想的に検査合格または検査不合格と設定することにより、前記有効チップ領域内の全ての不良チップ座標に対して前記不良種別の分類を行うことを特徴とする請求項1または2記載のウエーハマップデータの解析方法。
  4. 前記判定領域は、選択された不良チップ座標に隣接する3つのチップ座標からなることを特徴とする請求項1ないし3いずれか記載のウエーハマップデータの解析方法。
  5. 請求項1ないし4いずれか記載の解析方法をコンピュータに実行させることを特徴とするウエーハマップデータの解析プログラム。
JP2006003971A 2006-01-11 2006-01-11 ウエーハマップデータの解析方法および解析プログラム Pending JP2007188968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003971A JP2007188968A (ja) 2006-01-11 2006-01-11 ウエーハマップデータの解析方法および解析プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003971A JP2007188968A (ja) 2006-01-11 2006-01-11 ウエーハマップデータの解析方法および解析プログラム

Publications (1)

Publication Number Publication Date
JP2007188968A true JP2007188968A (ja) 2007-07-26

Family

ID=38343939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003971A Pending JP2007188968A (ja) 2006-01-11 2006-01-11 ウエーハマップデータの解析方法および解析プログラム

Country Status (1)

Country Link
JP (1) JP2007188968A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073783A (ja) * 2008-09-17 2010-04-02 Yokogawa Electric Corp Lsiテスタ
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统
CN109065467A (zh) * 2018-08-31 2018-12-21 上海华力微电子有限公司 晶圆缺陷检测系统及检测方法和计算机存储介质
CN111308318A (zh) * 2019-12-30 2020-06-19 上海华岭集成电路技术股份有限公司 一种半导体芯片测试数据处理方法
CN112382582A (zh) * 2020-10-28 2021-02-19 海光信息技术股份有限公司 一种晶圆测试分类方法及系统
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN117878025A (zh) * 2024-03-11 2024-04-12 江苏芯德半导体科技有限公司 一种自动卡控晶圆图谱上缺陷芯片的方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073783A (ja) * 2008-09-17 2010-04-02 Yokogawa Electric Corp Lsiテスタ
CN108122801A (zh) * 2017-12-12 2018-06-05 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统
CN108122801B (zh) * 2017-12-12 2021-07-09 武汉新芯集成电路制造有限公司 晶圆标记方法及晶圆标记系统
CN109065467A (zh) * 2018-08-31 2018-12-21 上海华力微电子有限公司 晶圆缺陷检测系统及检测方法和计算机存储介质
CN109065467B (zh) * 2018-08-31 2020-11-13 上海华力微电子有限公司 晶圆缺陷检测系统及检测方法和计算机存储介质
CN111308318A (zh) * 2019-12-30 2020-06-19 上海华岭集成电路技术股份有限公司 一种半导体芯片测试数据处理方法
CN112382582A (zh) * 2020-10-28 2021-02-19 海光信息技术股份有限公司 一种晶圆测试分类方法及系统
CN112382582B (zh) * 2020-10-28 2023-04-25 海光信息技术股份有限公司 一种晶圆测试分类方法及系统
CN116485946A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN116485946B (zh) * 2023-04-26 2024-02-23 珠海妙存科技有限公司 一种芯片选取方法、系统、装置与存储介质
CN117878025A (zh) * 2024-03-11 2024-04-12 江苏芯德半导体科技有限公司 一种自动卡控晶圆图谱上缺陷芯片的方法
CN117878025B (zh) * 2024-03-11 2024-05-28 江苏芯德半导体科技有限公司 一种自动卡控晶圆图谱上缺陷芯片的方法

Similar Documents

Publication Publication Date Title
US10228421B2 (en) Method and system for intelligent defect classification and sampling, and non-transitory computer-readable storage device
US7975245B2 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US20190086340A1 (en) Smart defect calibration system and the method thereof
KR102094577B1 (ko) 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정
US11669957B2 (en) Semiconductor wafer measurement method and system
TWI534646B (zh) 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體
CN104916559B (zh) 结合实体坐标的位失效侦测方法
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
CN104201130B (zh) 一种用于缺陷分类的光学检测方法
JP6122965B2 (ja) 検査システム
US20030158679A1 (en) Anomaly detection system
CN108133900A (zh) 一种缺陷扫描机台及其缺陷自动分类方法
US12062166B2 (en) Method and system for diagnosing a semiconductor wafer
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
JP2000243794A (ja) 半導体ウエハの解析方法
JP2012190935A (ja) チップ位置特定システム、チップ位置特定装置、チップ位置特定プログラム及びチップ位置特定方法
KR102380099B1 (ko) 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
US8143076B2 (en) Manufacture of defect cards for semiconductor dies
JP2012182495A (ja) 欠陥解析装置、欠陥解析方法および欠陥解析プログラム
JP2004165395A (ja) 検査データ解析プログラムと検査方法
JP2003007779A (ja) 半導体装置の製造方法
JP2004117016A (ja) 半導体ウェーハ欠陥検査装置
JP2005136113A (ja) 検査データ解析プログラム
JP2005142187A (ja) 欠陥解析方法、プログラム及び電子デバイスの製造方法
JP2002289663A (ja) 電子デバイスの製造方法と欠陥データ解析プログラム