JP2003007779A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体ウエハ上の欠陥の解析に要する時間を
短縮して、半導体装置の製品開発効率を向上させる。 【解決手段】 検査装置によって検出された半導体ウエ
ハ上の検出欠陥を半導体チップＳＣ単位で重ね合わせた
後、検出欠陥の領域分けを自動で行い、検出欠陥が位置
する領域を検出欠陥のデータの一部として出力すること
で、検出欠陥の判を容易とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、検査工程においてパターン欠陥の検
出および解析が行われる半導体装置に適用して有効な技
術に関する。

【０００２】

【従来の技術】半導体装置は、数ヶ月の期間を費やし３
００〜４００程度の工程を経て製造される。これらの過
程で何らかの欠陥が発生すると、半導体素子は正常に動
作せず、半導体装置の歩留まりが著しく低下することが
ある。特に、半導体装置の高集積化・高微細化が進むに
伴い、半導体素子に及ぼす欠陥の影響が大きくなってい
る。そこで、欠陥起因による半導体装置の歩留まりの低
下を抑えるために、たとえば検査装置を用いて半導体ウ
エハ上の欠陥を検出し、欠陥の発生原因の解析を行い、
その上で欠陥を発生させない対策などがとられている。

【０００３】従来の欠陥検査装置においては、半導体ウ
エハ上の検査チップと隣接する参照チップとの信号差に
よって欠陥の有無が判定され、上記信号差が所定のしき
い値以上であった場合、欠陥として検出される。この
際、たとえば欠陥の座標、サイズまたはカテゴリなどが
欠陥データとして外部に出力される。上記カテゴリは、
たとえば欠陥間の距離によってクラスタ欠陥またはラン
ダム欠陥などに分類することができる。

【０００４】なお、半導体ウエハの欠陥検査について
は、たとえば株式会社プレスジャーナル発行「月刊セミ
コンダクターワールド（Semiconductor World）」１９
９９年８月号、Ｐ８０〜Ｐ８４に記載されている。

【０００５】

【発明が解決しようとする課題】しかしながら、本発明
者が検討したところ、前記検査技術において以下の課題
があることを見いだした。

【０００６】たとえば、配線工程において、配線のショ
ート／オープンチェックＴＥＧ（test element group）
の解析を行った際、半導体ウエハの特定の領域に検出欠
陥が集中する傾向があった。この検出欠陥の座標データ
がいずれの機能ブロック領域に位置するかを人手によっ
て突き合わせたところ、上記特定の領域はパッドへの引
き出し用配線の配線領域であって、検出欠陥は致命性の
低い欠陥であると判定された。しかし、多大な時間を要
して検出欠陥の解析を行ったにもかかわらず、検出欠陥
は致命性の低い欠陥と判断され、単に製品開発の遅れの
みを引き起こした。

【０００７】すなわち、検査装置で判定された欠陥（以
下、検出欠陥と称す）が、半導体装置にとって致命的な
欠陥であるかどうかの判定は、膨大な欠陥座標データと
の突き合わせによって人間が行わなくてはならない。こ
のため、検出欠陥の解析に多大な時間と労力とを要して
しまい、検出欠陥に対して適切な対処を正確かつ迅速に
行うことができない。

【０００８】本発明の目的は、半導体ウエハ上の欠陥の
解析に要する時間を短縮して、半導体装置の製品開発効
率を向上させることのできる技術を提供することにあ
る。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。 （１）本発明の半導体装置の製造方法は、検査装置によ
って検出された半導体ウエハ上の検出欠陥を半導体チッ
プ単位で重ね合わせた後、検出欠陥の領域分けを自動で
行い、検出欠陥が位置する領域を検出欠陥のデータの一
部として出力するものである。 （２）本発明の半導体装置の製造方法は、検査装置に入
力された機能ブロック領域の情報と、検査装置によって
検出された半導体ウエハ上の検査欠陥の座標とから、検
出欠陥がどの機能ブロック領域に存在するかを判定した
後、検出欠陥が位置する機能ブロック領域を検出欠陥の
データの一部として出力するものである。

【００１１】上記した手段（１）によれば、欠陥検出装
置で検出された半導体チップ上の検出欠陥に関する領域
の情報が、検出欠陥のデータの一部として出力されるの
で、検出欠陥が致命欠陥か非致命欠陥かを判定すること
が容易となり、検出欠陥の解析に要する時間が短縮でき
て、検出欠陥に対して適切な対処を正確かつ迅速に行う
ことができる。

【００１２】また、上記した手段（２）によれば、欠陥
検出装置で検出された検出欠陥が半導体チップ上のどの
機能ブロック領域に位置するかを自動で判定できるの
で、検出欠陥が致命欠陥か非致命欠陥かを判定すること
が容易となり、検出欠陥の解析に要する時間が短縮でき
て、検出欠陥に対して適切な対処を正確かつ迅速に行う
ことができる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。ま
た、ここで言う「欠陥」とは、塵埃などにより発生した
薄膜のピンホールや配線の断線なども含め異常と思われ
る場所すべてを含む。

【００１４】（実施の形態１）図１は、本実施の形態１
である半導体チップ上の欠陥の検査方法を示す工程図で
ある。

【００１５】まず、半導体チップ内の検査領域と非検査
領域とを設定した後、欠陥検査装置を用いて半導体チッ
プ毎に半導体ウエハ上の欠陥検査を行う（工程１０
０）。次に、この欠陥検査で得られたすべてまたは一部
の半導体チップ上の検出欠陥を半導体チップ単位で重ね
合わせた後（工程１０１）、検出欠陥の領域分けを自動
で行い（工程１０２）、検出欠陥が位置する領域も含め
た検出欠陥のデータが出力される（工程１０３）。ここ
までの工程１００〜１０３は、欠陥検査装置において行
われる。

【００１６】この後、それぞれの領域における検出欠陥
が致命欠陥かまたは非致命欠陥かが判定される（工程１
０４）。なお、検出欠陥のデータとサンプリング条件と
に従って、それぞれの領域にある複数の検出欠陥のうち
無作為に数点を抽出し、抽出された検出欠陥を目視確認
した後に（工程１０５）、この検出欠陥が致命欠陥か非
致命欠陥かを判定してもよい。

【００１７】次に、図２〜図８を用いて半導体チップ上
の欠陥の検査方法を説明する。図２は、欠陥検査を行う
半導体チップ上の機能ブロック領域の一例である。

【００１８】この半導体チップＳＣ上には、ＭＰＵ（mi
cro processing unit）が形成されており、機能ブロッ
ク領域は、パターン形状と機能とによってＩ／Ｏ部１、
ＳＲＡＭ（static random access memory）部２、ゲー
トアレイ部３、ＴＥＧ部４とに分けられる。Ｉ／Ｏ部
１、ＳＲＡＭ部２およびゲートアレイ部３が検査領域、
ＴＥＧ部４は非検査領域に設定される。

【００１９】図３は、欠陥検査装置を用いて半導体チッ
プ毎に検出された検出欠陥の半導体ウエハ面内分布の一
例である（前記図１の工程１００）。

【００２０】半導体ウエハＳＷ上には、半導体チップＳ
Ｃが複数個（６０チップ）配置されており、各々の半導
体チップＳＣ上には、欠陥検査装置を用いて検出された
多数の検出欠陥（図中、黒丸で示す）が分布している。
ここでは、半導体チップＳＣ上の検査領域における検出
欠陥の座標、サイズおよびカテゴリなどが検出欠陥デー
タとして欠陥検査装置に蓄積される。

【００２１】図４は、前記図３に示したすべての半導体
チップ上の検出欠陥を半導体チップ単位で重ね合わせた
場合の検出欠陥の半導体チップ面内分布である（前記図
１の工程１０１）。

【００２２】すべての半導体チップＳＣ上の検出欠陥を
重ね合わせることにより、半導体ウエハＳＷ面内分布で
は、ばらばらに分布していると考えられた検出欠陥が、
半導体チップＳＣ上の特定の領域に分布していることが
わかる。

【００２３】次に、図５および図６に、前記図４に示し
た検出欠陥の半導体チップ面内分布から得られる特徴を
基に、自動で検出欠陥の領域分けを行った結果を示す
（前記図１の工程１０２）。

【００２４】図５は、検出欠陥の密度分布から領域分け
を行った結果である。この場合、領域Ａ、領域Ｂおよび
領域Ｃに分けることができる。図６は、検出欠陥のＸ方
向およびＹ方向の射影から領域分けを行った結果であ
る。この場合も、前記図５と同様に領域Ａ、領域Ｂおよ
び領域Ｃに分けることができる。ここでは、自動で認識
された検出欠陥の領域が検出欠陥データとして欠陥検査
装置に蓄積される。

【００２５】図７は、欠陥検査装置から出力される外部
出力データのフォーマットの一例である（前記図１の工
程１０３）。

【００２６】従来の欠陥番号、行・列番号、チップ座
標、欠陥サイズ、欠陥カテゴリのデータに加えて領域の
情報を出力することができる。これにより、それぞれの
領域における検出欠陥が致命欠陥かまたは非致命欠陥か
が判定される。半導体チップＳＣ上のＩ／Ｏ部１、ＳＲ
ＡＭ部２、ゲートアレイ部３では設計ルールが異なる場
合があり、たとえばＩ／Ｏ部１に相当する領域Ａでは検
出欠陥が非致命欠陥と判定され、ＳＲＡＭ部２に相当す
る領域Ｃでは検出欠陥が致命欠陥と判定される。

【００２７】さらに、図８に示したサンプリング条件と
前記外部出力データとに従って、領域Ａにある複数の検
出欠陥のうち無作為に数点を抽出し、抽出された検出欠
陥を目視確認することで、この検出欠陥が致命欠陥か非
致命欠陥かを判定してもよい。この場合、選択された検
出欠陥の目視確認の結果に基づいて残りの検出欠陥も推
定することができる。同様にして、領域Ｂにある複数の
検出欠陥が致命欠陥か非致命欠陥かを判定することがで
き、領域Ｃにある複数の検出欠陥が致命欠陥か非致命欠
陥かを判定することができる。

【００２８】なお、前記図８では、サンプリング条件と
して、レーザ散乱方式欠陥検査装置を用いた場合のレー
ザーパワー、しきい値および検出欠陥のサンプリング数
を挙げているが、これに限定されるものではない。

【００２９】このように、本実施の形態１によれば、欠
陥検出装置で検出された検出欠陥を自動で幾つかの領域
に分けることができ、さらに、それぞれの領域が半導体
チップＳＣ上のどこの機能ブロック領域であるかを対応
させることで、検出欠陥が致命的な欠陥であるかどうか
の判定が容易となる。さらに、それぞれの領域で無作為
に抽出された数点の検出欠陥を目視確認することで、そ
の領域での残りの検出欠陥も含めた検出欠陥が致命的な
欠陥であるかどうかを判定することができる。これによ
り、検出欠陥の解析に要する時間を短縮することができ
て、検出欠陥に対して適切な対処を正確かつ迅速に行う
ことができる。

【００３０】（実施の形態２）図９は、本実施の形態２
である半導体チップ上の欠陥の検査方法を示す工程図で
ある。

【００３１】まず、欠陥検査装置に機能ブロック領域の
情報を入力した後、欠陥検査装置を用いて半導体チップ
毎に半導体ウエハ上の欠陥検査を行う（工程２００）。
次に、この欠陥検査で得られた半導体チップ上の検出欠
陥の座標から、その検出欠陥がどの機能ブロック領域に
存在するかを自動で判定した後（工程２０１）、検出欠
陥の機能ブロック領域も含めた検出欠陥のデータが出力
される（工程２０２）。ここまでの工程２００〜２０２
は、欠陥検査装置において行われる。

【００３２】この後、それぞれの機能ブロック領域にお
ける検出欠陥が致命欠陥かまたは非致命欠陥かが判定さ
れる（工程２０３）。なお、検出欠陥のデータとサンプ
リング条件とに従って、それぞれの機能ブロック領域に
ある複数の検出欠陥のうち無作為に数点を抽出し、抽出
された検出欠陥を目視確認した後に（工程２０４）、こ
の検出欠陥が致命欠陥か非致命欠陥かを判定してもよ
い。

【００３３】次に、図１０および図１１を用いて半導体
チップ上の欠陥の検査方法を説明する。

【００３４】図１０は、欠陥検査を行う半導体チップ上
の機能ブロック領域の一例である。

【００３５】この半導体チップＳＣ上には、ショート／
オープンチェック用ＴＥＧが形成されており、機能ブロ
ック領域は、パターン形状と機能とによって０.２５μ
ｍショートチェック部５、０.２５μｍオープンチェッ
ク部６、０.２２μｍショートチェック部７、０.２２μ
ｍオープンチェック部８とに分けられる。

【００３６】図１１は、機能ブロック領域の情報を欠陥
検査装置に入力する方法を示すシステムブロック図であ
る。

【００３７】機能ブロック領域の情報９は、外部システ
ムから欠陥検査装置の入力部１０に入力される。この
後、欠陥検査で得られた半導体チップ上の検出欠陥の座
標から、その検出欠陥がどの機能ブロック領域に位置す
るかを欠陥検査装置の本体１１で判断した後、検出欠陥
の機能ブロック領域も含めた検出欠陥のデータ、たとえ
ば検出欠陥の座標、サイズおよびカテゴリなどが欠陥検
査装置の出力部１２から出力される。なお、機能ブロッ
ク領域の情報９は、外部システムを用いずに欠陥検査装
置の入力部１０に直接入力してもよい。

【００３８】欠陥検査装置から出力される外部出力デー
タのフォーマットは、たとえば前記図７に示したフォー
マットと同じとすることができて、欠陥番号、行・列番
号、チップ座標、欠陥サイズ、欠陥カテゴリのデータに
加えて機能ブロック領域の情報を出力することができ
る。これにより、検出欠陥がショートまたはオープンか
を自動で判別することができる。

【００３９】さらに、前記図８に示したサンプリング条
件と同様なサンプリング条件を設定し、このサンプリン
グ条件と前記外部出力データとに従って、機能ブロック
領域にある複数の検出欠陥のうち無作為に数点を抽出
し、抽出された検出欠陥を目視確認することで、この検
出欠陥が致命欠陥か非致命欠陥かを判定してもよい。

【００４０】このように、本実施の形態２によれば、予
め欠陥検出装置に入力した機能ブロック領域の情報に基
づいて、欠陥検出装置で検出された検出欠陥がどの機能
ブロック領域に位置するかを自動で判定させることで、
検出欠陥が致命的な欠陥であるかどうかの判定が容易と
なる。さらに、それぞれの領域で無作為に抽出された数
点の検出欠陥を目視確認することで、その領域での残り
の検出欠陥も含めた検出欠陥が致命的な欠陥であるかど
うかを判定することができる。これにより、検出欠陥の
解析に要する時間を短縮することができて、検出欠陥に
対して適切な対処を正確かつ迅速に行うことができる。

【００４１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。

【００４２】たとえば、前記実施の形態では、半導体チ
ップ上の半導体装置として、ＭＰＵまたはショート／オ
ープンチェック用ＴＥＧを適用したが、いかなる半導体
装置またはＴＥＧにも適用可能である。

【００４３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。

【００４４】検査装置によって検出された半導体ウエハ
上の検出欠陥を半導体チップ単位で重ね合わせた後、検
出欠陥の領域分けを自動で行い、検出欠陥が位置する領
域を検出欠陥のデータの一部として出力することによ
り、検出欠陥の解析に要する時間が短縮されて、検出欠
陥に対して適切な対処を正確かつ迅速に行うことができ
るので、半導体装置の製品開発効率を向上させることが
できる。

【図面の簡単な説明】

【図１】本実施の形態１である半導体チップ上の欠陥の
検査方法を示す工程図である。

【図２】半導体チップ上の機能ブロック領域を示す概略
図である。

【図３】検出欠陥の半導体ウエハ面内分布図である。

【図４】検出欠陥を半導体チップ単位で重ね合わせた場
合の検出欠陥の半導体チップ面内分布図である。

【図５】検出欠陥の密度分布から領域分けを行った半導
体チップの平面図である。

【図６】検出欠陥のＸ方向およびＹ方向の射影から領域
分けを行った半導体チップの平面図である。

【図７】欠陥検査装置から出力される外部出力データの
フォーマットを示す図である。

【図８】欠陥検査装置に入力されるサンプリング条件を
示す図である。

【図９】本実施の形態２である半導体チップ上の欠陥の
検査方法を示す工程図である。

【図１０】半導体チップ上の機能ブロック領域を示す概
略図である。

【図１１】機能ブロック領域の情報を欠陥検査装置に入
力する方法を示すシステムブロック図である。

【符号の説明】

１ Ｉ／Ｏ部 ２ ＳＲＡＭ部 ３ ゲートアレイ部 ４ ＴＥＧ部 ５ ０.２５μｍショートチェック部 ６ ０.２５μｍオープンチェック部 ７ ０.２２μｍショートチェック部 ８ ０.２２μｍオープンチェック部 ９ 機能ブロック領域の情報 １０ 入力部 １１ 本体 １２ 出力部 ＳＣ 半導体チップ ＳＷ 半導体ウエハ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 有俊 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4M106 AA01 CA50 DA14 DJ20

Claims (4)

【特許請求の範囲】
1. 【請求項１】 検査装置によって検出された半導体ウエ
   ハ上の検出欠陥を半導体チップ単位で重ね合わせた後、
   前記検出欠陥の領域分けを自動で行い、前記検出欠陥が
   位置する領域を前記検出欠陥のデータの一部として出力
   する検査工程を有することを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 検査装置に入力された機能ブロック領域
   の情報と、前記検査装置によって検出された半導体ウエ
   ハ上の検査欠陥の座標とから、前記検出欠陥がどの機能
   ブロック領域に存在するかを判定した後、前記検出欠陥
   が位置する前記機能ブロック領域を前記検出欠陥のデー
   タの一部として出力する検査工程を有することを特徴と
   する半導体装置の製造方法。
3. 【請求項３】 検査装置によって検出された半導体ウエ
   ハ上の検出欠陥を半導体チップ単位で重ね合わせた後、
   前記検出欠陥の領域分けを自動で行い、前記検出欠陥が
   位置する領域を前記検出欠陥のデータの一部として出力
   する第１の検査工程と、それぞれの領域にある複数の前
   記検出欠陥のうち無作為に数点を抽出し、抽出された前
   記検出欠陥を目視確認する第２の検査工程とを有するこ
   とを特徴とする半導体装置の製造方法。
4. 【請求項４】 検査装置に入力された機能ブロック領域
   の情報と、前記検査装置によって検出された半導体ウエ
   ハ上の検査欠陥の座標とから、前記検出欠陥がどの機能
   ブロック領域に存在するかを判定した後、前記検出欠陥
   が位置する前記機能ブロック領域を前記検出欠陥のデー
   タの一部として出力する第１の検査工程と、それぞれの
   前記機能ブロック領域にある複数の前記検出欠陥のうち
   無作為に数点を抽出し、抽出された前記検出欠陥を目視
   確認する第２の検査工程とを有することを特徴とする半
   導体装置の製造方法。