JP4866263B2 - 電子デバイスの品質管理方法および電子デバイスの品質管理システム - Google Patents
電子デバイスの品質管理方法および電子デバイスの品質管理システム Download PDFInfo
- Publication number
- JP4866263B2 JP4866263B2 JP2007037767A JP2007037767A JP4866263B2 JP 4866263 B2 JP4866263 B2 JP 4866263B2 JP 2007037767 A JP2007037767 A JP 2007037767A JP 2007037767 A JP2007037767 A JP 2007037767A JP 4866263 B2 JP4866263 B2 JP 4866263B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- semiconductor wafer
- chip
- cluster
- process step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
KR=1−((GD/(GD+BD))/(GND/(GND+BND)) (数1)
ただし、KR<0のときは、KR=0とする、
BDは、前記不良品かつ前記正味ランダム欠陥有のチップ数、GDは、前記良品かつ前記正味ランダム欠陥有のチップ数、BNDは、前記不良品かつ前記正味ランダム欠陥無のチップ数、GNDは、前記良品かつ前記正味ランダム欠陥無のチップ数、
歩留り影響度=(KR×(GD+BD))/(GD+BD+GND+BND) (数2)
ただし、KR<0のときは、KR=0とする。 (数1)
BDは、不良品かつ欠陥有のチップ数
BNDは、不良品かつ欠陥無のチップ数
GDは、良品かつ欠陥有のチップ数
GNDは、良品かつ欠陥無のチップ数
歩留り影響度=(KR×(GD+BD)/(GD+BD+GND+BND) (数2)
算出した結果をグラフにしたものが、72と73である。グラフ72や73は、図2の解析結果出力部44を使い、図1のステップ20で、表示する。これらの結果から、歩留り劣化の原因となっているランダム欠陥が、n番目の層であることがわかり、n番目の層の欠陥検査Tnで検出した欠陥を、低減することで歩留り向上を図ることができる。要するに、プロセス工程別に、クラスタ欠陥の影響を完全に除いた状態で歩留り影響度を算出することができるので、歩留り劣化の原因となっているプロセス工程を誤ることなく突き止めることができる。
Claims (2)
- 複数のプロセス工程を経て製造される電子デバイスの歩留まり劣化の原因となるプロセス工程を解析する電子デバイスの品質管理方法において、
所望の複数のプロセス工程を経る半導体ウエハを検査するための異物検査装置または外観検査装置を設置して、各プロセス工程において処理される前、および処理された後の半導体ウエハ上に発生している欠陥を検査により検出する工程と、
前記半導体ウエハ上に検出された欠陥に対して、規定のしきい値を超える連結関係を持つ欠陥群をクラスタ欠陥と判定する工程と、
任意のプロセス工程において処理される前の半導体ウエハ上に検出された欠陥と、前記任意のプロセス工程において処理された後の前記半導体ウエハ上に検出された欠陥とを比較して、前記処理される前に検出された欠陥には存在しない位置に、前記処理された後に検出された欠陥には存在する欠陥を、前記任意のプロセス工程において発生した正味欠陥であると判定する工程と、
半導体ウエハ上に形成された回路パターンを電気機能検査装置により電気機能検査を行い、前記半導体ウエハでの各チップ毎の良品、不良品の判定を行う工程と、
同一の半導体ウエハに対して、前記所望の複数のプロセス工程を経る過程で検出した各プロセス工程の前後における前記半導体ウエハ上に発生している欠陥を各チップ毎に分けて処理対象として、前記クラスタ欠陥の有無の判定を各チップ毎に分けた前記欠陥データに対して行い、いずれかのプロセス工程の検査データから前記クラスタ欠陥が存在すると判定された場合には、該当チップ上の全てのプロセス工程における全ての欠陥データを以後の解析対象から除外する工程と、
前記同一の半導体ウエハに対して、前記クラスタ欠陥が存在すると判定されたチップ以外の全てのチップ毎に分けて検出された欠陥データに従って、前記所望の複数のプロセス工程毎に発生する正味欠陥を求める工程と、
前記同一の半導体ウエハにおいて、前記クラスタ欠陥が存在すると判定されたチップ以外の全てのチップを対象として、各チップの、各プロセス工程毎の前記クラスタ欠陥が存在するチップを除外した正味欠陥データと、前記クラスタ欠陥が存在するチップを除外した電気機能検査の判定データとを突合せ、(数1)式に基づいて致命率KR(%)、および/または、(数2)式に基づいて歩留り影響度(%)を算出する工程と、
KR=1−((GD/(GD+BD))/(GND/(GND+BND)) (数1)
ただし、KR<0のときは、KR=0とする、
BDは、前記不良品かつ前記正味ランダム欠陥有のチップ数、GDは、前記良品かつ前記正味ランダム欠陥有のチップ数、BNDは、前記不良品かつ前記正味ランダム欠陥無のチップ数、GNDは、前記良品かつ前記正味ランダム欠陥無のチップ数、
歩留り影響度=(KR×(GD+BD))/(GD+BD+GND+BND) (数2)
前記算出した、各プロセス工程毎の致命率のグラフ、および/または、各プロセス工程毎の歩留り影響度のグラフを解析結果出力部へ表示または出力する工程とを有することを特徴とする電子デバイスの品質管理方法。 - 複数のプロセス工程を経て製造される電子デバイスの歩留まり劣化の原因となるプロセス工程を解析することを支援する電子デバイスの品質管理システムであって、
所望の複数のプロセス工程を経る半導体ウエハを検査するために設置された異物検査装置または外観検査装置により検出された、各プロセス工程において処理される前、および処理された後の半導体ウエハ上に発生している欠陥データを入力する手段と、
前記半導体ウエハ上に検出された欠陥データに対して、規定のしきい値を超える連結関係を持つ欠陥群をクラスタ欠陥と判定する手段と、
任意のプロセス工程において処理される前の半導体ウエハ上に検出された欠陥と、前記任意のプロセス工程において処理された後の前記半導体ウエハ上に検出された欠陥とを比較して、前記処理される前に検出された欠陥には存在しない位置に、前記処理された後に検出された欠陥には存在する欠陥を、前記任意のプロセス工程において発生した正味欠陥であると判定する手段と、
電気機能検査装置により、前記半導体ウエハ上に形成された回路パターンを電気機能検査を行って得られた、前記半導体ウエハでの各チップ毎の良品、不良品の判定結果を入力する手段と、
同一の半導体ウエハに対して、前記所望の複数のプロセス工程を経る過程で検出した各プロセス工程の前後における前記半導体ウエハ上に発生している欠陥を各チップ毎に分けて処理対象として、前記クラスタ欠陥の有無の判定を各チップ毎に分けた前記欠陥データに対して行い、いずれかのプロセス工程の検査データから前記クラスタ欠陥が存在すると判定された場合には、該当チップ上の全てのプロセス工程における全ての欠陥データを以後の解析対象から除外する手段と、
前記同一の半導体ウエハに対して、前記クラスタ欠陥が存在すると判定されたチップ以外の全てのチップ毎に分けて検出された欠陥データに従って、前記所望の複数のプロセス工程毎に発生する正味欠陥を求める手段と、
前記同一の半導体ウエハにおいて、前記クラスタ欠陥が存在すると判定されたチップ以外の全てのチップを対象として、各チップの、各プロセス工程毎の前記クラスタ欠陥が存在するチップを除外した正味欠陥データと、前記クラスタ欠陥が存在するチップを除外した電気機能検査の判定データとを突合せ、(数1)式に基づいて致命率KR(%)、および/または、(数2)式に基づいて歩留り影響度(%)を算出する手段と、
KR=1−((GD/(GD+BD))/(GND/(GND+BND)) (数1)
ただし、KR<0のときは、KR=0とする、
BDは、前記不良品かつ前記正味ランダム欠陥有のチップ数、GDは、前記良品かつ前記正味ランダム欠陥有のチップ数、BNDは、前記不良品かつ前記正味ランダム欠陥無のチップ数、GNDは、前記良品かつ前記正味ランダム欠陥無のチップ数、
歩留り影響度=(KR×(GD+BD))/(GD+BD+GND+BND) (数2)
前記算出した、各プロセス工程毎の致命率のグラフ、および/または、各プロセス工程毎の歩留り影響度のグラフを表示または出力する解析結果出力部とを有することを特徴とする電子デバイスの品質管理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037767A JP4866263B2 (ja) | 2007-02-19 | 2007-02-19 | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007037767A JP4866263B2 (ja) | 2007-02-19 | 2007-02-19 | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33246299A Division JP2001148407A (ja) | 1999-11-24 | 1999-11-24 | 電子デバイスの製造方法およびその品質管理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165930A JP2007165930A (ja) | 2007-06-28 |
JP4866263B2 true JP4866263B2 (ja) | 2012-02-01 |
Family
ID=38248374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007037767A Expired - Lifetime JP4866263B2 (ja) | 2007-02-19 | 2007-02-19 | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4866263B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5094769B2 (ja) * | 2009-03-09 | 2012-12-12 | 株式会社日立ハイテクノロジーズ | ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法 |
US10930597B2 (en) * | 2019-03-27 | 2021-02-23 | Kla-Tencor Corporation | Die screening using inline defect information |
KR102427207B1 (ko) * | 2020-10-14 | 2022-08-01 | (주)아프로시스 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1909318A3 (en) * | 1996-03-19 | 2009-12-09 | Hitachi, Ltd. | Process management system |
JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
-
2007
- 2007-02-19 JP JP2007037767A patent/JP4866263B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007165930A (ja) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5460662B2 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
JP4077951B2 (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
US7386418B2 (en) | Yield analysis method | |
TWI390649B (zh) | 故障偵測方法,故障偵測設備以及半導體裝置製造方法 | |
KR101372995B1 (ko) | 결함 검사방법 | |
KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
CN104062305A (zh) | 一种集成电路缺陷的分析方法 | |
JP4866263B2 (ja) | 電子デバイスの品質管理方法および電子デバイスの品質管理システム | |
JP4080087B2 (ja) | 分析方法,分析システム及び分析装置 | |
US7760930B2 (en) | Translation engine of defect pattern recognition | |
US20030158679A1 (en) | Anomaly detection system | |
JP2011187836A (ja) | 半導体製造装置の管理方法及び管理システム | |
US6741940B2 (en) | Computer-implemented method of defect analysis | |
JP4611369B2 (ja) | デバイスの製造方法 | |
US6136618A (en) | Semiconductor device manufacturing process diagnosis system suitable for diagnoses of manufacturing process of logic LSI composed of a plurality of logic circuit blocks and diagnosis method thereof | |
JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
US7895545B2 (en) | Methods for designing a product chip a priori for design subsetting, feature analysis, and yield learning | |
US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
JP2001148407A (ja) | 電子デバイスの製造方法およびその品質管理システム | |
KR20180027637A (ko) | 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 | |
JP4276503B2 (ja) | 半導体不良原因絞込み方法 | |
JP2010019561A (ja) | 欠陥検査装置および欠陥検査方法 | |
US7421357B2 (en) | Inspection data analysis program, inspection tools, review apparatus and yield analysis apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100831 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4866263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |