KR20180027637A - 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 - Google Patents

범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 Download PDF

Info

Publication number
KR20180027637A
KR20180027637A KR1020187006209A KR20187006209A KR20180027637A KR 20180027637 A KR20180027637 A KR 20180027637A KR 1020187006209 A KR1020187006209 A KR 1020187006209A KR 20187006209 A KR20187006209 A KR 20187006209A KR 20180027637 A KR20180027637 A KR 20180027637A
Authority
KR
South Korea
Prior art keywords
defect
classifier
wafer
snv
controller
Prior art date
Application number
KR1020187006209A
Other languages
English (en)
Other versions
KR102380099B1 (ko
Inventor
헤만타 로이
아르핏 자인
아르핏 야티
올리비에 모로
아룬 로보
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20180027637A publication Critical patent/KR20180027637A/ko
Application granted granted Critical
Publication of KR102380099B1 publication Critical patent/KR102380099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q30/00—Auxiliary means serving to assist or improve the scanning probe techniques or apparatus, e.g. display or data processing devices
    • G01Q30/02—Non-SPM analysing devices, e.g. SEM [Scanning Electron Microscope], spectrometer or optical microscope
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

예컨대, SEM 비가시적 결함(SEM non-visual defect; SNV)과 같은, 비가시적 결함을 식별하기 위한 기술은, 웨이퍼의 층의 이미지를 생성하는 단계, 분류기를 사용해 이미지의 적어도 하나의 속성을 평가하는 단계, 및 웨이퍼의 층 상의 비가시적 결함을 식별하는 단계를 포함한다. 제어기는 분류기를 사용해서 비가시적 결함을 식별하도록 구성될 수 있다. 이 제어기는 예컨대, 스캐닝 전자 현미경(scanning electron microscope; SEM)과 같은, 결함 검토 툴(tool)과 통신할 수 있다.

Description

범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
관련 출원에 대한 상호 참조
본 출원은 2015년 8월 5일에 출원되고 인도 출원 번호 4069/CHE/2015로 지정된 인도 특허 가출원과, 2015년 9월 23일에 출원되고 미국 출원번호 62/222,647로 지정된 특허 가출원에 대한 우선권을 주장하며, 이 출원들의 개시 내용은 여기에 참조로써 합체된다.
본 개시의 분야
본 개시는 결함의 분류와, 보다 구체적으로는 비가시적(non-visual) 결함의 분류에 대한 것이다.
웨이퍼 검사 시스템은 제조 프로세스 동안에 발생하는 결함을 검출함으로써 반도체 제조사가 집적 회로(integrated circuit; IC) 칩 수율을 증가시키고 이 수율을 유지하는 것을 돕는다. 검사 시스템의 하나의 목적은 제조 프로세스가 사양(specifications)을 충족하는지 여부를 감시하는 것이다. 검사 시스템은, 제조 프로세스가 확립된 표준(norms)의 범위를 벗어나면 그 문제 및/또는 그 문제의 소스를 표시하며. 그리고 나서 반도제 제조사는 이것들은 다룰 수 있다.
반도체 제조 산업의 진화는 수율 관리에, 그리고 특히 계측 및 검사 시스템에 계속 증가하는 요구를 하고 있다. 임계 치수는 웨이퍼 크기가 증가하고 있는 동안에 줄어들고 있다. 경제는 반도체 제조업계가 고수율, 고가의 생산을 달성하기 위한 시간을 감소시키게 하고 있다. 따라서, 수율 문제를 검출해서 이를 해결하는 데까지의 전체 시간을 최소화하는 것은, 반도체 제조사를 위한 투자 수익률을 결정한다.
수동 분류 및 층 기반 자동 분류를 포함하는 결함 분류를 위한 이전 기술은 너무 많은 시간과 노력을 수반한다. 디바이스가 더 복잡해짐에 따라, 반도체 제조 시설에서 결함의 수동 분류는 점점 더 증가하는 시간 및 노력을 요구한다. 심지어 분류하기 위해 상당한 시간을 투자한 후에도, 결함 분류는 인간의 오류 때문에 부정확하고 비일관적일 수 있다. 현장에서 결함의 자동 분류를 위한 현재 기술은 결함의 많은 예시와, 때때로 분류기를 트레이닝하기 위한 인간 자원을 또한 요구한다. 또한, 매 층에 대해 각각의 결함 유형을 위한 분류기를 트레이닝하는 것은 번거로울 수 있는데, 그 이유는 트레이닝될 분류기의 총수가 결함 유형의 수에 층의 수를 곱한 것이 될 것이기 때문이다.
수동 분류는 복수의 관점을 갖는 각 결함 이미지의 수동 관찰, 기준 결함 이미지의 기지의 세트를 사용한 결함 식별, 결함 사이트(site)에 대해 분류 코드의 수동 할당을 수반한다. 결함의 수동 분류는 완료하기에 상당한 시간을 요구한다. 궁극적으로, 이것은 매우 고비용이다. 또한, 분류 동안 인간 판단의 사용은 부정확성과 비일관성을 결과에 도입할 수 있다.
층 기반 자동 분류는 각 층에 대해 생성되어 존재하는 임계 결함 유형 모두를 분리시키는 주문형(custom) 분류기를 포함한다. 분류기는 수동으로 또는 자동으로 생성될 수 있다. 층 기반 자동 분류는 층 특유 주문형 분류기의 생성을 구현한다. 모든 층에 대해 분류기의 트레이닝은 트레이닝 데이터, 인간 자원, 및 시간과 같은 광범위한 자원을 요구한다. 예를 들면, 각 층에 대해 분류기의 트레이닝은 트레이닝 데이터를 요구한다. 트레이닝 데이터는 분류기에 의해 분류되도록 요구되는 각 임계 결함에 대해 충분한 결함 예시를 가져야 한다. 현장에서 사용되고 있는 일부 분류기 생성 방식은 수동 분류기 생성을 요구한다. 상당한 시간 투자를 수반함과 함께, 이것은 이들 분류기를 생성하기 위한 최상의 속성 세트를 판단하는데 있어서의 부정확성 때문에 생성된 분류기의 성능에서 비일관성을 또한 초래한다. 특정 사이트에서 층들에 걸쳐 그리고 또한 복수의 고객 사이트에 걸쳐 동일 결함 유형에 대해 분류기의 생성시에 많은 반복을 갖는 분류기를 생성, 트레이닝, 및 유지하는데에 많은 양의 시간이 소모된다.
그러므로, 필요한 것은 웨이퍼 결함을 분류하기 위해 요구되는 시간 및 노력을 감소시키는 시스템 및 기술이다.
제1 실시예에서, 시스템이 제공된다. 시스템은 결함 검토 툴과, 이 결함 검토 툴과 통신하도록 구성된 제어기를 포함한다. 결함 검토 툴은 웨이퍼를 클램핑하도록 구성된 스테이지(stage)를 가진다. 제어기는 분류기를 사용해 웨이퍼의 층 상에 비가시적 결함을 식별하도록 구성된다. 결함 검토 툴은 스캐닝 전자 현미경(scanning electron microscope; SEM)일 수 있다. 비가시적 결함은 SEM 비가시적 결함(SEM non-visual defect; SNV)일 수 있다.
제어기는 결함 검토 툴(tool)과 통신하도록 구성된 프로세서, 분류기를 격납하는 프로세서와 전자 통신하는 저장 디바이스, 및 결함 검토 툴과 통신하기 위해 프로세서와 전자 통신하는 통신 포트를 포함할 수 있다.
제어기는 토포그래피(topographical) 결함, 강도 속성, 또는 에너지 속성 중 적어도 하나를 필터링하기 위해 분류기를 사용함으로써 비가시적 결함을 식별할 수 있다.
제2 실시예에서, 방법이 제공된다. 방법은, 결함 검토 툴을 사용해, 웨이퍼 상에 층의 이미지를 생성하는 단계; 프로세서를 사용해 분류기를 사용해서 이미지의 적어도 하나의 속성을 평가하는 단계; 및 프로세서를 사용해 분류기를 사용해서 웨이퍼의 층 상에 비가시적 결함을 식별하는 단계를 포함한다.
방법은 프로세서를 사용해 비가시적 결함에 대한 상한과 하한을 규정하는 단계를 더 포함할 수 있고, 식별되는 비가시적 결함은 상한과 하한 사이에 있다.
분류기는 토포그래피 결함, 강도 속성, 및/또는 에너지 속성을 필터링하도록 구성될 수 있다.
분류기는 웨이퍼의 각 층 상에서 사용되도록 구성될 수 있다.
생성하는 단계는 스캐닝 전자 현미경(scanning electron microscope; SEM)을 사용할 수 있다. 비가시적 결함은 SEM 비가시적 결함(SEM non-visual defect; SNV)일 수 있다.
평가하는 단계 및 식별하는 단계는 생성하는 단계와 함께 실시간으로 수행될 수 있다.
본 개시의 본질 및 목적을 더 완전히 이해하기 위해, 첨부된 도면과 함께 취해지는 하기의 상세한 설명에 대한 참조가 이루어져야 한다.
도 1은 본 개시의 실시예에 따른 흐름도이다.
도 2는 전자 현미경 비가시적(SNV) 확산을 스캐닝하기 위한 예시적인 상한과 하한을 도시하는 차트이다.
도 3은 예시적인 SNV 분류기의 개략도이다.
도 4는 본 개시에 따른 결함 검토 툴의 실시예이다.
비록 청구되는 발명의 대상(subject matter)이 특정 실시예의 견지에서 설명되었지만, 본 개시에서 제시된 이득 및 특징부 모두를 제공하지 않는 실시예를 포함하는 다른 실시예가 본 개시의 범위 내에 또한 있다. 다양한 구조적, 논리적 프로세스 단계와 전자적 수정이 본 개시의 범위를 벗어나지 않으면서 이루어질 수 있다. 따라서, 본 개시의 범위는 단지 첨부된 청구항들로의 참조에 의해서만 규정된다.
스캐닝 전자 현미경(SEM) 비가시적 대상(“SNV”라고 지칭됨)은 결함이 있는 검토 사이트로서 규정되지만, 임의의 실제 규정된 결함을 포함하지 않는다. 실제 규정된 결함은 기준과 비교되는 웨이퍼 상의 파괴(disruption)일 수 있다. 예를 들면, 실제 규정된 결함은 입자, 스크래치(scratch), 또는 공극일 수 있다. 따라서, SNV는, SNV를 수동으로 식별하는 것을 어렵게 만들 수 있는, 그 자신의 기준 사이트와 비교해 유사한 특성을 가질 것이다. 본 개시에서 개시된 바와 같이, 결함 속성은, 결함 이미지로부터 기준 이미지를 뺀(즉, 결함 이미지 - 기준 이미지) 후에 계산될 수 있다. 이것은 층들에 걸쳐 SNV의 공통 속성 값과, 복수의 층 상에 SNV를 비닝 아웃(bin out)하기 위한 단일 분류기, 또는 실시간 SNV(real-time SNV; RT-SNV) 분류기의 생성을 초래한다. 비닝은 많은 일반적으로 연속적인 값을 더 작은 수의 서브그룹으로 그룹화하기 위한 하나 이상의 방법을 지칭한다. 분류기는 특정 목적(예컨대, 결함 분류와 검출)을 위해 SNV의 집단(cohort)을 식별함으로써 SNV를 “비닝 아웃”할 수 있다.
SNV와 같은, 비가시적 결함은, 비록 물리적 잔유물 또는 쉽게 보일 수 있는 가시적 결함이 존재하지 않을지라도 디바이스의 전기적 장애를 야기할 수 있다. 비가시적 결함의 예시는 웨이퍼간(cross-wafer) 또는 칩간(cross-chip) 변이, 커패시턴스, 또는 타이밍; 응력에 의해 야기된 변위; 국부화된 결정 결함; 또는 국부화된 본딩 결함을 포함한다. 비시각적 결함은 수율에 영향을 끼치는데, 이는 반도체 제조사에게 염려가 되고, 식별하기에 어렵다.
SNV 또는 입자와 같은 일부 결함 유형은 하나 이상의 웨이퍼의 복수의 층에 걸쳐 공통적이고 일관적이다. 이것은 층 기반 분류기 생성으로부터 결함 기반 분류기 생성으로의 전이를 야기했다. 결함 기반 분류기 생성은 하나 이상의 웨이퍼의 복수의 층에 걸쳐 공통적인 결함 유형을 비닝 아웃하는 단일 분류기의 구현을 수반한다. 공통 결함 유형은 복수의 층에 거쳐 결함 속성 값의 유사한 범위를 가진다.
SNV는 모든 검사기로부터의 결함 맵(map)을 검토하면서 발견될 수 있다. 검사기는 자동화, 반자동화, 및 수동 웨이퍼 검사 툴과 프로세스를 포함할 수 있다. 반도체 제조사는 임의의 실제 결함을 놓치는 것을 원하지 않을 수 있는데, 이는 더 낮은 문턱값을 갖는 검사 시스템으로 이어진다. 궁극적으로, 더 낮은 문턱값은 거짓 양성(false positives)과 다른 뉴슨스(nuisances)를 초래한다. 검토 후에 이들 거짓 양성 또는 다른 뉴슨스를 실제 결함과 분리시키는 것은, 높은 SNV 백분율을 갖는 층이 검토를 위해 광범위한 시간 및 인력을 요구할 것이기 때문에 심각한 작업이다. 이 개시의 실시예는, 모든 사이트에서 발견되는 모든 층과 모든 노드에 걸쳐 SNV를 실제 결함과 분리시키기 위해 하나의 분류기를 생성하도록 하나 이상의 웨이퍼의 복수의 층 상에서 SNV를 위한 속성 범위를 수반한다.
본 개시에서 개시된 바와 같이, 복수의 층 상의 SNV의 속성 범위는, 1) 다른 실제 결함으로부터의 SNV의 프로그램적인(programmatic) 분리를 가능케할, 다수의 층에 걸쳐 SNV의 물리적 특성을 이해하도록, 그리고 (2) SNV를 프로그램적으로 분리시키기 위해 사용될 수 있도록, 다수의 층에 거쳐 SNV에 대해 동일한 속성 및 그 범위를 이해하기 위해 사용될 수 있다. 본 개시된 시스템과 방법은 또한 SNV를 비닝 아웃하기 위해 모든 층 상의 SNV에 대해 공통 속성 범위를 사용해 분류기를 생성 및 사용한다. 본 개시된 시스템 및 방법은 또한, 체인 테스트, 발견 흐름 등과 같은 상이한 인스턴스에 대해 모든 층에 걸쳐 SNV를 비닝 아웃하기 위해 단일 분류기를 생성 및 사용할 수 있다. 더 나아가, 이 개시는 분류기에 대해 한계(cutoff)를 규정하기 위해 속성의 복수의 층에 걸쳐 공통(즉, 공유된) 범위를 사용할 수 있다.
RT-SNV 분류기는 반도체 제조사에서 비용을 감소시키고 처리량을 증가시킬 수 있다. 또한, 결함의 더 빠른 분류는 반도체 제조사가 그들의 수율 문제를 더 빠르게 해결하도록 도울 수 있어서 결과까지의 시간을 감소시킨다. 이 혜택은 반도체 제조사에게 큰 자본 절약을 초래한다.
도 1은 본 개시의 실시예에 따른 흐름도이다. 본 방법의 단계 각각은 본 명세서에서 더 설명된 바와 같이 수행될 수 있다. 본 방법은 본 개시에서 설명된 이미지 획득 서브시스템 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)를 또한 포함할 수 있다. 단계는 본 개시에서 설명된 임의의 실시예에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행된다. 또한, 위에서 설명된 방법은 본 개시에서 설명된 임의의 시스템 실시예에 의해 수행될 수 있다.
도 1에 도시된 바와 같이, 웨이퍼 상의 층의 이미지가 100에서 생성된다. 이미지는 스캐닝 전자 현미경(scanning electron microscope; SEM)과 같은, 이미지 캡처 디바이스를 사용해 생성되거나 캡처될 수 있다. 이미지는 프로그램적으로 함께 스티칭된 하나 이상의 이미지를 포함할 수 있다. 이미지는 웨이퍼의 복수의 뷰, 예를 들면, 광의 다양한 파장을 사용해 생성된 뷰를 포함할 수 있다. 이미지는 디지털화되고 일시적 메모리(RAM) 또는 영구 메모리(예를 들면, 하드 드라이브) 내로 저장될 수 있다. 이미지는 인터넷 또는 인트라넷을 통해 하나 이상의 시스템에 액세스가능한 큐레이팅(curating)되는 데이터베이스 내에 저장될 수 있다. 이미지의 적어도 하나의 속성은 101에서 분류기를 사용해 평가될 수 있다. 예를 들면, 이미지는 평가를 위해 분류기 프로세서에 의해 검색될 수 있다. 분류기 프로세서는 일시적 메모리 또는 영구 메모리로부터 이미지를 요청할 수 있다. 일 실시예에서, 분류기 프로세서는 큐레이팅된 데이터베이스로부터 이미지를 요청할 수 있다. 분류기 프로세서는 분류기를 사용해 이미지를 평가할 수 있다. 이와 같이, 웨이퍼의 층 상의 SNV와 같은, 비시각적 결함은 102에서 분류기를 사용해 식별된다.
분류기는 복수의 층 및/또는 복수의 웨이퍼에 걸쳐 (그리고 분류된 장비를 사용해 복수의 사이트에 거쳐) SEM 검토 이미지 상에서 추출되는 결함 속성에 기초해 생산되거나 생성될 수 있다. 이것은 검사 또는 계측 알고리즘을 사용해 수행될 수 있다. 수집된 SEM 검토 이미지는 상이한 유형의 결함과 SNV로 수동으로 분류될 수 있다. 일부 실시예에서, 수집된 SEM 검토 이미지는 이전의 테스팅과 알려진 소스로부터 임포팅(importing)될 수 있다.
케이엘에이-텐코 코포레이션으로부터의 Impact Xp와 같은, 결함 검토 및 분류 소프트웨어는 SNV에 대한 속성 값의 범위를 결정하기 위해 사용된다. 이 결함 검토 및 분류 소프트웨어는 자동적 결함 분류를 포함할 수 있다. 특정 속성에 대한 SNV 확산에 대한 상한 및 하한은, 대다수의 SNV(이상점을 제외함)가 그 이내에서 함께 존재하는 경계에서 생성된다. 예를 들면, 도 2의 상한 및 하한을 보라. 대다수의 SNV의 속성 값의 확산은 SNV의 이상값 근처의 범위 내에 놓인다. 예를 들면, SNV에 대해, 속성1 = 1, 속성2 = 0, 속성3 = 0 등이다.
SNV를 규정하고 분류하기 위해 유효한 속성을 결정하거나 추가적으로 분류하기 위해 유사한 데이터가 다양한 검토 로트(lot)에 대해 다수의 층에 대해 수집된다. SNV 범위 데이터(상한과 하한을 포함함)는 복수의 속성에 대해 수집될 수 있다. 상이한 이미징 조건이 상이한 층 및/또는 상이한 웨이퍼에 걸쳐 사용될 수 있다.
SNV에 대한 속성 범위 값은 하나 이상의 웨이퍼의 층에 걸쳐 공통 범위에 대해 프로그램적으로 분석된다. 속성이 층에 걸쳐 SNV에 대해 값의 공통 범위를 보일 수 있으므로, SNV에 대한 공통 속성 범위는 복수의 층에 걸쳐 SNV를 비닝 아웃하도록 단일 분류기의 구현을 위해 사용될 수 있다. 이들 공통 범위는 RT-SNV 분류기에 대해 속성 경계를 규정하기 위해 사용될 것이다. 이렇게 형성된 RT-SNV 분류기의 성능은 복수의 웨이퍼에 걸쳐 검증된다.
다양한 속성은 분류기를 사용하는 SNV 빈(bin)으로부터 상이한 유형의 결함을 필터링하기 위해 사용될 수 있다. 이들은 하기의 필터 중 일부 또는 그 전부를 포함한다. 토포그래피 속성은 입자, 스크래치 등과 같은 토포그래피 결함을 필터링 아웃한다. 강도 속성은 잔여물, 찌거기(scum) 등과 같은 고 물질 대조 또는 고 GL 차이 결함을 분리시킨다. 에너지 속성은 공극 또는 큰 결함과 같은 고 에너지 및 고 에너지 밀도 결함을 필터링한다. 유사하게, 다른 유형의 속성이 SNV으로부터 상이한 유형의 결함을 분리시키기 위해 사용될 수 있다.
추출된 속성 범위는 플로팅될 수 있다. 이하에서 언급된, SNV에 대한 실시간 자동 결함 분류(real-time automatic defect classification; RT-ADC) 속성 범위는 매우 다양한 층에 대해 유사하다.
속성3 속성4 속성5 속성6 속성2 속성7 속성8 속성1
하한 0.1 0 38 -0.4 -0.6 40 13 1
하한 0.48 0.12 1225 0 0.45 145 70 1.75
모든 층 상의 SNV에 대한 공통 속성 범위의 경계는 분류기에 대해 각각의 속성 노드의 컷오프로서 사용될 수 있다. 분류기의 어떠한 종래의 트레이닝도 이것 후에 요구되지 않을 수 있고, 분류기는 임의의 고객 사이트에서 임의의 노드의 임의의 층 내에 전개(deployment)를 위해 준비되어야 한다. 하지만, 일부 실시예에서, 특정 장비 또는 목적을 위해 보상되도록 공통 속성 범위로부터 컷오프가 조정될 필요가 있을 수 있다.
하기의 속성에 대한 노드는 SNV를 실제 결함으로부터 분류시키기 위해 분류기에 의해 사용될 수 있다는 것이 주목된다. 속성2, 속성3, 속성6, 및 속성5는 SNV로부터 입자 및 스크래치와 같은 토포그래미 실제 결함을 분리시킨다. 속성5는 예를 들면, 에너지 측정을 수반할 수 있다. 속성2는 예를 들면, 피크 높이를 비교할 수 있다. 속성3 및 속성6은 각각 양 또는 음의 측정일 수 있다. 속성7은 SNV로부터 잔여물과 같은 고 물질 대비(contrast) 실제 결함을 분리시킨다. 속성8은 SNV로부터 공극과 같은 고 물질 실제 결함을 분리시킨다. 속성4는 돌출(saliency)을 커버할 수 있고, 험프(hump), 작은 입자, 작은 피트(pit), 및 오픈(open)과 같은 고유한 단일 결함을 SNV로부터 분리시킬 수 있다. 속성1은 SNV로부터 배경과 유사하지 않는 임의의 다른 결함을 분리시킨다.
예를 들면, 예시적인 SNV 분류기에 대해 도 3을 보라.
분류기가 준비된 후에, 다른 웨이퍼의 층 상의 SNV를 식별하기 위해 이 분류기가 전개될 수 있다.
본 명세서에 사용될 때, 용어 "웨이퍼"는 일반적으로 반도체 또는 비-반도체 물질로 형성된 기판을 지칭한다. 이러한 반도체 또는 비반도체 물질의 예시는, 단결절 실리콘, 갈륨 질화물, 갈륨 비화물, 인듐 인화물, 사파이어, 및 유리를 포함하지만, 이것들에만 제한되지는 않는다. 이러한 기판은 반도체 제조 설비에서 통상적으로 발견되고 그리고/또는 프로세싱될 수 있다.
웨이퍼는 기판 상에 형성된 하나 이상의 층을 포함한다. 예를 들어, 이러한 층은 포토레지스트, 유전체 물질, 전도성 물질, 또는 반도전성 물질을 포함할 수 있지만, 이것으로만 제한되지는 않는다. 다수의 상이한 유형의 이러한 층은 당 분야에 알려져 있고, 여기서 이용된 바와 같은 "웨이퍼"라는 용어는 모든 유형의 이러한 층을 포함하는 웨이퍼를 포괄하도록 의도된다.
웨이퍼 상에 형성된 하나 이상의 층은 패터닝 또는 비패터닝될 수도 있다. 예를 들어, 웨이퍼는 반복 가능한 패턴 특징부 또는 주기적 구조체를 각각 갖는 복수의 다이를 포함할 수도 있다. 이러한 물질의 층의 형성 및 프로세싱은 궁극적으로 완성된 디바이스를 야기할 수도 있다. 다수의 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있고, 용어 웨이퍼는 본 명세서에 사용될 때 당 기술 분야에 공지된 임의의 유형의 디바이스가 그 위에서 제조되고 있는 웨이퍼를 포함하도록 의도된다.
도 4는 결함 검토 툴(200)의 실시예이다. 결함 검토 툴(200)은 SEM, 전자 빔을 사용하는 또 다른 결함 검토 툴, 또는 웨이퍼를 검사하기 위해 구성된 다른 장비일 수 있다.
결함 검토 툴(200)은 웨이퍼(203)를 클램핑하도록 구성된 스테이지(stage, 204)를 포함한다. 스테이지(204)는 한 개, 두 개, 또는 3개의 축으로 이동 또는 회전하도록 구성될 수 있다.
도 4에 도시된 바와 같이, 웨이퍼(203)는 층(209, 210)을 포함하는 복수의 층을 포함한다. 층(210)은 층(209) 후에 형성된다. 층(210)이 도 4에 이미징되고 있는 것으로 예증되지만, 층(209)은 층(210)의 형성 이전에 이미징되었을 수 있다. 도 4에서 예증된 3개의 층보다 더 많거나 더 적은 층이 가능하다.
결함 검토 툴(200)은 웨이퍼(203)의 표면의 이미지를 생성하도록 구성된 이미지 생성 시스템(201)을 또한 포함한다. 이미지는 웨이퍼(203)의 특정 층에 대한 것일 수 있다. 이 예시에서, 이미지 생성 시스템(201)은 웨이퍼(203)의 이미지를 생성하도록 전자 빔(202)을 생성한다. 광대역 플라즈마 또는 레이저 스캐닝을 사용하는 것과 같은, 다른 이미지 생성 시스템(201)이 가능하다.
특정 예시에서, 결함 검토 툴(200)은 스캐닝 전자 현미경(SEM) 또는 그 일부분일 수 있다. 웨이퍼(203)의 이미지는 포커싱된 전자 빔(202)을 사용해 웨이퍼(203)를 스캐닝함으로써 생성된다. 웨이퍼(203)의 표면 토포그래피와 조성에 대한 정보를 포함하는 신호를 생성하도록 전자가 사용된다. 전자 빔(202)은 래스터 스캔 패턴으로 스캐닝될 수 있고, 전자 빔(202)의 위치는 이미지를 생성하도록 검출된 신호와 조합될 수 있다.
결함 검토 툴(200)은 제어기(205)와 통신한다. 예를 들면, 제어기(205)는 이미지 생성 시스템(201) 또는 결함 검토 툴(200)의 다른 컴포넌트와 통신할 수 있다. 제어기(205)는 프로세서(206), 프로세서(206)와 전자 통신하는 저장 디바이스(207), 및 프로세서(206)와 전자 통신하는 통신 포트(208)를 포함할 수 있다. 제어기(205)는 실제에서 하드웨어, 소프트웨어, 및 펌웨어의 임의 조합으로 구현될 수 있다는 것이 인식되어야 한다. 또한, 본 개시에서 설명된 제어기의 기능은 하나의 유닛에 의해 수행되거나 상이한 컴포넌트 중에서 나누어질 수 있으며, 이들 상이한 컴포넌트 각각은 궁극적으로 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 제어기(205)가 본 개시에서 설명된 다양한 방법과 기능을 구현하는 프로그램 코드 또는 명령어는, 제어기(105) 내에, 제어기(205)의 외부에, 또는 이것들의 조합으로 예컨대, 메모리와 같은, 제어기에 의해 판독가능한 저장 매체 내에 저장될 수 있다.
제어기(205)는 분류기를 사용해 웨이퍼의 층 상에, 예컨대, SNV와 같은 비가시적 결함을 또한 식별할 수 있다. 예를 들어, 제어기(205)는 도 1의 단계를 수행할 수 있다. 제어기(205)는 본 개시에서 개시된 다른 단계 또는 기술을 또한 수행할 수 있다.
제어기(205)는, 제어기(205)가 이미지 생성 시스템(201) 내의 검출기와 같은, 검출기에 의해 생성된 출력을 수신할 수 있도록, 임의의 적절한 방식으로(예를 들면, "유선" 및/또는 "무선" 송신 매체들을 포함할 수 있는 하나 이상의 송신 매체를 통해) 결함 검토 툴(200)의 검출기에 결합될 수 있다. 제어기(205)는 검출기의 출력을 사용해 다수의 기능을 수행하도록 구성될 수 있다. 예를 들면, 제어기(205)는 검출기의 출력을 사용해 웨이퍼(203) 상의 결함을 검출하도록 구성될 수 있다.
웨이퍼(203) 상의 결함을 검출하는 것은 일부 결함 검출 알고리즘 및/또는 방법을 검출기에 의해 생성된 출력에 적용함으로써 제어기(205)에 의해 수행될 수 있다. 결함 검출 알고리즘 및/또는 방법은 본 개시에서 개시되거나 당업계에서 알려진 임의의 적절한 알고리즘 및/또는 방법을 포함할 수 있다. 예를 들어, 제어기(205)는 검출기의 출력을 문턱값과 비교할 수 있다. 문턱값을 초과하는 값을 갖는 임의의 출력은, 예컨대 SNV 또는 다른 비가시적 결함과 같은, 잠재적인 결함으로서 식별될 수 있는 반면, 문턱값 미만의 값을 갖는 임의의 출력은 잠재적 결함으로서 식별되지 않을 수 있다. 또 다른 예시에서, 제어기(205)는 출력에 대해 결함 검출을 수행하지 않고 검출기의 출력을 저장 장치(207) 또는 또 다른 저장 매체에 전송하도록 구성될 수 있다. 제어기(205)는 본 개시에서 설명된 바와 같이 더 구성될 수 있다.
본 개시에서 설명된 제어기(205), 다른 시스템(들), 또는 다른 서브시스템(들)은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기 또는 다른 디바이스를 포함하는, 다양한 형태를 취할 수 있다. 일반적으로, 용어 "제어기"는 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 디바이스를 포함하는 것으로 광범위하게 정의될 수도 있다. 서브시스템(들) 또는 시스템(들)은 병렬 프로세서와 같은 당 기술 분야에서 공지된 임의의 적합한 프로세서를 또한 포함할 수도 있다. 게다가, 서브시스템(들) 또는 시스템(들)은 자립식 또는 네트워킹된 도구로서의, 고속 프로세싱 및 소프트웨어를 갖는 플랫폼을 포함할 수 있다.
시스템이 하나보다 많은 서브시스템을 포함하면, 상이한 서브시스템이 서로 결합될 수 있어서, 이미지, 데이터, 정보, 명령어 등이 서브시스템간에 전송될 수 있다. 예를 들면, 하나의 서브시스템은, 종래 기술에 공지된 임의의 적절한 유선 및/또는 무선 송신 매체를 포함할 수 있는, 임의의 적절한 송신 매체에 의해 추가적인 서브시스템(들)에 결합될 수 있다. 2개 이상의 이러한 서브시스템은 또한 공유된 컴퓨터 판독가능한 저장 매체(미도시됨)에 의해 효과적으로 결합될 수 있다.
부가의 실시예는 여기서 개시된 바와 같이, SNV와 같은, 비가시적 결함을 식별하기 위한 컴퓨터 구현식 방법을 수행하기 위해 제어기 상에서 실행 가능한 프로그램 명령어를 저장하는 비일시적 컴퓨터 판독 가능 매체에 대한 것이다. 특히, 도 4에 도시된 바와 같이, 저장 디바이스(207) 또는 다른 저장 매체는 제어기(205) 상에서 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독가능한 매체를 포함할 수 있다. 컴퓨터 구현 방법은 본 명세서에 설명된 임의의 방법(들)의 임의의 단계(들)를 포함할 수 있다.
예컨대, 본 개시에서 설명된 것과 같은 방법을 구현하는 프로그램 명령어는 저장 디바이스(207) 또는 다른 저장 매체과 같은, 컴퓨터 판독 가능 매체 상에 저장될 수 있다. 컴퓨터 판독 가능 매체는 자기 또는 광학 디스크, 자기 테이프 또는 당 기술 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수 있다.
프로그램 명령어는, 무엇보다도, 절차 기반 기술, 구성요소 기반 기술, 및/또는 객체 지향 기술을 포함하여, 임의의 다양한 방식으로 구현될 수도 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라, ActiveX 콘트롤, C++ 객체, JavaBeans, Microsoft Foundation Classes("MFC"), SSE(Streaming SIMD Extension) 또는 다른 기술 또는 방법론을 사용하여 구현될 수 있다.
제어기(205)는 본 개시에서 설명된 실시예들 중 임의의 실시예에 따라 구성될 수 있다. 미국 출원번호 14/991,901 - 그 개시는 참조로써 그 전체가 통합됨 - 에서 설명된 것과 같은, 제어기(205)의 다른 구성 또는 기능이 가능하다.
결함 검토 시스템의 일부로서 개시되는 동안, 본 개시에서 설명된 제어기는 검사 시스템과 사용하기 위해 구성될 수 있다. 또 다른 실시예에서, 본 개시에서 설명된 제어기는 계측 시스템과 사용하기 위해 구성될 수 있다. 따라서, 본 개시에서 개시된 실시예는, 상이한 애플리케이션에 대해 어느 정도 적절한 상이한 이미징 능력을 갖는 시스템을 위해 다수의 방식으로 맞추어질 수 있는 분류를 위한 일부 구성을 설명한다.
여기에서 개시된 실시예는 예를 들면, 레티클과 같은, 다른 시료의 검사, 결함 검토, 및 계측을 위해 또한 구성될 수 있다. 예를 들면, 여기서 설명된 실시예는 마크 검사, 웨이퍼 검사, 및 웨이퍼 계측을 위해 구성될 수 있다. 특히, 여기서 설명된 실시예는, 예를 들면, 광대역 플라즈마 검사기, 전자 빔 검사기 또는 결함 검토 툴, 마스크 검사기, 가상 검사기 등과 같은, 출력 획득 서브시스템의 컴포턴트 또는 이들에 결합되는, 컴퓨터 클러스터 또는 컴퓨터 노드 상에 설치될 수 있다. 이 방식으로, 여기서 설명된 실시예는 웨이퍼 검사, 마스크 검사, 전자 빔 검사 및 검토, 계측 등을 비제한적으로 포함하는, 다양한 애플리케이션에 대해 사용될 수 있는 출력을 생성할 수 있다. 제어기는 시료 - 이 시료에 대해 제어기가 실제 출력을 생성할 것임 - 에 기초해 위에서 설명된 바와 같이 수정될 수 있다.
여기서 개시된 실시예는 수동 분류에 대해 이점을 가진다. RT-SNV는 결함의 수동 분류를 돕는다. RT-SNV는 RT-ADC 속성을 사용해 SNV를 자동으로 필터링한다. RT-SNV는 결함 분류 노력 및 시간을 감소시킨다. RT-SNV는 수동 분류 방법에 존재하는 인간 오류를 또한 감소시킨다.
여기서 개시된 실시예는 층 기반 자동 분류와 비교해 또한 이점을 가진다. 범용 결함 기반 분류기가 모든 층에 걸쳐 사용될 수 있는 반면, 층 기반 분류기는 개별 층 상에서만 작동한다. RT-SNV 분류기는 각 층에 대해 상이한 SNV 분류기를 생성하는 데 소모되는 시간을 절약한다. RT-SNV 분류기는, 트레이닝 데이터가 각 층에 대해 요구되는 층 기반 분류기와 비교해서 더 작은 트레이닝 데이터를 요구할 수 있다. RT-SNV 분류기는 사용할 준비가 되어 있고, 일관된 결과를 제공하며, 어떠한 트레이닝도 필요하지 않는 반면에, 층 기반 분류기는 예컨대, 상이한 결함 유형 또는 프로세스 변이를 갖는 새로운 로트에 직면할 때 재조정될 필요가 있다.
본 개시가 하나 이상의 특정 실시예에 대해 설명되었지만, 본 개시의 다른 실시예가 본 개시의 범위로부터 이탈하지 않고 수행될 수 있다는 것이 이해될 것이다. 따라서, 본 개시는 첨부된 청구항들과 그 합리적인 해석에 의해서만 제한되는 것으로 가정된다.

Claims (14)

  1. 시스템에 있어서,
    웨이퍼를 클램핑(clamping)하도록 구성된 스테이지(stage)를 갖는 결함 검토 툴(tool); 및
    상기 결함 검토 툴과 통신하도록 구성된 제어기
    를 포함하고,
    상기 제어기는 분류기를 사용해 상기 웨이퍼의 층 상의 비가시적(non-visual) 결함을 식별하도록 구성되는 것인 시스템.
  2. 제1항에 있어서,
    상기 제어기는, 상기 결함 검토 툴과 통신하도록 구성된 프로세서, 상기 분류기를 격납하는 상기 프로세서와 전자 통신하는 저장 디바이스, 및 상기 결함 검토 툴과 통신하기 위해 상기 프로세서와 전자 통신하는 통신 포트를 포함하는 것인 시스템.
  3. 제1항에 있어서,
    상기 제어기는 토포그래피(topographical) 결함, 강도 속성, 또는 에너지 속성 중 적어도 하나를 필터링하기 위해 상기 분류기를 사용함으로써 비가시적 결함을 식별하는 것인 시스템.
  4. 제1항에 있어서,
    상기 결함 검토 툴은 스캐닝 전자 현미경(scanning electron microscope; SEM)인 것인 시스템.
  5. 제1항에 있어서,
    상기 비가시적 결함은 SEM 비가시적 결함(SEM non-visual defect; SNV)인 것인 시스템.
  6. 방법에 있어서,
    결함 검토 툴을 사용해 웨이퍼 상의 층의 이미지를 생성하는 단계;
    프로세서를 사용해, 분류기를 사용하는 상기 이미지의 적어도 하나의 속성을 평가하는 단계; 및
    상기 프로세서를 사용해, 상기 분류기를 사용하는 상기 웨이퍼의 층 상의 비가시적 결함을 식별하는 단계
    를 포함하는 방법.
  7. 제6항에 있어서,
    상기 프로세서를 사용해, 비가시적 결함에 대한 상한과 하한을 규정하는 단계를 더 포함하고, 식별되는 상기 비가시적 결함은 상기 상한과 상기 하한 사이에 있는 것인 방법.
  8. 제6항에 있어서,
    상기 분류기는 토포그래피 결함을 필터링하도록 구성된 것인 방법.
  9. 제6항에 있어서,
    상기 분류기는 강도 속성을 필터링하도록 구성된 것인 방법.
  10. 제6항에 있어서,
    상기 분류기는 에너지 속성을 필터링하도록 구성된 것인 방법.
  11. 제6항에서,
    상기 분류기는 상기 웨이퍼의 각 층 상에서 사용되도록 구성된 것인 방법.
  12. 제6항에 있어서,
    상기 생성하는 단계는 스캐닝 전자 현미경(scanning electron microscope; SEM)을 사용하는 것인 방법.
  13. 제6항에 있어서,
    상기 비가시적 결함은 SEM 비가시적 결함(SEM non-visual defect; SNV)인 것인 방법.
  14. 제6항에 있어서,
    상기 평가하는 단계 및 식별하는 단계는 상기 생성하는 단계와 실시간으로 수행될 수 있는 것인 방법.
KR1020187006209A 2015-08-05 2016-08-03 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 KR102380099B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN4069CH2015 2015-08-05
IN4069/CHE/2015 2015-08-05
US201562222647P 2015-09-23 2015-09-23
US62/222,647 2015-09-23
US15/227,698 2016-08-03
US15/227,698 US9947596B2 (en) 2015-08-05 2016-08-03 Range-based real-time scanning electron microscope non-visual binner
PCT/US2016/045410 WO2017024065A1 (en) 2015-08-05 2016-08-03 Range-based real-time scanning electron microscope non-visual binner

Publications (2)

Publication Number Publication Date
KR20180027637A true KR20180027637A (ko) 2018-03-14
KR102380099B1 KR102380099B1 (ko) 2022-03-28

Family

ID=57943622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187006209A KR102380099B1 (ko) 2015-08-05 2016-08-03 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너

Country Status (5)

Country Link
US (1) US9947596B2 (ko)
JP (1) JP7015235B2 (ko)
KR (1) KR102380099B1 (ko)
TW (1) TWI688763B (ko)
WO (1) WO2017024065A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10713534B2 (en) * 2017-09-01 2020-07-14 Kla-Tencor Corp. Training a learning based defect classifier
US11263737B2 (en) * 2019-01-10 2022-03-01 Lam Research Corporation Defect classification and source analysis for semiconductor equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526444A (ja) * 2003-06-06 2007-09-13 ケーエルエー−テンカー テクノロジィース コーポレイション パターン化ウェハまたは非パターン化ウェハおよびその他の検体の検査システム
JP2008515239A (ja) * 2004-09-30 2008-05-08 ケイエルエイ−テンコー・テクノロジーズ・コーポレーション 半導体製造のための柔軟でハイブリッドな欠陥分類
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
WO2014028513A1 (en) * 2012-08-14 2014-02-20 Kla-Tencor Corporation Automated inspection scenario generation
WO2015066602A1 (en) * 2013-11-03 2015-05-07 Kla-Tencor Corporation Decision tree construction for automatic classification of defects on semiconductor wafers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200823B1 (en) 1999-02-09 2001-03-13 Advanced Micro Devices, Inc. Method for isolation of optical defect images
JP3749107B2 (ja) 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP2001210689A (ja) * 2000-01-25 2001-08-03 Jeol Ltd 電子ビーム検査方法および装置
KR100503530B1 (ko) * 2003-01-02 2005-07-22 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
JP2005032760A (ja) * 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
JP4136883B2 (ja) * 2003-10-03 2008-08-20 株式会社日立ハイテクノロジーズ 欠陥観察方法
WO2008053524A1 (fr) * 2006-10-31 2008-05-08 Topcon Corporation Appareil d'inspection de semi-conducteur et procédé d'inspection de semi-conducteur
JP5156452B2 (ja) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
US8489945B2 (en) 2010-10-12 2013-07-16 Globalfoundries Singapore PTE, LTD. Method and system for introducing physical damage into an integrated circuit device for verifying testing program and its results
US8716662B1 (en) * 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US8948494B2 (en) 2012-11-12 2015-02-03 Kla-Tencor Corp. Unbiased wafer defect samples
US9053527B2 (en) * 2013-01-02 2015-06-09 Kla-Tencor Corp. Detecting defects on a wafer
KR102226781B1 (ko) * 2013-03-11 2021-03-10 케이엘에이 코포레이션 표면 강화 전계를 이용한 결함 검출
US9619876B2 (en) 2013-03-12 2017-04-11 Kla-Tencor Corp. Detecting defects on wafers based on 2D scatter plots of values determined for output generated using different optics modes
US9865512B2 (en) * 2013-04-08 2018-01-09 Kla-Tencor Corp. Dynamic design attributes for wafer inspection
US10436720B2 (en) 2015-09-18 2019-10-08 KLA-Tenfor Corp. Adaptive automatic defect classification

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526444A (ja) * 2003-06-06 2007-09-13 ケーエルエー−テンカー テクノロジィース コーポレイション パターン化ウェハまたは非パターン化ウェハおよびその他の検体の検査システム
JP2008515239A (ja) * 2004-09-30 2008-05-08 ケイエルエイ−テンコー・テクノロジーズ・コーポレーション 半導体製造のための柔軟でハイブリッドな欠陥分類
JP2011501875A (ja) * 2007-09-20 2011-01-13 ケーエルエー−テンカー・コーポレーション ウエハ用永続的データの作成と、永続的データを検査関連機能に使用するためのシステムと方法
WO2014028513A1 (en) * 2012-08-14 2014-02-20 Kla-Tencor Corporation Automated inspection scenario generation
WO2015066602A1 (en) * 2013-11-03 2015-05-07 Kla-Tencor Corporation Decision tree construction for automatic classification of defects on semiconductor wafers

Also Published As

Publication number Publication date
WO2017024065A1 (en) 2017-02-09
TWI688763B (zh) 2020-03-21
JP7015235B2 (ja) 2022-02-02
JP2018536275A (ja) 2018-12-06
KR102380099B1 (ko) 2022-03-28
US20170040142A1 (en) 2017-02-09
US9947596B2 (en) 2018-04-17
TW201713937A (zh) 2017-04-16

Similar Documents

Publication Publication Date Title
KR102432428B1 (ko) 웨이퍼 이미지 데이터와 함께 설계 데이터를 사용하는 반도체 웨이퍼 검사기들의 결함 감도 개선
KR102324677B1 (ko) 결함 검출을 위한 동적 케어 영역
TWI751372B (zh) 用於缺陷偵測之系統及方法
WO2004097903A2 (en) Single tool defect classification solution
TWI731975B (zh) 用於缺陷偵測之系統及方法
KR101372995B1 (ko) 결함 검사방법
US9569834B2 (en) Automated image-based process monitoring and control
KR102380099B1 (ko) 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
TW201710999A (zh) 使用設計之預層缺陷現場審查
JP2007188968A (ja) ウエーハマップデータの解析方法および解析プログラム
CN107923856B (zh) 以范围为基础的实时扫描电子显微镜的非视觉分格器
JP2019527475A (ja) 感度改善およびニューサンス抑制のため、論理的およびホットスポット検査でｚレイヤコンテキストを使用するシステムおよび方法
KR102352698B1 (ko) 자동화된 이미지 기반 프로세스 모니터링 및 제어
IL256806A (en) A non-visual spacer for range-based real-time scanning electron microscopy
JP2018525811A (ja) 設計を利用する先行層欠陥箇所の点検

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant