JP5094769B2 - ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法 - Google Patents

Description

本発明は、ウエハの検査技術、ウエハ検査装置および半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の製造工程において、不具合の生じた半導体製造装置を特定する解析に適用して有効な技術に関するものである。

特開２００８−０６６７１１号公報（特許文献１）は、ウエハのパターン欠陥などを検出し、電子デバイスの製造歩留まりを予測するための歩留り予測システムを開示しており、その歩留り予測システムは、製造ラインの欠陥発生数を算出する欠陥密度算出手段を備え、品種特徴量からクリティカル面積を算出し、製造ラインの欠陥密度と、電子デバイスのクリティカル面積とを用いて製造歩留りの算出を行っている。

特開２００７−１６５９３０号公報（特許文献２）は、ウエハのパターン欠陥等を光学等により検査する外観検査装置を備え、欠陥解析過程において複数のプロセス工程別の正味欠陥密度を算出して表示し、プロセス工程別の歩留り影響度を表示する品質管理システムを開示している。

特開２００４−１６５３９５号公報（特許文献３）は、不具合が生じた製造装置を特定するための解析方法を開示している。すなわち、パターン付きウエハ検査装置においては、回路パターン部により検査感度が異なるため、予め検査感度がウエハの品種によらず一定している（同じパターンが連続している）メモリセル部をパターン付きウエハ検査装置にデータ入力し、その部分で検出された欠陥数とデータ入力されたメモリセル部の面積とから欠陥密度を求め、不具合が生じた製造装置や、その発生時間を特定するものである。

特開２００４−０６３７０８号公報（特許文献４）は、ウエハのパターンの欠陥の位置および個数等に関する情報を得て、製品の歩留り低下を回避するために薄膜デバイスを検査して所定の処理工程で処理したことにより着目領域内に発生した欠陥の数あるいは密度の時間的推移を監視する検査方法を開示している。

特開２００７−０１９３４６号公報（特許文献５）は、設計・製造の各部署の収集された情報から特性値を特定して、特性値を持つ歩留り要因情報を管理し、グリッド別セル面積比からチップのセル敷き詰め度と欠陥要因となるマクロの面積から欠陥密度を算出する歩留り予測システムを開示している。

特開２００８−０６６７１１号公報 特開２００７−１６５９３０号公報 特開２００４−１６５３９５号公報 特開２００４−０６３７０８号公報 特開２００７−０１９３４６号公報

本発明者らは、パターン付きウエハ検査装置を用いた半導体製造装置の発塵モニタリング方法について検討している。その中で、本発明者らは、以下の課題を見出した。

たとえば、予め半導体ウエハ（以下、単にウエハと記す）の品種によらず検査感度が一定している領域（たとえばメモリセル部）をパターン付きウエハ検査装置にデータ入力し、その部分で検出された欠陥数とデータ入力されたメモリセル部の面積とから欠陥密度を求め、不具合が生じた製造装置や、その発生時間を特定する技術がある。しかしながら、この技術では、前記ウエハの品種によらず検査感度が一定している領域、その面積、およびチップ内での場所を一定のルールに基づいて自動算出することが困難となっている。すなわち、パターン付きウエハ検査装置に対し、検査領域に関するデータを手動入力しなければならない煩雑さがあることが、円滑に自動算出することを妨げる原因の一つとなっている。また、ウエハに作り込まれる半導体チップ（以下、単にチップと記す）がＣＰＵ（Central Processing Unit）等のロジック製品である場合には、同じパターンが連続するメモリセル部の面積が小さくなるため、検査に用いるサンプルが少なくなる。そのため、統計的に信頼性の高い欠陥密度情報が得られなくなってしまうことになる。

本発明の目的は、パターン付きウエハ検査装置を用い、簡便に半導体製造装置の発塵モニタリングをできる技術を提供することにある。

また、本発明の他の目的は、パターン付きウエハ検査装置を用い、信頼性の高い欠陥密度情報を得られる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

（１）本発明によるウエハの検査方法は、
（ａ）表面に複数の第１の回路パターン群が形成された検査対象のウエハを用意する工程、
（ｂ）前記ウエハの表面に第１の波長の照射光を照射することで散乱する散乱光を集光し、前記複数の第１の回路パターン群のうちの１つを対象として撮像した第１の画像を取得する工程、
（ｃ）前記ウエハの表面に前記第１の波長の前記照射光を照射することで散乱する前記散乱光を集光し、前記（ｂ）工程で対象とした前記第１の回路パターン群以外の２つの前記第１の回路パターン群のそれぞれを対象として撮像した第２の画像および第３の画像を取得する工程、
（ｄ）前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する工程、
（ｅ）前記（ｂ）工程〜前記（ｄ）工程を前記複数の第１の回路パターン群の全てに対して実施する工程、
（ｆ）前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析する工程、
を含み、
前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
前記（ｄ）工程は、
（ｄ１）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｄ２）工程へ進む工程、
（ｄ２）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
（ｄ３）前記（ｄ１）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
（ｄ４）前記（ｄ３）工程後、前記（ｄ１）で求めた前記面積の積算値と、前記（ｄ２）工程で求めた前記欠陥の積算数とから、前記欠陥密度を算出する工程、
を含むものである。

（２）本発明によるウエハ検査装置は、
表面に複数の第１の回路パターン群が形成された検査対象のウエハを載置するステージと、
前記ウエハの表面に第１の波長の照射光を照射する光源と、
前記照射光の前記ウエハの前記表面への照射により散乱する散乱光を集光する集光手段と、
前記集光手段が集光した前記散乱光から前記複数の第１の回路パターン群のうちの１つを対象とした第１の画像と、前記集光手段が集光した前記散乱光から前記複数の第１の回路パターン群のうちの他の２つそれぞれを対象とした第２の画像および第３の画像とを形成する画像形成手段と、
前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する演算手段と、を有し、
前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
前記演算手段は、
（ａ）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｂ）工程へ進む工程、
（ｂ）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
（ｃ）前記（ａ）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
（ｄ）前記（ｃ）工程後、前記（ａ）で求めた前記面積の積算値と、前記（ｂ）工程で求めた前記欠陥の積算数とから、前記欠陥密度を算出する工程、
を含む工程から前記欠陥密度を算出し、
前記第１の画像中の前記第１の回路パターン群における前記欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から前記欠陥密度を算出する処理は、前記複数の第１の回路パターン群の全てに対して実施し、
前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析するものである。

（３）本発明による半導体集積回路装置の製造方法は、
（ａ）表面に複数の第１の回路パターン群が形成された検査対象のウエハを用意する工程、
（ｂ）前記ウエハの表面に第１の波長の照射光を照射することで散乱する散乱光を集光し、前記複数の第１の回路パターン群のうちの１つを対象として撮像した第１の画像を取得する工程、
（ｃ）前記ウエハの表面に前記第１の波長の前記照射光を照射することで散乱する前記散乱光を集光し、前記（ｂ）工程で対象とした前記第１の回路パターン群以外の２つの前記第１の回路パターン群のそれぞれを対象として撮像した第２の画像および第３の画像を取得する工程、
（ｄ）前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する工程、
（ｅ）前記（ｂ）工程〜前記（ｄ）工程を前記複数の第１の回路パターン群の全てに対して実施する工程、
（ｆ）前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析する工程、
を含み、
前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
前記（ｄ）工程は、
（ｄ１）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｄ２）工程へ進む工程、
（ｄ２）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
（ｄ３）前記（ｄ１）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
（ｄ４）前記（ｄ３）工程後、前記（ｄ１）で求めた前記面積の積算値と、前記（ｄ２）工程で求めた前記欠陥の積算数とから、前記欠陥密度を算出する工程、
を含むものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

パターン付きウエハ検査装置を用い、簡便に半導体製造装置の発塵モニタリングをすることができる。

パターン付きウエハ検査装置を用い、信頼性の高いウエハの欠陥密度情報を得ることができる。

本発明の一実施の形態であるパターン付きウエハ検査装置の構成を説明する説明図である。 本発明の一実施の形態であるパターン付きウエハ検査装置によって検査が行われるウエハの平面図である。 図２に示したウエハに形成されたチップの平面図である。 本発明の一実施の形態であるパターン付きウエハ検査装置による検査方式であるダイ比較方式を示す説明図である。 本発明の一実施の形態であるパターン付きウエハ検査装置による検査工程を説明するフローチャートである。 図５に示したフローチャートのうち、工程Ｓ４をさらに詳細に説明するフローチャートである。 本発明の一実施の形態であるパターン付きウエハ検査装置の操作画面を示す説明図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Ａからなる」、「Ａよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする２元、３元等の合金（たとえばＳｉＧｅ）等を含むものとする。

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

本実施の形態のウエハ検査装置は、半導体集積回路等のパターンが形成されたウエハの外観検査を行うものである。このような本実施の形態のウエハ検査装置、および本実施のウエハ検査装置を用いたウエハの外観検査方法について、以下に説明する。

図１は、本実施の形態のパターン付きウエハ検査装置の構成を説明する説明図である。この図１に示すように、本実施の形態のパターン付きウエハ検査装置は、ステージ１、光源２、反射鏡３、集光レンズ４、光電変換器５、Ａ／Ｄ変換部６、判定部（画像形成手段）７、ステージコントローラ８および全体制御部（演算手段）９等から形成されている。また、光源２および反射鏡３から照明光学系１０が形成され、集光レンズ４および光電変換器５から検出光学系（集光手段）１１が形成されている。図１において、符号を付記していない実線もしくは実線矢印で示してあるものはケーブル等による機器間の接続状況を示し、破線矢印で示したものは機器間の信号伝達状況を示したものである。

ステージ１上には被検査物であるウエハ１２が載せられ、水平方向（ＸＹ方向）で走行制御されている。また、水平方向と垂直になる垂直方向（Ｚ方向）では、検出光学系１１によるウエハ１２の画像取得の際の焦点合わせのための微調整が行われ、さらにステージ１のウエハ載置面の傾き（θ方向）でも、検出光学系１１によるウエハ１２の画像取得の際の焦点合わせのための微調整が行われる。このようなステージ１の走行（走査）を含む動作の制御は、ステージコントローラ８によって行われる。検出光学系１１がウエハ１２の表面の選択された所定領域の画像を取得できるように、ステージ１から検出光学系１１へは、ＸＹ方向およびＺ方向でステージ１と検出光学系１１とが同期できるよう信号が送られている。

光源２は、たとえば波長４８８ｎｍのＡｒレーザーからなる照射光１３を照射し、反射鏡３は、照射光１３を所定の角度で反射して反射光１４としてウエハ１２へ照射する。反射光１４は、ウエハ１２へ所定の角度で入射し、ウエハ１２の表面で反射して散乱光１５となる。照射光１３としては、その波長（第１の波長）がウエハ１２の表面に形成されたパターンの加工寸法より大きくなるものを選択する。

反射光１４がウエハ１２の表面で反射して生じる散乱光１５は、集光レンズ４によって集光され、光電変換器５へ入射する。この時、集光レンズ４が集光するのは、前述のウエハ１２の表面の選択された所定領域からの散乱光１５である。光電変換器５は、光電子増倍管（ＰＭＴ；photomultiplier）、ＣＣＤ（Charge Coupled Device）カメラ、ＣＣＤセンサもしくはＴＤＩ（Time Delayed Integration）センサ等から形成されており、入射した散乱光１５の輝度に対応するアナログ輝度信号をＡ／Ｄ変換部６へ出力する。Ａ／Ｄ変換部６は、入力されたアナログ輝度信号をデジタル値（デジタル画像データ）へ変換して判定部７へ出力する。判定部７は、Ａ／Ｄ変換部６より送信されたデジタル値を基に、前述のウエハ１２の表面の選択された所定領域における欠陥の有無を判定し、全体制御部９へ結果を送信する。この時、判定部７へは、ステージ１からステージ１のＸＹ座標信号、すなわち前述のウエハ１２の表面の選択された所定領域のＸＹ座標が送信されるので（実際には全体制御部９を経由して送信される）、ステージ１の走行に同期してその所定領域のＸＹ座標に対応した欠陥の有無の判定結果が得られることになる。ＸＹ座標と対応する判定結果とは、判定部７から全体制御部９へ出力され、たとえばウエハマップといった形式で記録される。

判定部７は、たとえばステージ１の走行に同期してスキャンする光電変換器５のスキャンクロックに同期したパイプライン処理を行える専用のデジタル信号回路およびメモリなどを含んでいる。判定部７として、上記のように同期処理を行わないものを用いてもよい。たとえば、一旦Ａ／Ｄ変換部６の出力をメモリに記録し、非同期で処理するものである。

本実施の形態のパターン付きウエハ検査装置は、半導体集積回路等のパターンが形成されたウエハ１２の表面において検査感度が一定している領域、たとえば同じ回路パターンが連続するメモリセル部（第１の回路パターン群）をデータ入力し、その部分で検出された欠陥数とデータ入力されたメモリセル部の面積とから欠陥密度を求めるものである。ここで、図２は、複数のチップ１６が区画されたウエハ１２の平面図であり、図３は、１つのチップ１６構造を示す平面図である。チップ１６は、１つのチップにメモリ回路（メモリセル部２０）およびロジック回路等の複数の回路機能が搭載された、いわゆるＳｏＣ（System on Chip）である。このようなチップ１６において、検査対象の領域となるのはメモリセルが形成されたパターン部１７である。

次に、判定部７によりウエハ１２の表面における検査感度が一定している領域を算出する工程について説明する。

本実施の形態では、判定部７による欠陥の判定方法として、表面にパターンが形成されたウエハ１２において、１つのダイ（チップ１６）を両隣のダイと比較することによって、欠陥を判定するダイ比較方式を例示する。このダイ比較方式の例を図４に示す。

判定部７は、Ａ／Ｄ変換部６からの出力をメモリに二次元の画像データとして記憶し、その二次元の画像データ中にて、たとえば検査対象のチップ１６Ａ、左隣のチップ１６Ｂ、右隣のチップ１６Ｃのように、各ダイから同じ場所の画像データ（検査対象のチップ１６Ａからの第１の画像、左隣のチップ１６Ｂからの第２の画像、および右隣のチップ１６Ｃからの第３の画像）を取り出す。

本実施の形態では、図１に示したように、ウエハ１２の表面に対して斜方から反射光１４が入射するように、照明光学系１０を形成する光源２および反射鏡３を配置して照射光１３を照射する。このような状況下においては、検出光学系１１がステージ１上に載置されたウエハ１２の上方に設置されると、判定部７が得る二次元の画像データは暗視野画像となる。本実施の形態において、暗視野とは、入射光に対して散乱光の生じる反射を言う。一方、明視野とは、入射光に対して散乱光の生じない反射を言うものである。このような状況下における前記二次元の画像データは、反射光１４の波長より大きいパターン部１７、および欠陥部１８Ａ、１８Ｂが明るく表示され、それ以外のパターン無し部（第１の回路パターン群）１９および照明光学系１０から照射されてウエハ１２の表面に入射する光（反射光１４）の波長よりもパターンが微細であるメモリセル部（第１の回路パターン群）２０が暗く表示される。たとえば、半導体集積回路の製造工程におけるメモリセル部２０のパターンピッチが約１８０ｎｍ以下となっているとする。すると、前述のように、光源２からは波長４８８ｎｍのＡｒレーザーが照射されていることから、パターンピッチが約１８０ｎｍ以下となっているメモリセル部２０は、反射光１４の波長よりパターンが小さくなることから、暗く表示されるのである。また、図４において、パターン部１７とは、メモリセル部２０以外のパターンがある部分を指し、このパターン部１７には、たとえばメモリのビットを選択するＩ／Ｏ回路などが含まれる。パターン部２４は照射される光の波長よりも大きなサイズのパターンであり、検出光学系５で明るく検出されるのである。

上記のダイ比較方式では、検査対象のチップ１６Ａと比較するチップとして、左隣のチップ１６Ｂおよび右隣のチップ１６Ｃを例示したが、検査対象のチップ１６Ａと隣接せず離間した場所にあるチップを比較対象としてもよい。

上記のダイ比較方式においては、検査対象のチップ１６Ａと左隣のチップ１６Ｂとの差画像２１Ａと、検査対象のチップ１６Ａと右隣のチップ１６Ｃとの差画像２１Ｂとを算出する。差画像２１Ａおよび差画像２１Ｂの両方に、事前に決定したしきい値以上の明るさのピクセル（ポイント）があれば、検査対象のチップ１６Ａのその部分に欠陥があると判定する。

ここで、差画像２１Ａおよび差画像２１Ｂにおいて、背景の暗いパターン無し部１９に存在する欠陥部１８Ａから得られる差部分２２Ａ、２２Ｃの明るさは大きいが、背景の明るいパターン部１７にある、欠陥部１８Ｂから得られる差部分２２Ｂ、２２Ｄの明るさは小さい場合について説明する。この場合、同じ欠陥でも設定したしきい値によっては、欠陥部１８Ａは検出できるが、欠陥部１８Ｂは検出できないということが起こり得る。

そこで、本実施の形態では、以下の方法により感度が一定の領域である背景部の暗い部分（パターン無し部１９およびメモリセル部２０）の面積を算出し、その部分での欠陥検出数をカウントし、欠陥密度を算出する。

すなわち、図４における検査対象のチップ１６Ａ、左隣のチップ１６Ｂ、および右隣のチップ１６Ｃのうち、２つ以上のチップで、そのエリアが本実施の形態のウエハ検査装置の出荷時に設定された所定の明るさ（輝度）よりも暗ければ、そのエリアは感度が一定の領域である背景部の暗い部分であると判定する。ここで、ウエハ検査装置の出荷時に設定された所定の明るさとは、光電変換器（輝度測定手段）５が出力するアナログ輝度信号にノイズが出現し始める直前の低いレベルの明るさである。この所定の明るさは、ウエハ検査装置の出荷前に何回かサンプリングを行うことによってノイズか否かを判断することによって設定される。このように、たまたまあるチップ１６の感度が一定の領域に欠陥があったとしても、それが１チップだけであれば、「感度が一定の領域ではない」と誤判定されてしまうことを防ぐことができる。それにより、検査の感度が一定の領域の面積を算出することが可能となる。この感度が一定の領域の面積をＡとし、この感度が一定の領域で検出された欠陥数をＢとすれば、この感度が一定の領域における欠陥密度は、Ｂ÷Ａとして算出することができる。すなわち、検査の感度が一定の領域における欠陥密度を自動的に算出することが可能となる。

また、前述のように、検査の感度が一定の領域は、メモリセル部２０のみでなく、パターン無し部１９も含まれる。それにより、検査エリアをメモリセル部２０のみとした従来の技術より検査エリアを大きくすることができる。その結果、統計的に信頼性の高い欠陥密度情報を得ることが可能となる。

以下、本実施の形態のウエハ検査装置によるウエハ１２の外観検査工程を図５に示すフローチャートを用いて説明する。また、図６は、図５に示す工程Ｓ１〜Ｓ６のうち、工程Ｓ４、Ｓ５（詳細は後述）に相当し、判定部７（図１参照）が行う、ダイ比較方式による検査の感度が一定の領域における欠陥密度を自動算出するまでの検査工程の詳細を説明するフローチャートである。また、図７は、本実施の形態のウエハ検査装置の操作画面を示す説明図である。なお、繰り返すが、上記ダイ比較方式において左隣のチップ１６Ｂおよび右隣のチップ１６Ｃは、検査対象のチップ１６Ａに隣接するチップではなくて、たとえば数チップ分離間しているチップであってもよい。また、本実施の形態では、照明光学系１０からの照明方向がウエハ１２の表面に対して斜方となり、検出光学系１１がウエハ１２の表面に対して上方に配置された構成であるが、これらの方向は、照明光学系１０からの照明方向と検出光学系１１の受光方向とが正反射の関係でなければ（検出光学系１１が散乱光を受光する方向となれば）、任意の方向でもよい。

まず、検査設定画面２３（図７参照）において、製造装置名２４および検査面積出力モード２５を入力し、設定する（工程Ｓ１）。図７に示す例では、製造装置名２４として「Ａ」、検査面積出力モード２５として「安定領域モード」を選択している。製造装置名２４を入力することにより、半導体集積回路装置の製造工程（ウエハプロセス）におけるどの工程の完了後かが判別できるようになり、さらに入力した製造装置によるウエハ処理が行われた日時が判別できるようになる。すなわち、本実施の形態のウエハ１２の検査は、半導体集積回路装置の製造工程（ウエハプロセス）におけるどの工程後に行ってもよいものである。また、検査面積出力モード２５として「安定領域モード」を設定するということは、これにより検査の感度が一定の領域における欠陥密度を自動的に算出するモードで検査を行うということを意味する。このような設定作業の完了後、検査スタートボタン２６を押し（工程Ｓ２）、ウエハ１２の表面の検査スキャンを開始する（工程Ｓ３）。

ウエハ１２の表面の検査スキャンが開始されると、図４を用いて前述した判定部７（図１参照）による、ダイ比較方式による検査の感度が一定の領域における欠陥密度の自動算出が行われる（工程Ｓ４）。この工程Ｓ４を図６を用いてさらに詳しく説明する。

上記工程Ｓ４では、まず、ウエハ１２において、検査対象となるチップ１６Ａを決定し、検査対象となるチップ１６Ａ、左隣のチップ１６Ｂおよび右隣のチップ１６Ｃのそれぞれの二次元の画像データを取得する（工程Ｓ４１）。これら二次元の画像データは、電子データであることから複数のピクセル（第１のポイント、第２のポイント、第３のポイント）から形成されている。

次いで、取得した検査対象となるチップ１６Ａ、左隣のチップ１６Ｂおよび右隣のチップ１６Ｃのそれぞれの二次元の画像データにおいて、同じ位置の１つのピクセル（ポイント）に着目し（工程Ｓ４２）、その着目したピクセルが、２つ以上の二次元の画像データ（２つ以上のチップ）で暗く表示されているか否か（所定の輝度（第１の輝度）以下であるか否か）を判定する。暗く表示されている場合には、検査の感度が一定の領域の面積の積算値Ｓにピクセル１つ当たりが対応するチップ表面の面積ＳＰを加える（工程Ｓ４３）。この工程Ｓ４３の演算処理は、たとえば全体制御部９によって行われる。なお、検査の感度が一定の領域の面積の積算値Ｓの初期値は０であり、ピクセル１つ当たりが対応するチップ表面の面積ＳＰは、予め取得されているものとする。また、着目したピクセルが、２つ以上の二次元の画像データ（２つ以上のチップ）で暗く表示されていない場合には、他のピクセルに着目して再び工程Ｓ４２を行う。

次いで、上記着目したピクセルが、２つ以上の二次元の画像データ（２つ以上のチップ）で暗く表示されている場合には、前述の検査対象のチップ１６Ａと左隣のチップ１６Ｂとの差画像２１Ａと、検査対象のチップ１６と右隣のチップ１６Ｃとの差画像２１Ｂとを比較する。すなわち、差画像２１Ａ、２１Ｂの両方において、上記着目したピクセルが事前に決定したしきい値（第２の輝度）以上の明るさとなっている場合には、欠陥部と判定してウエハ１２面内もしくは検査対象のチップ１６Ａ内におけるその着目したピクセルの座標を記録し、欠陥数積算値Ｎに１を加える（工程Ｓ４４）。この工程Ｓ４４の記録処理および演算処理は、たとえば全体制御部９によって行われる。なお、欠陥数積算値Ｎの初期値は０である。また、差画像２１Ａ、２１Ｂの両方において、上記着目したピクセルが事前に決定したしきい値以上の明るさとなっていない場合には、他のピクセルに着目して再び工程Ｓ４２からの処理を行う。

工程Ｓ４４に次いで、検査対象のチップ１６Ａの二次元の画像データにおいて、全てのピクセルで上記工程Ｓ４２〜Ｓ４４が実施されたか否かを判定する。全てのピクセルで上記工程Ｓ４２〜Ｓ４４が実施されていない場合には、他のピクセルに着目して再び工程Ｓ４２からの処理を行う。一方、全てのピクセルで上記工程Ｓ４２〜Ｓ４４が実施されている場合には、ウエハ１２内の全てのチップ１６について上記工程Ｓ４２〜Ｓ４４が実施されたか否かを判定する。ウエハ１２内の全てのチップ１６について上記工程Ｓ４２〜Ｓ４４が実施されていない場合には、他のチップ１６に着目して再び工程Ｓ４１からの処理を行う。ウエハ１２内の全てのチップ１６について上記工程Ｓ４２〜Ｓ４４が完了している場合には、欠陥数積算値Ｎを検査の感度が一定の領域の面積の積算値Ｓで除し、ウエハ１２における欠陥密度を算出し（工程Ｓ４５）、ウエハ１２の検査は完了する（工程Ｓ５）。この工程Ｓ４５の演算処理は、たとえば全体制御部９によって行われる。

上記工程Ｓ４で検出された欠陥については、ウエハマップとしてまとめてもよい。すなわち、欠陥部と判定されたピクセルの座標を基に、欠陥部と判定されたピクセルを記録してウエハマップを作成するものである。また、チップ１６毎に上記欠陥密度を算出し、チップ１６毎の欠陥密度が記録されたウエハマップとして作成してもよい。

ウエハ１２の検査スキャン終了後には、ウエハ検査装置の操作画面に検査結果画面２７が表示される。この検査結果画面２７では、各製造装置での欠陥密度トレンド２８が確認でき、問題（たとえば、発塵の大量発生、回路パターン形状の異常、およびウエハの割れや欠け等）の発生した製造装置（ウエハ処理装置）が確認でき、また問題の発生した日時が確認できる。この検査結果画面２７の表示内容を基に、問題の発生した製造装置を特定し、問題を発生させた原因を特定することができるようになるので、その問題の発生した製造装置の調整（メンテナンス）を容易にすることが可能となる。

また、検査結果画面２７における欠陥密度トレンド２８の任意の点を選択することにより、対応するウエハマップを表示するようにしてもよい。それにより、問題の発生した製造装置においては、問題が発生している部位を特定できるようになるので、さらに調整（メンテナンス）を容易にすることが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

たとえば、前記実施の形態においては、ウエハに照射する照射光として、波長がウエハの表面に形成されたパターンの加工寸法より大きくなるＡｒレーザーを用いる場合について説明したが、波長がウエハの表面に形成されたパターンの加工寸法より大きくなる照射光であればＡｒレーザー以外の照射光を用いてもよい。

また、前記実施の形態においては、欠陥の判定方法として、１つのダイ（チップ）を両隣のダイと比較することによって欠陥を判定するダイ比較方式について説明したが、同品種のウエハを３枚用い、それぞれのウエハにおける同位置のダイを比較することによって欠陥を判定する方式としてもよい。

また、１枚のウエハには異なる品種のチップが混在していてもよい。その場合、検査対象のダイ（チップ）と比較するのは、検査対象のダイと同品種の２つのダイとする。

本発明のウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法は、パターン付きウエハ検査装置を用いたウエハ検査に広く適用することができる。

１ ステージ
２ 光源
３ 反射鏡
４ 集光レンズ
５ 光電変換器（輝度測定手段）
６ Ａ／Ｄ変換部
７ 判定部（画像形成手段）
８ ステージコントローラ
９ 全体制御部（演算手段）
１０ 照明光学系
１１ 検出光学系（集光手段）
１２ ウエハ
１３ 照射光
１４ 反射光
１５ 散乱光
１６、１６Ａ、１６Ｂ、１６Ｃ チップ
１７ パターン部
１８Ａ、１８Ｂ 欠陥部
１９ パターン無し部（第１の回路パターン群）
２０ メモリセル部（第１の回路パターン群）
２１Ａ、２１Ｂ 差画像
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ 差部分
２３ 検査設定画面
２４ 製造装置名
２５ 検査面積出力モード
２６ 検査スタートボタン
２７ 検査結果画面
２８ 欠陥密度トレンド
Ｓ１〜Ｓ６、Ｓ４１〜Ｓ４５ 工程

Claims (22)

1. （ａ）表面に複数の第１の回路パターン群が形成された検査対象のウエハを用意する工程、
   （ｂ）前記ウエハの表面に第１の波長の照射光を照射することで散乱する散乱光を集光し、前記複数の第１の回路パターン群のうちの１つを対象として撮像した第１の画像を取得する工程、
   （ｃ）前記ウエハの表面に前記第１の波長の前記照射光を照射することで散乱する前記散乱光を集光し、前記（ｂ）工程で対象とした前記第１の回路パターン群以外の２つの前記第１の回路パターン群のそれぞれを対象として撮像した第２の画像および第３の画像を取得する工程、
   （ｄ）前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する工程、
   （ｅ）前記（ｂ）工程〜前記（ｄ）工程を前記複数の第１の回路パターン群の全てに対して実施する工程、
   （ｆ）前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析する工程、
   を含み、
   前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
   前記（ｄ）工程は、
   （ｄ１）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｄ２）工程へ進む工程、
   （ｄ２）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
   （ｄ３）前記（ｄ１）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
   （ｄ４）前記（ｄ３）工程後、前記（ｄ２）工程で求めた前記欠陥の積算数を前記（ｄ１）工程で求めた前記面積の積算値で除し、前記欠陥密度を算出する工程、
   を含み、
   前記欠陥は、前記ウエハの前記表面への異物の付着、または前記第１の回路パターン群を形成する回路パターンの形状の異常であり、
   前記第１の輝度は、前記第１のポイント、前記第２のポイントおよび前記第３のポイントのそれぞれの輝度を測定する輝度測定手段による測定結果にノイズが発生し始める低さの値であり、
   前記輝度測定手段においては、予め前記第１の回路パターン群の同位置における前記輝度を所定回測定することで前記ノイズが発生しているか否かを判定して、前記第１の輝度が決定されていることを特徴とするウエハの検査方法。
2. 請求項１記載のウエハの検査方法において、
   前記ウエハの表面には複数のチップ領域が区画され、
   前記（ｂ）工程および前記（ｃ）工程で撮像の対象とする３つの前記第１の回路パターン群は、それぞれ異なる前記チップ領域に形成されていることを特徴とするウエハの検査方法。
3. 請求項２記載のウエハの検査方法において、
   前記ウエハの表面における前記欠陥が検出された前記チップ領域の位置を記録し、ウエハマップを作成することを特徴とするウエハの検査方法。
4. 請求項２記載のウエハの検査方法において、
   前記ウエハの表面に区画された複数のチップ領域には、異なる品種が混在し、
   前記（ｂ）〜（ｆ）工程は、同種の前記チップ領域別に行うことを特徴とするウエハの検査方法。
5. 請求項２記載のウエハの検査方法において、
   前記（ａ）工程では、前記検査対象の前記ウエハを複数枚用意し、
   前記（ｂ）工程および前記（ｃ）工程で撮像の対象とする３つの前記第１の回路パターン群は、それぞれ異なる前記ウエハにおける同じ位置の前記チップ領域に形成されていることを特徴とするウエハの検査方法。
6. 請求項１記載のウエハの検査方法において、
   前記第１の回路パターン群は、同一の回路パターンが連続して配置されることで形成されていることを特徴とするウエハの検査方法。
7. 請求項６記載のウエハの検査方法において、
   前記照射光の前記第１の波長は、前記回路パターンの加工寸法より大きいことを特徴とするウエハの検査方法。
8. 請求項１記載のウエハの検査方法において、
   前記欠陥を発生させた前記原因の解析結果を基に、前記欠陥を発生させた前記原因となるウエハ処理装置を特定し、前記ウエハ処理装置の調整を行うことを特徴とするウエハの検査方法。
9. 表面に複数の第１の回路パターン群が形成された検査対象のウエハを載置するステージと、
   前記ウエハの表面に第１の波長の照射光を照射する光源と、
   前記照射光の前記ウエハの前記表面への照射により散乱する散乱光を集光する集光手段と、
   前記集光手段が集光した前記散乱光から前記複数の第１の回路パターン群のうちの１つを対象とした第１の画像と、前記集光手段が集光した前記散乱光から前記複数の第１の回路パターン群のうちの他の２つそれぞれを対象とした第２の画像および第３の画像とを形成する画像形成手段と、
   前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する演算手段と、を有し、
   前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
   前記演算手段は、
   （ａ）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｂ）工程へ進む工程、
   （ｂ）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
   （ｃ）前記（ａ）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
   （ｄ）前記（ｃ）工程後、前記（ｂ）工程で求めた前記欠陥の積算数を、前記（ａ）工程で求めた前記面積の積算値で除し、前記欠陥密度を算出する工程、
   を含む工程から前記欠陥密度を算出し、
   前記欠陥は、前記ウエハの前記表面への異物の付着、または前記第１の回路パターン群を形成する回路パターンの形状の異常であり、
   前記画像形成手段は、前記第１のポイント、前記第２のポイントおよび前記第３のポイントのそれぞれの輝度を測定し、
   前記第１の輝度は、前記画像形成手段による測定結果にノイズが発生し始める値であり、
   前記画像形成手段においては、予め前記第１の回路パターン群の同位置における前記輝度を所定回測定することで前記ノイズが発生しているか否かを判定して、前記第１の輝度が決定され、
   前記第１の画像中の前記第１の回路パターン群における前記欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から前記欠陥密度を算出する処理は、前記複数の第１の回路パターン群の全てに対して実施し、
   前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析することを特徴とするウエハ検査装置。
10. 請求項９記載のウエハ検査装置において、
    前記ウエハの表面には複数のチップ領域が区画され、
    前記第１の画像、前記第２の画像および前記第３の画像のそれぞれが対象とする前記第１の回路パターン群は、それぞれ異なる前記チップ領域に形成されていることを特徴とするウエハ検査装置。
11. 請求項１０記載のウエハ検査装置において、
    前記ウエハの表面における前記欠陥が検出された前記チップ領域の位置を記録し、ウエハマップを作成することを特徴とするウエハ検査装置。
12. 請求項１０記載のウエハ検査装置において、
    前記ウエハの表面に区画された複数のチップ領域には、異なる品種が混在し、
    前記欠陥密度の算出および前記欠陥を発生させた原因の解析は、同種の前記チップ領域別に行うことを特徴とするウエハ検査装置。
13. 請求項１０記載のウエハ検査装置において、
    前記第１の画像、前記第２の画像および前記第３の画像のそれぞれが対象とする前記第１の回路パターン群は、それぞれ異なる前記ウエハにおける同じ位置の前記チップ領域に形成されていることを特徴とするウエハ検査装置。
14. 請求項９記載のウエハ検査装置において、
    前記第１の回路パターン群は、同一の回路パターンが連続して配置されることで形成されていることを特徴とするウエハ検査装置。
15. 請求項１４記載のウエハ検査装置において、
    前記照射光の前記第１の波長は、前記回路パターンの加工寸法より大きいことを特徴とするウエハ検査装置。
16. （ａ）表面に複数の第１の回路パターン群が形成された検査対象のウエハを用意する工程、
    （ｂ）前記ウエハの表面に第１の波長の照射光を照射することで散乱する散乱光を集光し、前記複数の第１の回路パターン群のうちの１つを対象として撮像した第１の画像を取得する工程、
    （ｃ）前記ウエハの表面に前記第１の波長の前記照射光を照射することで散乱する前記散乱光を集光し、前記（ｂ）工程で対象とした前記第１の回路パターン群以外の２つの前記第１の回路パターン群のそれぞれを対象として撮像した第２の画像および第３の画像を取得する工程、
    （ｄ）前記第１の画像と前記第２の画像とを比較し、さらに前記第１の画像と前記第３の画像とを比較して、前記第１の画像中の前記第１の回路パターン群における欠陥の有無を判別し、前記第１の画像が表示する前記第１の回路パターン群の面積から欠陥密度を算出する工程、
    （ｅ）前記（ｂ）工程〜前記（ｄ）工程を前記複数の第１の回路パターン群の全てに対して実施する工程、
    （ｆ）前記ウエハの前記表面における前記欠陥密度の分布から、前記欠陥を発生させた原因を解析する工程、
    を含み、
    前記第１の画像、前記第２の画像および前記第３の画像は、それぞれ複数の第１のポイント、複数の第２のポイントおよび複数の第３のポイントかならなる電子データとして取得し、
    前記（ｄ）工程は、
    （ｄ１）それぞれ対応する位置の前記第１のポイント、前記第２のポイントおよび前記第３のポイントのうちの２つ以上において、所定の第１の輝度以下である場合に、前記第１のポイントの１つ分に相当する面積を積算し、（ｄ２）工程へ進む工程、
    （ｄ２）前記対応する位置の前記第１のポイントと前記第２のポイントとの第１の差画像と、前記対応する位置の前記第１のポイントと前記第３のポイントとの第２の差画像の両方が、予め設定したしきい値である第２の輝度以上である場合に、前記欠陥の数を積算する工程、
    （ｄ３）前記（ｄ１）工程を前記複数の第１のポイント、前記複数の第２のポイントおよび前記複数の第３のポイントのすべてにおいて実施する工程、
    （ｄ４）前記（ｄ３）工程後、前記（ｄ２）工程で求めた前記欠陥の積算数を前記（ｄ１）工程で求めた前記面積の積算値で除し、前記欠陥密度を算出する工程、
    を含み、
    前記欠陥は、前記ウエハの前記表面への異物の付着、または前記第１の回路パターン群を形成する回路パターンの形状の異常であり、
    前記第１の輝度は、前記第１のポイント、前記第２のポイントおよび前記第３のポイントのそれぞれの輝度を測定する輝度測定手段による測定結果にノイズが発生し始める値であり、
    前記輝度測定手段においては、予め前記第１の回路パターン群の同位置における前記輝度を所定回測定することで前記ノイズが発生しているか否かを判定して、前記第１の輝度が決定されていることを特徴とする半導体集積回路装置の製造方法。
17. 請求項１６記載の半導体集積回路装置の製造方法において、
    前記ウエハの表面には複数のチップ領域が区画され、
    前記（ｂ）工程および前記（ｃ）工程で撮像の対象とする３つの前記第１の回路パターン群は、それぞれ異なる前記チップ領域に形成されていることを特徴とする半導体集積回路装置の製造方法。
18. 請求項１７記載の半導体集積回路装置の製造方法において、
    前記ウエハの表面における前記欠陥が検出された前記チップ領域の位置を記録し、ウエハマップを作成することを特徴とする半導体集積回路装置の製造方法。
19. 請求項１７記載の半導体集積回路装置の製造方法において、
    前記ウエハの表面に区画された複数のチップ領域には、異なる品種が混在し、
    前記（ｂ）〜（ｆ）工程は、同種の前記チップ領域別に行うことを特徴とする半導体集積回路装置の製造方法。
20. 請求項１７記載の半導体集積回路装置の製造方法において、
    前記（ａ）工程では、前記検査対象の前記ウエハを複数枚用意し、
    前記（ｂ）工程および前記（ｃ）工程で撮像の対象とする３つの前記第１の回路パターン群は、それぞれ異なる前記ウエハにおける同じ位置の前記チップ領域に形成されていることを特徴とする半導体集積回路装置の製造方法。
21. 請求項１６記載の半導体集積回路装置の製造方法において、
    前記第１の回路パターン群は、同一の回路パターンが連続して配置されることで形成されていることを特徴とする半導体集積回路装置の製造方法。
22. 請求項２１記載の半導体集積回路装置の製造方法において、
    前記照射光の前記第１の波長は、前記回路パターンの加工寸法より大きいことを特徴とする半導体集積回路装置の製造方法。

Images