KR20180040186A - 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 - Google Patents

검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20180040186A
KR20180040186A KR1020160131501A KR20160131501A KR20180040186A KR 20180040186 A KR20180040186 A KR 20180040186A KR 1020160131501 A KR1020160131501 A KR 1020160131501A KR 20160131501 A KR20160131501 A KR 20160131501A KR 20180040186 A KR20180040186 A KR 20180040186A
Authority
KR
South Korea
Prior art keywords
pattern
optical inspection
obtaining
design image
target
Prior art date
Application number
KR1020160131501A
Other languages
English (en)
Inventor
손영훈
김일수
양유신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160131501A priority Critical patent/KR20180040186A/ko
Priority to US15/691,958 priority patent/US10460436B2/en
Publication of KR20180040186A publication Critical patent/KR20180040186A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8803—Visual inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

검사 방법은, 기준 패턴의 표면 프로파일을 측정하여 기준값(reference value)을 획득하는 것, 복수의 광학 검사 조건들을 이용하여, 상기 기준 패턴의 기준 이미지들을 각각 스캔하는 것, 상기 기준 이미지들로부터 각각 측정되는, 상기 기준 패턴의 추정값들(estimation values)을 획득하는 것, 상기 기준값과 상기 추정값들을 비교하여 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택하는 것, 상기 최적화된 광학 검사 조건을 이용하여 대상 패턴의 대상 이미지를 스캔하는 것, 및 상기 대상 패턴의 디자인 이미지와 상기 대상 이미지를 정량적으로 비교하여 오차값(error value)을 획득하는 것을 포함한다.

Description

검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법{INSPECTION METHOD, INSPECTION SYSTEM, AND METHOD OF FORMING SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 검사 방법, 검사 시스템, 및 이를 이용한 팬 아웃 패키지(FAN-OUT Package)의 제조 방법에 대한 것이다.
반도체 칩이 고집적화 됨에 따라 그의 크기는 점차 줄어들고 있다. 반면, 반도체 칩 상의 범프들 사이의 간격은 세계 반도체 표준 협회의 국제 표준에 의해 정해져 있다. 때문에 반도체 칩에 대한 범프들의 개수 조절이 쉽지 않다. 또한 반도체 칩이 작아짐에 따라 그의 핸들링이 어려우며 테스트도 어려워진다. 더불어 반도체 칩의 크기에 따라 실장되는 보드를 다원화해야 하는 문제점이 있다. 이를 해결하기 위해 팬 아웃 패키지가 제안되었다.
팬 아웃 패키지 공정은 반도체 칩이 실장된 기판 상에 절연층들 및 배선들을 형성하는 공정을 포함할 수 있다. 상기 배선들은 다양한 형상의 패턴들을 포함할 수 있고, 상기 다양한 형상의 패턴들 상에 발생될 수 있는 결함을 최소화하기 위해 높은 정확성을 갖는 검사 방법이 요구된다.
본 발명이 이루고자 하는 일 기술적 과제는 높은 정확성을 갖는 정량적 검사 방법 및 검사 시스템을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 결함의 발생을 최소화할 수 있는 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명에 따른 검사 방법은, 기준 패턴의 표면 프로파일을 측정하여 기준값(reference value)을 획득하는 것; 복수의 광학 검사 조건들을 이용하여, 상기 기준 패턴의 기준 이미지들을 각각 스캔하는 것; 상기 기준 이미지들로부터 각각 측정되는, 상기 기준 패턴의 추정값들(estimation values)을 획득하는 것; 상기 기준값과 상기 추정값들을 비교하여 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택하는 것; 상기 최적화된 광학 검사 조건을 이용하여 대상 패턴의 대상 이미지를 스캔하는 것; 및 상기 대상 패턴의 디자인 이미지와 상기 대상 이미지를 정량적으로 비교하여 오차값(error value)을 획득하는 것을 포함할 수 있다.
본 발명에 따른 검사 시스템은, 웨이퍼를 로드하기 위한 스테이지; 상기 웨이퍼 상에 형성된 기준 패턴의 표면 프로파일을 측정하는 프로필로미터; 복수의 광학 검사 조건들을 이용하여 상기 기준 패턴의 기준 이미지들을 각각 스캔하는 광학 검사 유닛; 및 상기 표면 프로파일로부터 상기 기준 패턴의 기준값을 획득하고, 상기 기준 이미지들로부터 상기 기준 패턴의 추정값들을 각각 획득하고, 상기 기준값과 상기 추정값들을 비교하여 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택하는 데이터 처리부를 포함할 수 있다.
본 발명에 따른 반도체 패키지의 제조방법은, 미리 선택된 디자인 이미지를 이용하여 형성된 복수의 패턴들을 포함하는 샘플 웨이퍼를 준비하는 것; 상기 복수의 패턴들에 대한 정량적 검사를 수행하는 것; 및 상기 정량적 검사 결과를 이용하여 선택된, 소정 공정의 공정 조건을 이용하여, 반도체 패키지 기판 상에 배선들을 형성하는 것을 포함할 수 있다. 상기 디자인 이미지는 상기 배선들 중, 불량이 발생될 가능성이 높은 취약 배선 패턴의 디자인 이미지일 수 있다. 상기 복수의 패턴들에 대한 정량적 검사를 수행하는 것은, 상기 복수의 패턴들로부터 선택된 기준 패턴의 표면 프로파일을 측정하여 기준값을 획득하는 것; 복수의 광학 검사 조건들을 이용하여, 상기 기준 패턴의 기준 이미지들을 각각 스캔하는 것; 상상기 기준 이미지들로부터 각각 측정되는, 상기 기준 패턴의 추정값들을 획득하는 것; 상기 기준값과 상기 추정값들을 비교하여 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택하는 것; 상기 최적화된 광학 검사 조건을 이용하여, 상기 복수의 패턴들로부터 선택된 대상 패턴의 대상 이미지를 스캔하는 것; 및 상기 디자인 이미지와 상기 대상 이미지를 수치적으로 비교하여 오차값(error value)을 획득하는 것을 포함할 수 있다.
본 발명에 따르면, 선택된 디자인 이미지를 이용하여 형성된 기준 패턴의 표면 프로파일을 측정하여, 상기 기준 패턴의 기준값을 획득할 수 있다. 더하여, 복수의 광학 검사 조건들을 이용하여 상기 기준 패턴의 기준 이미지들을 측정할 수 있고, 상기 기준 이미지들의 각각으로부터 상기 기준 패턴의 추정값들을 획득할 수 있다. 상기 기준값과 상기 추정값들을 비교하여, 상기 복수의 광학 검사 조건들로부터 상기 디자인 이미지에 최적화된 광학 검사 조건이 선택될 수 있다. 상기 디자인 이미지를 이용하여 형성된 대상 패턴의 대상 이미지는 상기 최적화된 광학 검사 조건을 이용하여 스캔될 수 있다. 이에 따라, 상기 디자인 이미지와 상기 대상 이미지를 비교하여 수행되는 상기 대상 패턴의 정량적 검사는 높은 정확성을 가질 수 있다.
상기 대상 패턴의 상기 정량적 검사 결과를 이용하여, 상기 디자인 이미지에 대한 복수의 공정 파라미터들의 각각의 공정 마진이 획득될 수 있다. 추가적인 디자인 이미지가 선택되는 경우, 상기 추가적인 디자인 이미지에 대한 상기 복수의 공정 파라미터들의 각각의 공정 마진이 획득될 수 있다. 이에 따라, 복수의 공정 파라미터들 및 복수의 디자인 이미지들에 대하여 공정 마진의 다차원 분석이 가능할 수 있다. 상기 공정 마진의 다차원 분석 결과를 기초로, 반도체 패키지의 배선들을 형성하는 경우, 상기 배선들이 형성되는 동안 발생될 수 있는 결함을 최소화할 수 있다. 따라서, 결함의 발생을 최소화할 수 있는 반도체 패키지의 제조 방법이 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 검사 시스템을 나타내는 개략도이다.
도 2는 도 1의 광학 검사 유닛을 설명하기 위한 개념도이다.
도 3은 도 2의 광학 검사 유닛의 일부를 나타내는 분해 사시도이다.
도 4는 본 발명의 일부 실시예들에 따른 검사 방법을 설명하기 위한 순서도이다.
도 5 내지 도 11은 도 4의 검사 방법을 설명하기 위한 개념도들이다.
도 12는 본 발명의 일부 실시예들에 따른 검사 방법을 이용한 반도체 패키지의 제조방법을 설명하기 위한 순서도이다.
도 13은 본 발명의 일부 실시예들에 따른 검사 방법을 이용하여 제조된 반도체 패키지의 평면도이다.
도 14는 도 13의 A-A'에 대응하는 단면도이다
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 검사 시스템을 나타내는 개략도이다. 도 2는 도 1의 광학 검사 유닛을 설명하기 위한 개념도이고, 도 3은 도 2의 광학 검사 유닛의 일부를 나타내는 분해 사시도이다.
도 1을 참조하면, 검사 시스템(1000)은 웨이퍼(100)가 로드되는 스테이지(200), 상기 웨이퍼(100) 상에 형성된 패턴의 표면 프로파일을 측정하는 프로필로미터(profilometer, 300), 상기 웨이퍼 (100) 상에 형성된 상기 패턴의 광학 이미지를 스캔하는 광학 검사 유닛(400), 및 상기 프로필로미터(300) 및 상기 광학 검사 유닛(400)으로부터 획득되는 데이터를 저장 및 가공하는 컴퓨터(500)를 포함할 수 있다. 상기 프로필로미터(300)는 접촉식 또는 유사 접촉식 프로필로미터(contact or pseudo-contact profilometer)일 수 있다. 상기 프로필로미터(300)는 그 일단에 장착된 탐침(probe, 300a)을 포함할 수 있고, 상기 탐침(probe)은 상기 웨이퍼(100) 상에 형성된 상기 패턴의 표면에 물리적으로 접촉할 수 있다. 일 예로, 상기 프로필로미터는 상기 웨이퍼(100) 상에 형성된 상기 패턴의 표면에 물리적으로 접촉하여 상기 패턴의 상기 표면 프로파일을 측정하는 스타일러스 프로필로미터(stylus profilometer)일 수 있다.
도 1 내지 도 3을 참조하면, 상기 광학 검사 유닛(400)은 상기 웨이퍼(100) 상으로 조사되는 광(L)의 광량을 조절하기 위한 제1 필터 유닛(410), 상기 광학 검사 유닛(400)의 배율을 조절하기 위한 렌즈 유닛(420), 상기 광(L)이 상기 웨이퍼(100) 상으로 조사되는 각도의 범위을 조절하기 위한 조리개 유닛(430), 상기 광(L)을 편광시키기 위한 편광자 유닛(440), 및 상기 광(L)의 파장을 조절하기 위한 제2 필터 유닛(450)을 포함할 수 있다. 상기 제1 필터 유닛(410)은 복수의 제1 필터들(410a)을 포함할 수 있다. 상기 광(L)이 상기 복수의 제1 필터들(410a) 중 어느 하나를 통과하도록 제어됨에 따라, 상기 웨이퍼(100) 상으로 조사되는 상기 광(L)의 광량이 변경될 수 있다. 상기 렌즈 유닛(420)은 복수의 렌즈들(420a)을 포함할 수 있다. 상기 광(L)이 상기 복수의 렌즈들(420a) 중 어느 하나를 통과하도록 제어됨에 따라, 상기 광학 검사 유닛(400)의 배율이 변경될 수 있다. 상기 조리개 유닛(430)은 복수의 조리개들(430a)을 포함할 수 있다. 상기 광(L)이 상기 복수의 조리개들(430a) 중 어느 하나를 통과하도록 제어됨에 따라, 상기 광(L)이 상기 웨이퍼(100) 상으로 조사되는 각도의 범위가 변경될 수 있다. 상기 편광자 유닛(440)은 복수의 편광자들(440a)을 포함할 수 있다. 상기 광(L)이 상기 복수의 편광자들(440a) 중 어느 하나를 통과하도록 제어됨에 따라, 상기 광(L)의 편광 상태가 변경될 수 있다. 상기 제2 필터 유닛(450)은 복수의 제2 필터들(450a)을 포함할 수 있고, 상기 광(L)이 상기 복수의 제2 필터들(450a) 중 어느 하나를 통과하도록 제어됨에 따라, 상기 광(L)의 파장이 변경될 수 있다. 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)의 각각은 이들 각각의 중심축(460)을 회전축으로 하여 회전하는 터렛(turret) 구조를 가질 수 있다. 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)의 각각은, 상기 광(L)이 상기 복수의 제1 필터들(410a) 중 어느 하나, 상기 복수의 렌즈들(420a) 중 어느 하나, 상기 복수의 조리개들(430a) 중 어느 하나, 상기 복수의 편광자들(440a) 중 어느 하나, 및 상기 복수의 제2 필터들(450a) 중 어느 하나를 통과하도록 회전될 수 있다. 이에 따라, 상기 광(L)의 광량, 상기 광(L)이 상기 웨이퍼(100) 상으로 조사되는 각도의 범위, 상기 광(L)의 편광 상태, 상기 광(L)의 파장, 및 상기 광학 검사 유닛(400)의 배율이 변경될 수 있다. 즉, 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)의 각각이 회전됨에 따라, 상기 광학 검사 유닛(400)의 광학 검사 조건이 달라질 수 있다. 상기 광학 검사 유닛(400)은, 도시되지 않았지만, 상기 광학 검사 조건을 결정하는데 요구되는 추가적인 구성들을 더 포함할 수 있다.
도 1을 다시 참조하면, 상기 컴퓨터(500)는 다양한 데이터를 처리하는 데이터 처리부(data processor, 510), 및 다양한 데이터를 저장하는 라이브러리(library, 520)를 포함할 수 있다. 상기 라이브러리(520)는 하드디스크 및/또는 비휘발성 반도체 기억 소자(예컨대, 플래쉬 메모리 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)을 포함할 수 있다. 상기 데이터 처리부(510) 및 상기 라이브러리(520)의 구체적인 기능들에 대하여는 후술한다. 상기 컴퓨터(500)는 서로 다른 광학 검사 조건들을 이용하여 상기 웨이퍼(100) 상에 형성된 패턴의 이미지를 측정하기 위해, 상기 광학 검사 유닛(400) 내 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)의 각각을 제어하는 제어기(530)를 더 포함할 수 있다. 상기 제어기(530)는 상기 스테이지(200)를 제어하여 상기 웨이퍼(100)의 수평적 위치를 변경시킬 수 있다. 상기 컴퓨터(500)는, 도시되지 않았지만, 입출력부 및 인터페이스부를 포함할 수 있다. 상기 입출력부는 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 상기 프로필로미터(300) 및 상기 광학 검사 유닛(400)으로부터 전송된 데이터는 상기 인터페이스부를 통해 상기 컴퓨터(500)로 전달될 수 있다. 상기 인터페이스부는 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 상기 데이터 처리부(510), 상기 라이브러리(520), 상기 제어기(530), 상기 입출력부, 및 상기 인터페이스부는 데이터 버스(data bus)를 통하여 서로 결합될 수 있다.
이하에서, 상기 검사 시스템(1000)을 이용한 검사 방법을 설명한다.
도 4는 본 발명의 일부 실시예들에 따른 검사 방법을 설명하기 위한 순서도이다. 도 5 내지 도 11은 도 4의 검사 방법을 설명하기 위한 개념도들이다.
도 4 및 도 5를 참조하면, 디자인 이미지(110)가 선택될 수 있다(S100). 상기 디자인 이미지(110)는 상기 웨이퍼(100) 상에 형성되는 패턴의 평면적 형상을 정의하는 적절한 형식의 데이터(일 예로, GDS Ⅱ)를 포함할 수 있다. 상기 디자인 이미지(110)는, 상기 웨이퍼(100) 상에 형성되는 패턴들 중, 불량이 발생될 가능성이 높은 취약 패턴의 디자인 이미지일 수 있다. 일 예로, 상기 디자인 이미지(110)는, 도 5에 도시된 바와 같이, 꺽어진 코너를 갖는 패턴의 디자인 이미지일 수 있다.
도 4 및 도 6을 참조하면, 도 1의 상기 웨이퍼(100) 상에 패턴 그룹(G)이 제공될 수 있다(S200). 상기 패턴 그룹(G)은 상기 디자인 이미지(110)를 이용하여 형성되는 복수의 패턴들(120)을 포함할 수 있다. 상기 패턴 그룹(G)은 복수로 제공될 수 있고, 복수의 패턴 그룹들(G)은 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)을 포함할 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)의 각각은 상기 디자인 이미지(110)를 이용하여 형성되는 상기 복수의 패턴들(120)을 포함할 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 상기 디자인 이미지(110)를 이용하되, 서로 다른 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다.
일부 실시들에 따르면, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 하나의 웨이퍼(100) 상에 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 상기 웨이퍼(100) 상에 소정 공정이 수행되는 때, 상기 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 상기 제1 내지 제n 공정 조건들은 상기 소정 공정의 특정 파라미터에 대하여 서로 다른 조건들을 가질 수 있다. 일 예로, 상기 소정의 공정이 포토 리소그래피 공정인 경우, 상기 제1 내지 제n 공정 조건들은 노광 에너지에 대하여 서로 다른 조건들을 가질 수 있다. 이 경우, 상기 제1 패턴 그룹(G1) 내 상기 복수의 패턴들(120)은 상기 디자인 이미지(110)를 이용하되, 제1 노광 에너지 조건으로 상기 포토 리소그래피 공정을 수행하여 형성될 수 있다. 마찬가지로, 상기 제n 패턴 그룹(Gn) 내 상기 복수의 패턴들(120)은 상기 디자인 이미지(110)를 이용하되, 제n 노광 에너지 조건으로 상기 포토 리소그래피 공정을 수행하여 형성될 수 있다(여기서, n은 2이상의 정수).
다른 실시예들에 따르면, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 복수의 웨이퍼들(100) 상에 각각 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 상기 복수의 웨이퍼들(100)의 각각 상에 상기 소정의 공정이 수행되는 때, 상기 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 일 예로, 상기 소정의 공정이 식각 공정인 경우, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 식각 시간에 대하여 서로 다른 조건들을 가질 수 있다. 이 경우, 상기 제1 패턴 그룹(G1) 내 상기 복수의 패턴들(120)은 상기 디자인 이미지(110)를 이용하되, 제1 식각 시간으로 상기 식각 공정을 수행하여 형성될 수 있다. 마찬가지로, 상기 제n 패턴 그룹(Gn) 내 상기 복수의 패턴들(120)은 상기 디자인 이미지(110)를 이용하되, 제n 식각 시간으로 상기 식각 공정을 수행하여 형성될 수 있다(여기서, n은 2이상의 정수).
도 4, 도 6, 및 도 7을 참조하면, 상기 패턴 그룹(G) 내 기준 패턴(120R)의 기준값(reference value, Vr)이 획득될 수 있다(S300). 상기 기준 패턴(120R)은 상기 패턴 그룹(G) 내 상기 복수의 패턴들(120) 중 선택된 어느 하나일 수 있다. 상기 기준값(Vr)을 획득하는 것은, 도 1의 상기 검사 시스템(1000)의 상기 스테이지(200) 상에 상기 패턴 그룹(G)이 형성된 상기 웨이퍼(100)를 로드하는 것, 및 도 1의 상기 프로필로미터(300)를 이용하여 상기 패턴 그룹(G) 내 상기 기준 패턴(120R)의 표면 프로파일을 측정하는 것을 포함할 수 있다. 일 예로, 상기 프로필로미터(300)는 상기 기준 패턴(120R)의 표면에 물리적으로 접촉하여 상기 기준 패턴(120R)의 상기 표면 프로파일을 측정할 수 있다. 이 경우, 상기 기준값(Vr)은 상기 프로필로미터(300)를 이용하여 물리적으로 측정된, 상기 기준 패턴(120R)의 선폭(line width)일 수 있다. 도 1의 상기 데이터 처리부(510)는 상기 기준 패턴(120R)의 상기 표면 프로파일로부터 상기 기준값(Vr)을 획득할 수 있다.
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)로부터 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)이 각각 선택될 수 있다. 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 제1 내지 제n 기준값들(Vr1 내지 Vrn)이 각각 획득될 수 있다. 상기 제1 내지 제n 기준값들(Vr1 내지 Vrn)을 획득하는 것은, 상기 프로필로미터(300)를 이용하여 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)의 각각의 표면 프로파일을 측정하는 것을 포함할 수 있다. 상기 제1 내지 제n 기준값들(Vr1 내지 Vrn)은 상기 프로필로미터(300)를 이용하여 물리적으로 측정된, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)의 선폭들일 수 있다.
도 4, 도 6, 및 도 8을 참조하면, 복수의 광학 검사 조건들을 이용하여 상기 기준 패턴(120R)의 기준 이미지들(I)이 스캔될 수 있다(S400). 구체적으로, 도 1 내지 도 3을 다시 참조하면, 상기 프로필로미터(300)를 이용하여 상기 기준 패턴(120R)의 상기 기준값(Vr)이 측정된 후, 상기 제어기(530)에 의해 상기 스테이지(200)의 수평적 위치가 제어될 수 있다. 상기 제어기(530)는 상기 광학 검사 유닛(400)이 상기 기준 패턴(120R)의 상기 기준 이미지들(I)을 스캔할 수 있도록, 상기 스테이지(200)의 수평적 위치를 제어할 수 있다. 상기 제어기(530)는 상기 광학 검사 유닛(400) 내 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)을 독립적으로 제어할 수 있다. 이에 따라, 상기 광학 검사 유닛(400)의 광학 검사 조건들이 변경될 수 있다. 상기 광학 검사 유닛(400)은 상기 복수의 광학 검사 조건들을 이용하여 상기 기준 패턴(120R)의 상기 기준 이미지들(I)을 각각 스캔할 수 있다.
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)의 각각에 대하여, 상기 기준 이미지들(I)이 스캔될 수 있다. 구체적으로, 상기 광학 검사 유닛(400)은 상기 복수의 광학 검사 조건들을 이용하여 상기 제1 기준 패턴(120R1)의 제1 기준 이미지들(I1)을 각각 스캔할 수 있다. 마찬가지로, 상기 광학 검사 유닛(400)은 상기 복수의 광학 검사 조건들을 이용하여 상기 제n 기준 패턴(120Rn)의 제n 기준 이미지들(In)을 각각 스캔할 수 있다(여기서, n은 2이상의 정수).
도 4, 도 6, 및 도 7을 다시 참조하면, 상기 기준 패턴(120R)의 상기 기준 이미지들(I)로부터 각각 측정되는, 상기 기준 패턴(120R)의 추정값들(estimation values, Ve)이 획득될 수 있다(S500). 상기 추정값들(Ve)은 상기 기준 이미지들(I)로부터 각각 측정된, 상기 기준 패턴(120R)의 선폭들일 수 있다. 즉, 상기 추정값들(Ve)은 상기 복수의 광학 검사 조건들(일 예로, IC1, IC2, IC3)을 이용하여 각각 획득된, 상기 기준 패턴(120R)의 선폭들일 수 있다. 도 1의 상기 데이터 처리부(510)는 상기 기준 이미지들(I)로부터 상기 추정값들(Ve)을 각각 획득할 수 있다.
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)의 각각에 대하여 상기 추정값들(Ve)이 획득될 수 있다. 구체적으로, 상기 제1 기준 패턴(120R1)의 상기 제1 기준 이미지들(I1)로부터 상기 제1 추정값들(Ve1)이 각각 측정될 수 있다. 즉, 상기 제1 추정값들(Ve1)은 상기 복수의 광학 검사 조건들(일 예로, IC1, IC2, IC3)을 이용하여 각각 획득된, 상기 제1 기준 패턴(120R1)의 선폭들일 수 있다. 마찬가지로, 상기 제n 기준 패턴(120Rn)의 상기 제n 기준 이미지들(In)로부터 상기 제n 추정값들(Ven)이 각각 측정될 수 있다. 즉, 상기 제n 추정값들(Ven)은 상기 복수의 광학 검사 조건들(일 예로, IC1, IC2, IC3)을 이용하여 각각 획득된, 상기 제n 기준 패턴(120Rn)의 선폭들일 수 있다(여기서, n은 2이상의 정수).
도 4 및 도 7을 참조하면, 상기 기준값(Vr)과 상기 추정값들(Ve)을 비교하여, 상기 복수의 광학 검사 조건들로부터 최적화된 광학 검사 조건이 선택될 수 있다(S600). 도 1의 상기 데이터 처리부(510)는 상기 기준값(Vr)과 상기 추정값들(Ve)을 비교하여, 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택할 수 있다.
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 상기 제1 내지 제n 기준값들(Vr1 내지 Vrn)이 각각 획득될 수 있다. 더하여, 일 광학 검사 조건(일 예로, IC1)을 이용하여, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 상기 제1 내지 제n 추정값들(Ve1 내지 Ven)이 각각 획득될 수 있다. 상기 최적화된 광학 검사 조건을 선택하는 것은, 상기 복수의 광학 검사 조건들 중, 상기 제1 내지 상기 제n 추정값들(Ve1 내지 Ven)이 상기 제1 내지 상기 제n 기준값들(Vr1 내지 Vrn)에 대하여 상관관계를 갖는, 일 광학 검사 조건을 선택하는 것을 포함할 수 있다. 일 예로, 제1 광학 검사 조건(IC1)을 이용하여, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 상기 제1 내지 제n 추정값들(Ve1 내지 Ven)이 각각 획득될 수 있다. 제2 광학 검사 조건(IC2)을 이용하여, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 추가적인 제1 내지 제n 추정값들(Ve1 내지 Ven)이 각각 획득될 수 있다. 제3 광학 검사 조건(IC3)을 이용하여, 상기 제1 내지 제n 기준 패턴들(120R1, 120R2, 120R3, 120Rn)에 대하여 추가적인 제1 내지 제n 추정값들(Ve1 내지 Ven)이 각각 획득될 수 있다. 도 7에 도시된 바와 같이, 상기 제3 광학 검사 조건(IC3)을 이용하여 획득된 상기 제1 내지 제n 추정값들(Ve1 내지 Ven)이, 상기 제1 내지 상기 제n 기준값들(Vr1 내지 Vrn)에 대하여 상관관계를 가질 수 있다. 이 경우, 상기 제3 광학 검사 조건(IC3)이 상기 최적화된 광학 검사 조건으로 선택될 수 있다.
도 4, 도 6, 및 도 8을 다시 참조하면, 상기 최적화된 광학 검사 조건을 이용하여, 상기 패턴 그룹(G) 내 대상 패턴(120T)의 대상 이미지(T)가 스캔될 수 있다(S700). 상기 대상 패턴(120T)은 상기 패턴 그룹(G) 내 상기 복수의 패턴들(120) 중 선택된 적어도 하나일 수 있다. 도 1 내지 도 3을 다시 참조하면, 상기 데이터 처리부(510)에 의해 상기 복수의 광학 검사 조건들로부터 상기 최적화된 광학 검사 조건이 선택될 수 있고, 이 후, 상기 제어기(530)은 상기 광학 검사 유닛(400)이 상기 최적화된 광학 검사 조건을 가지도록, 상기 광학 검사 유닛(400) 내 상기 제1 필터 유닛(410), 상기 렌즈 유닛(420), 상기 조리개 유닛(430), 상기 편광자 유닛(440), 및 상기 제2 필터 유닛(450)을 제어할 수 있다. 상기 제어기(530)는 상기 광학 검사 유닛(400)이 상기 대상 패턴(120T)의 상기 대상 이미지(T)을 스캔할 수 있도록, 상기 스테이지(200)의 수평적 위치를 제어할 수 있다.
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)로부터 제1 내지 제n 대상 패턴들(120T1, 120T2, 120T3, 120Tn)이 각각 선택될 수 있다. 상기 광학 검사 유닛(400)은 상기 제1 내지 제n 대상 패턴들(120T1, 120T2, 120T3, 120Tn)에 대하여 제1 내지 제n 대상 이미지들(T1, T2, T3, Tn)을 각각 스캔할 수 있다.
도 4 및 도 9를 참조하면, 상기 디자인 이미지(110)와 상기 대상 이미지(T)를 비교하여 상기 대상 패턴(120T)의 정량적 검사가 수행될 수 있다(S800). 도 1 및 도 9를 참조하면, 상기 데이터 처리부(510)는 상기 광학 검사 유닛(400)으로부터 상기 대상 이미지(T)를 획득할 수 있고, 상기 라이브러리(520)로부터 상기 디자인 이미지(110)를 획득할 수 있다. 상기 데이터 처리부(510)는 상기 대상 이미지(T)와 상기 디자인 이미지(110)를 정량적으로 비교하여, 상기 대상 이미지(T)와 상기 디자인 이미지(110) 사이의 오차값(error value, Verr)을 획득할 수 있다. 일 예로, 상기 오차값(Verr)을 획득하는 것은, 상기 디자인 이미지(110)에 의해 정해진, 상기 대상 패턴(120T)의 요구되는 선폭(W1)과, 상기 대상 이미지(T)로부터 측정된, 상기 대상 패턴(120T)의 측정된 선폭(W2)을 수치적으로 비교하는 것을 포함할 수 있다. 이 경우, 상기 오차값(Verr)은 상기 요구되는 선폭(W1)과 상기 측정된 선폭(W2) 사이의 차이일 수 있다(즉, Verr= W1- W2).
상기 패턴 그룹(G)이 복수 개로 제공되는 경우, 상기 제1 내지 제n 대상 패턴들(120T1, 120T2, 120T3, 120Tn)에 대하여 제1 내지 제n 오차값들(Verr1 내지 Verr_n)이 각각 획득될 수 있다. 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 획득하는 것은, 상기 제1 내지 제n 대상 이미지들(T1, T2, T3, Tn)의 각각과 상기 디자인 이미지(110)를 정량적으로 비교하는 것을 포함할 수 있다. 일 예로, 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)의 각각은, 상기 제1 내지 제n 대상 이미지들(T1, T2, T3, Tn)의 각각으로부터 측정된 선폭(W2)과, 상기 디자인 이미지(110)에 의해 정해진 선폭(W1) 사이의 차이일 수 있다.
도 4, 및 도 6을 다시 참조하면, 상기 제1 내지 제n 대상 패턴들(120T1, 120T2, 120T3, 120Tn)로부터 각각 획득된 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 이용하여, 상기 디자인 이미지(110)에 대한 공정 마진이 획득될 수 있다(S900). 구체적으로, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 상기 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 상기 제1 내지 제n 공정 조건들은 상기 소정 공정(일 예로, 포토 리소그래피 공정)의 상기 특정 파라미터(일 예로, 노광 에너지)에 대하여 서로 다른 조건들을 가질 수 있다. 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 이용하여, 상기 디자인 이미지(110)에 대한 상기 특정 파라미터(일 예로, 노광 에너지)의 공정 마진이 획득될 수 있다. 여기서, 상기 공정 마진은, 상기 디자인 이미지(110)에 의해 정의되는 패턴들을 형성하기 위해 상기 소정 공정을 수행하는 때, 상기 특정 파라미터의 공정 조건의 허용범위일 수 있다. 상기 디자인 이미지(110)에 대한 상기 특정 파라미터의 공정 마진을 획득하는 것은, 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n) 중 허용범위 내의 오차값들을 선택하는 것, 및 상기 선택된 오차값들에 대응하는 공정 조건들(일 예로, 노광 에너지 조건들)의 범위를 획득하는 것을 포함할 수 있다.
도 4 및 도 10을 참조하면, 복수의 파라미터들(P1, P2, P3)의 각각에 대하여 도 4의 단계S200 내지 단계S900이 수행될 수 있다. 이에 따라, 상기 디자인 이미지(110)에 대한 상기 복수의 파라미터들(P1, P2, P3)의 공정 마진(110a)이 획득될 수 있다. 일 예로, 상기 디자인 이미지(110)가 선택된 후(도 4의 단계S100), 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)이 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 제1 파라미터(P1, 일 예로, 노광 에너지)에 대하여 서로 다른 조건들을 갖는, 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 이 경우, 도 4의 단계S800에서 획득되는 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 이용하여, 상기 디자인 이미지(110)에 대한 상기 제1 파라미터(P1)의 공정 마진(R1)이 획득될 수 있다. 이 후, 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)이 추가적으로 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 제2 파라미터(P2, 일 예로, 포커스)에 대하여 서로 다른 조건들을 갖는, 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 이 경우, 도 4의 단계S800에서 획득되는 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 이용하여, 상기 디자인 이미지(110)에 대한 상기 제2 파라미터(P2)의 공정 마진(R2)이 획득될 수 있다. 마찬가지로, 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)이 더 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 제3 파라미터(P3, 일 예로, 식각 시간)에 대하여 서로 다른 조건들을 갖는, 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다. 이 경우, 도 4의 단계S800에서 획득되는 상기 제1 내지 제n 오차값들(Verr1 내지 Verr_n)을 이용하여, 상기 디자인 이미지(110)에 대한 상기 제3 파라미터(P3)의 공정 마진(R3)이 획득될 수 있다.
도 4, 도 10, 및 도 11을 참조하면, 추가적인 디자인 이미지(110')가 선택될 수 있다(S100). 상기 추가적인 디자인 이미지(110')는 상기 웨이퍼(100) 상에 형성되는 패턴의 평면적 형상을 정의하는 적절한 형식의 데이터(일 예로, GDS Ⅱ)를 포함할 수 있다. 상기 추가적인 디자인 이미지(110')는, 상기 웨이퍼(100) 상에 형성되는 패턴들 중, 불량이 발생될 가능성이 높은 취약 패턴의 디자인 이미지일 수 있다. 일 예로, 상기 추가적인 디자인 이미지(110')는, 도 11에 도시된 바와 같이, 병목 형상을 갖는 패턴의 디자인 이미지일 수 있다. 상기 추가적인 디자인 이미지(110')에 대하여 도 4의 단계S200 내지 단계S900이 수행됨으로써, 상기 추가적인 디자인 이미지(110')에 대한 상기 특정 파라미터의 공정 마진이 획득될 수 있다. 상기 추가적인 디자인 이미지(110')가 선택된 후(도 4의 단계S100), 도 4 및 도 10을 참조하여 설명한 바와 같이, 상기 복수의 파라미터들(P1, P2, P3)의 각각에 대하여 도 4의 단계S200 내지 단계S900이 수행될 수 있다. 이에 따라, 상기 추가적인 디자인 이미지(110')에 대한 상기 복수의 파라미터들(P1, P2, P3)의 공정 마진(110'a)이 획득될 수 있다.
상기 복수의 파라미터들(P1, P2, P3)은, 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(Ma)을 가질 수 있다. 상기 제1 파라미터(P1)는 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(R4)를 가질 수 있다. 상기 제2 파라미터(P2)는 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(R5)를 가질 수 있다. 마찬가지로, 상기 제3 파라미터(P3)는 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(R6)를 가질 수 있다. 도 10은 3개의 파라미터들(P1, P2, P3)과 2개의 디자인 이미지들(110, 110')에 대한 공통 공정 마진(Ma)을 획득하는 방법을 개시하나, 본 발명의 개념은 이에 한정되지 않는다. 본 발명의 실시예들에 따르면, n개의 파라미터들 및 m개의 디자인 이미지들에 대한 공통 공정 마진의 분석이 가능할 수 있다(여기서, n, m은 정수).
상기 디자인 이미지들(110, 110')에 대한 상기 복수의 파라미터들(P1, P2, P3)의 상기 공통 공정 마진(Ma)을 기초로, 상기 디자인 이미지들(110, 110')에 의해 정의되는 패턴들을 포함하는 반도체 소자를 제조할 수 있다. 이 경우, 상기 패턴들을 형성하기 위해, 상기 복수의 파라미터들(P1, P2, P3)의 공정 조건들은 상기 공통 공정 마진(Ma) 내에서 결정될 수 있다. 이에 따라, 상기 패턴들이 형성되는 동안 발생될 수 있는 불량이 최소화될 수 있다.
도 12는 본 발명의 일부 실시예들에 따른 검사 방법을 이용한 반도체 패키지의 제조방법을 설명하기 위한 순서도이다. 도 13은 본 발명의 일부 실시예들에 따른 검사 방법을 이용하여 제조된 반도체 패키지의 평면도이고, 도 14는 도 13의 A-A'에 대응하는 단면도이다
도 1 및 도 12를 참조하면, 샘플 웨이퍼(100)가 제공될 수 있다(S10). 상기 샘플 웨이퍼(100)는 상기 디자인 이미지(110)를 이용하여 형성된, 상기 복수의 패턴들(120)을 포함할 수 있다. 구체적으로, 상기 샘플 웨이퍼(100) 상에, 도 6을 참조하여 설명한, 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)이 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은 하나의 샘플 웨이퍼(100) 상에 제공되거나, 복수의 샘플 웨이퍼들(100) 상에 각각 제공될 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)의 각각은, 상기 디자인 이미지(110)를 이용하여 형성된, 상기 복수의 패턴들(120)을 포함할 수 있다. 상기 제1 내지 제n 패턴 그룹들(G1, G2, G3, Gn)은, 상기 특정 파라미터에 대하여 서로 다른 조건들을 갖는, 상기 제1 내지 제n 공정 조건들을 이용하여 각각 형성될 수 있다.
도 1의 상기 스테이지(200) 상에 상기 샘플 웨이퍼(100)가 로드될 수 있다(S20). 상기 검사 시스템(1000)을 이용하여 도 4의 단계S300 내지 단계S800을 수행함으로써, 상기 샘플 웨이퍼(100) 상에 형성된 상기 복수의 패턴들(120)에 대한 정량적 검사가 수행될 수 있다(S30). 이 후, 상기 스테이지(200)로부터 상기 샘플 웨이퍼(100)가 언로드될 수 있다(S40).
도 1의 상기 데이터 처리부(510)를 구동하여 도 4의 단계900을 수행함으로써, 상기 디자인 이미지(110)에 대한 상기 특정 파라미터의 공정 마진이 획득될 수 있다(S50). 도 10을 참조하여 설명환 바와 같이, 상기 복수의 파라미터들(P1, P2, P3)의 각각에 대하여 도 4의 단계S200 내지 단계S900이 수행될 수 있다. 이에 따라, 상기 디자인 이미지(110)에 대한 상기 복수의 파라미터들(P1, P2, P3)의 각각의 공정 마진(110a)이 획득될 수 있다. 추가적인 디자인 이미지(110')가 선택되는 경우, 상기 추가적인 디자인 이미지(110')에 대하여 도 4의 단계S200 내지 단계S900이 수행될 수 있다. 이에 따라, 상기 추가적인 디자인 이미지(110')에 대한 상기 특정 파라미터의 공정 마진이 획득될 수 있다. 도 10을 참조하여 설명한 바와 같이, 상기 추가적인 디자인 이미지(110')가 선택된 후, 상기 복수의 파라미터들(P1, P2, P3)의 각각에 대하여 도 4의 단계S200 내지 단계S900이 수행될 수 있다. 이에 따라, 상기 추가적인 디자인 이미지(110')에 대한 상기 복수의 파라미터들(P1, P2, P3)의 각각의 공정 마진(110'a)이 획득될 수 있다. 상기 복수의 파라미터들(P1, P2, P3)의 각각은, 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(Ma)을 가질 수 있다.
도 12 내지 도 14를 참조하면, 상기 획득된 공정 마진 내 공정 조건을 이용하여, 반도체 패키지의 제조를 위한 공정이 수행될 수 있다(S60).
구체적으로, 먼저, 기판(600)이 제공될 수 있다. 상기 기판(600)은 반도체 칩들이 실장된 패키지 기판일 수 있다. 상기 기판(600)은 그 내부를 관통하는 복수의 캐비티들(cavities, 12)을 포함하는 지지 기판(10), 상기 캐비티들(12) 내에 각각 제공되는 반도체 칩들(14), 및 상기 지지 기판(10)의 일면 상에 제공되어 상기 반도체 칩들(14)을 덮는 몰드막(20)을 포함할 수 있다. 상기 몰드막(20)은 상기 캐비티들(12) 각각의 내부로 연장되어 상기 반도체 칩들(14)의 각각과 상기 지지 기판(10) 사이에 개재될 수 있다. 상기 기판(100)은 상기 지지 기판(10)과 이에 대응하는 배선들을 전기적으로 연결하기 위한 기판 패드들(18), 및 상기 반도체 칩들(14)의 각각과 이에 대응하는 배선들을 전기적으로 연결하기 위한 소자 패드들(16)를 포함할 수 있다. 상기 배선들에 대하여는 후술한다. 상기 기판(100)은 상기 지지 기판(10)과 상기 몰드막(20) 사이에 개재하는 추가적인 기판 패드들(18)을 더 포함할 수 있다.
상기 기판(100) 상에 제1 절연막(22)이 형성될 수 있다. 상기 제1 절연막(22)은 상기 지지 기판(10)의 타면 상에 형성되어 상기 기판 패드들(18) 및 상기 소자 패드들(16)을 덮을 수 있다. 상기 제1 절연막(22)은 상기 캐비티(12) 내부로 연장된 상기 몰드막(20)의 일부와 접할 수 있다. 상기 제1 절연막(22) 내에 상기 제1 절연막(22)의 적어도 일부를 관통하여 상기 기판 패드들(18) 및 상기 소자 패드들(16)에 연결되는 비아들(24)이 형성될 수 있다.
상기 제1 절연막(22) 상에 배선들(26)이 형성될 수 있다. 상기 디자인 이미지(110)는, 상기 배선들(26) 중, 불량이 발생될 가능성이 높은 취약 배선 패턴의 디자인 이미지일 수 있다. 상기 특정 파라미터는 상기 배선들(26)을 형성하기 위해 수행되는 소정 공정의 파라미터일 수 있고, 도 12의 단계50에서 상기 디자인 이미지(110)에 대한 상기 특정 파라미터의 공정 마진이 획득될 수 있다. 일 예로, 상기 특정 파라미터는 상기 배선들(26)을 형성하기 위해 수행되는 포토 리소그래피 공정의 노광 에너지일 수 있고, 상기 노광 에너지 조건들의 특정 범위가 상기 디자인 이미지(110)에 대한 공정 마진일 수 있다. 이 경우, 상기 배선들(26)을 형성하기 위한 상기 포토 리소그래피 공정은 상기 특정 범위 내에서 선택된, 노광 에너지 조건으로 수행될 수 있다. 도 10에 도시된 바와 같이, 상기 디자인 이미지(110)에 대하여 상기 복수의 파라미터들(P1, P2, P3)의 공정 마진(110a)이 획득되는 경우, 상기 배선들(26)을 형성하기 위해 수행되는 공정들은, 상기 복수의 파라미터들(P1, P2, P3)의 각각의 공정 마진(R1, R2, R3) 내에서 선택된, 공정 조건들로 수행될 수 있다. 이에 따라, 상기 배선들(26)이 형성되는 동안 발생될 수 있는 불량이 최소화될 수 있다.
상기 추가적인 디자인 이미지(110')가 선택되는 경우, 상기 추가적인 디자인 이미지(110')는 상기 배선들(26) 중, 불량이 발생될 가능성이 높은 추가적인 취약 배선 패턴의 디자인 이미지일 수 있다. 도 12의 단계50에서 상기 추가적인 디자인 이미지(110')에 대한 상기 특정 파라미터의 공정 마진이 획득될 수 있다. 도 10에 도시된 바와 같이, 상기 추가적인 디자인 이미지(110')에 대하여 상기 복수의 파라미터들(P1, P2, P3)의 공정 마진(110'a)이 획득되는 경우, 상기 복수의 파라미터들(P1, P2, P3)은, 상기 디자인 이미지들(110, 110')의 공정 마진들(110a, 110'a)이 서로 중첩하는 범위인, 공통 공정 마진(Ma)을 가질 수 있다. 이 경우, 상기 배선들(26)을 형성하기 위해 수행되는 공정들은, 상기 복수의 파라미터들(P1, P2, P3)의 각각의 공통 공정 마진(R4, R5, R6) 내에서 선택된, 공정 조건들로 수행될 수 있다. 이에 따라, 상기 배선들(26)이 형성되는 동안 발생될 수 있는 불량이 최소화될 수 있다.
상기 배선들(26) 상에 제2 절연막(28)이 형성될 수 있고, 상기 제2 절연막(28) 상에 추가적인 배선들(32)이 형성될 수 있다. 상기 추가적인 배선들(32)은 추가적인 비아들(30)을 통하여 상기 배선들(26)에 전기적으로 연결될 수 있다. 상기 추가적인 비아들(30)은 상기 제2 절연막(28)을 관통하여 상기 배선들(26)에 연결될 수 있다. 상기 추가적인 배선들(32)은 상기 배선들(26)과 실질적으로 동일한 검사 방법을 이용하여 형성될 수 있다.
상기 추가적인 배선들(32) 상에 제3 절연막(34)이 형성될 수 있다. 상기 제3 절연막(34)은 상기 추가적인 배선들(32)의 적어도 일부를 노출하는 개구부를 가질 수 있다. 상기 개구부 내에 범프(36)가 제공될 수 있다. 상기 범프(36)는 상기 추가적인 배선들(32)과 외부 단자 사이의 전기적 연결을 위해 제공될 수 있다. 이에 따라, 상기 반도체 칩들(14)이 그 내부에 실장된 팬 아웃 패키지(FAN-OUT Package)가 제조될 수 있다.
본 발명에 따르면, 선택된 디자인 이미지를 이용하여 형성된 기준 패턴의 표면 프로파일을 측정하여, 상기 기준 패턴의 기준값을 획득할 수 있다. 더하여, 복수의 광학 검사 조건들을 이용하여 상기 기준 패턴의 기준 이미지들을 측정할 수 있고, 상기 기준 이미지들의 각각으로부터 상기 기준 패턴의 추정값들을 획득할 수 있다. 상기 기준값과 상기 추정값들을 비교하여, 상기 복수의 광학 검사 조건들로부터 상기 디자인 이미지에 최적화된 광학 검사 조건이 선택될 수 있다. 상기 디자인 이미지를 이용하여 형성된 대상 패턴의 대상 이미지는 상기 최적화된 광학 검사 조건을 이용하여 스캔될 수 있다. 이에 따라, 상기 디자인 이미지와 상기 대상 이미지를 비교하여 수행되는 상기 대상 패턴의 정량적 검사는 높은 정확성을 가질 수 있다. 추가적인 디자인 이미지가 선택되는 경우, 상기 추가적인 디자인 이미지의 기준 패턴을 이용하여, 상기 추가적인 디자인 이미지에 최적화된 광학 검사 조건이 선택될 수 있다. 상기 추가적인 디자인 이미지를 이용하여 형성된 대상 패턴의 대상 이미지는 상기 최적화된 광학 검사 조건을 이용하여 스캔될 수 있고, 이에 따라, 상기 대상 패턴의 정량적 검사는 높은 정확성을 가질 수 있다. 따라서, 높은 정확성을 갖는 정량적 검사 방법 및 검사 시스템이 제공될 수 있다.
더하여, 상기 대상 패턴의 상기 정량적 검사 결과를 이용하여, 상기 디자인 이미지에 대한 복수의 공정 파라미터들의 각각의 공정 마진이 획득될 수 있다. 추가적인 디자인 이미지가 선택되는 경우, 상기 추가적인 디자인 이미지에 대한 상기 복수의 공정 파라미터들의 각각의 공정 마진이 획득될 수 있다. 이에 따라, 복수의 공정 파라미터들 및 복수의 디자인 이미지들에 대하여 공정 마진의 다차원 분석이 가능할 수 있다. 상기 공정 마진의 다차원 분석 결과를 기초로, 반도체 패키지의 배선들을 형성하는 경우, 상기 배선들이 형성되는 동안 발생될 수 있는 결함을 최소화할 수 있다. 따라서, 결함의 발생을 최소화할 수 있는 반도체 패키지의 제조 방법이 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 웨이퍼 200: 스테이지
300: 프로필러미터 400: 광학 검사 유닛
500: 컴퓨터 1000: 검사 시스템
110: 디자인 이미지 120: 복수의 패턴들
G: 패턴 그룹 120R: 기준 패턴
120T: 대상 패턴 Vr: 기준값
Ve: 추정값들 I: 기준 이미지들
T: 대상 이미지 Verr: 오차값

Claims (10)

  1. 기준 패턴의 표면 프로파일을 측정하여 기준값(reference value)을 획득하는 것;
    복수의 광학 검사 조건들을 이용하여, 상기 기준 패턴의 기준 이미지들을 각각 스캔하는 것;
    상기 기준 이미지들로부터 각각 측정되는, 상기 기준 패턴의 추정값들(estimation values)을 획득하는 것;
    상기 기준값과 상기 추정값들을 비교하여 상기 복수의 광학 검사 조건들 중 최적화된 광학 검사 조건을 선택하는 것;
    상기 최적화된 광학 검사 조건을 이용하여 대상 패턴의 대상 이미지를 스캔하는 것; 및
    상기 대상 패턴의 디자인 이미지와 상기 대상 이미지를 정량적으로 비교하여 오차값(error value)을 획득하는 것을 포함하는 검사 방법.
  2. 청구항 1에 있어서,
    상기 디자인 이미지는 상기 대상 패턴의 평면적 형상을 정의하고,
    상기 기준 패턴 및 상기 대상 패턴은 상기 디자인 이미지를 이용하여 웨이퍼 상에 형성되는 패턴들인 검사 방법.
  3. 청구항 1에 있어서,
    상기 기준값을 획득하는 것은, 접촉식 또는 유사 접촉식 프로필로미터(contact or pseudo-contact profilometer)를 이용하여 상기 기준 패턴의 상기 표면 프로파일을 측정하는 것을 포함하는 검사 방법.
  4. 청구항 3에 있어서,
    상기 기준값은 상기 프로필로미터를 이용하여 물리적으로 측정된, 상기 기준 패턴의 선폭이고,
    상기 추정값들은 상기 기준 이미지들로부터 각각 측정된, 상기 기준 패턴의 선폭들인 검사 방법.
  5. 청구항 1에 있어서,
    제1 내지 제n 공정 조건들을 이용하여 각각 형성된 제1 내지 제n 패턴 그룹들을 제공하는 것을 더 포함하되,
    상기 제1 내지 제n 패턴 그룹들의 각각은, 상기 디자인 이미지를 이용하여 웨이퍼 상에 형성되는 복수의 패턴들을 포함하고,
    상기 기준 패턴 및 상기 대상 패턴은 상기 제1 내지 제n 패턴 그룹들의 각각 내 상기 복수의 패턴들로부터 선택되는 검사 방법.
  6. 청구항 5에 있어서,
    상기 기준 패턴은 상기 제1 내지 제n 패턴 그룹들로부터 각각 선택되는 제1 내지 제n 기준 패턴들을 포함하고,
    상기 기준값을 획득하는 것은, 상기 제1 내지 상기 제n 기준 패턴들로부터 제1 내지 제n 기준값들을 각각 획득하는 것을 포함하고,
    상기 추정값들을 획득하는 것은, 일 광학 검사 조건을 이용하여, 상기 제1 내지 상기 제n 기준 패턴들로부터 제1 내지 제n 추정값들을 각각 획득하는 것을 포함하고,
    상기 최적화된 광학 검사 조건을 선택하는 것은, 상기 복수의 광학 검사 조건들 중, 상기 제1 내지 상기 제n 추정값들이 상기 제1 내지 상기 제n 기준값들에 대하여 상관관계를 갖는, 상기 일 광학 검사 조건을 선택하는 것을 포함하는 검사 방법.
  7. 청구항 5에 있어서,
    상기 대상 패턴은 상기 제1 내지 제n 패턴 그룹들로부터 각각 선택되는 제1 내지 제n 대상 패턴들을 포함하고,
    상기 대상 이미지를 스캔하는 것은, 상기 최적화된 광학 검사 조건을 이용하여 상기 제1 내지 제n 대상 패턴들의 제1 내지 제n 대상 이미지들을 각각 스캔하는 것을 포함하고,
    상기 오차값을 획득하는 것은, 상기 디자인 이미지와 상기 제1 내지 제n 대상 이미지들의 각각을 정량적으로 비교하여 제1 내지 제n 오차값들을 획득하는 것을 포함하는 검사 방법.
  8. 청구항 7에 있어서,
    상기 제1 내지 상기 제n 공정 조건들 중 허용범위 내에 있는 공정 조건들의 범위를 획득하는 것을 더 포함하되,
    상기 허용범위 내에 있는 공정 조건들의 범위를 획득하는 것은:
    상기 제1 내지 상기 제n 오차값들 중 허용범위 내에 있는 오차값들을 선택하는 것; 및
    상기 선택된 오차값들에 대응하는 공정 조건들의 범위를 획득하는 것을 포함하는 검사 방법.
  9. 청구항 5에 있어서,
    상기 제1 내지 제n 공정 조건들은, 상기 웨이퍼 상에 수행되는 소정 공정의 특정 파라미터에 대하여 서로 다른 조건들을 갖는 검사 방법.
  10. 청구항 1에 있어서,
    상기 오차값을 획득하는 것은, 상기 디자인 이미지에 의해 정해진, 상기 대상 패턴의 요구되는 선폭과, 상기 대상 이미지로부터 측정된, 상기 대상 패턴의 측정된 선폭을 수치적으로 비교하는 것을 포함하되,
    상기 오차값은 상기 요구되는 선폭과 상기 측정된 선폭 사이의 차이인 검사 방법.
KR1020160131501A 2016-10-11 2016-10-11 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 KR20180040186A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160131501A KR20180040186A (ko) 2016-10-11 2016-10-11 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
US15/691,958 US10460436B2 (en) 2016-10-11 2017-08-31 Inspection method, inspection system, and method of fabricating semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160131501A KR20180040186A (ko) 2016-10-11 2016-10-11 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180040186A true KR20180040186A (ko) 2018-04-20

Family

ID=61829013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160131501A KR20180040186A (ko) 2016-10-11 2016-10-11 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US10460436B2 (ko)
KR (1) KR20180040186A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115233B3 (de) * 2018-06-25 2019-07-18 Sick Ag Verfahren zum sicheren Übertragen von Bilddaten und sicherer optoelektronischer Sensor
CN109557109B (zh) * 2018-12-29 2021-07-30 中国肉类食品综合研究中心 冷冻肉品包装状态的检测方法及装置
US11748872B2 (en) * 2020-08-31 2023-09-05 KLA Corp. Setting up inspection of a specimen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955661A (en) 1997-01-06 1999-09-21 Kla-Tencor Corporation Optical profilometer combined with stylus probe measurement device
JP3511450B2 (ja) 1997-09-12 2004-03-29 株式会社ミツトヨ 光学式測定装置の位置校正方法
US20020158197A1 (en) 1999-01-12 2002-10-31 Applied Materials, Inc AFM-based lithography metrology tool
JP2006220644A (ja) * 2005-01-14 2006-08-24 Hitachi High-Technologies Corp パターン検査方法及びその装置
JP2006234588A (ja) * 2005-02-25 2006-09-07 Hitachi High-Technologies Corp パターン測定方法、及びパターン測定装置
KR100883967B1 (ko) 2007-05-02 2009-02-17 (주)하드램 빌트인 카메라를 이용한 캘리브레이션 장치
JP5104438B2 (ja) 2008-03-18 2012-12-19 凸版印刷株式会社 周期性パターンのムラ検査装置および方法
JP5094769B2 (ja) * 2009-03-09 2012-12-12 株式会社日立ハイテクノロジーズ ウエハの検査方法、ウエハ検査装置および半導体集積回路装置の製造方法
KR101281454B1 (ko) 2010-10-13 2013-07-03 주식회사 고영테크놀러지 측정장치 및 이의 보정방법
JP5417306B2 (ja) * 2010-11-29 2014-02-12 株式会社日立ハイテクノロジーズ 欠陥検査方法および欠陥検査装置
EP2762895B1 (en) 2011-02-10 2016-10-19 Hysitron, Inc. Nanomechnical testing system
US10102619B1 (en) * 2011-03-28 2018-10-16 Hermes Microvision, Inc. Inspection method and system
US9176074B2 (en) * 2013-01-28 2015-11-03 Kabushiki Kaisha Toshiba Pattern inspection method and pattern inspection apparatus
KR101934880B1 (ko) 2014-05-15 2019-01-03 삼성전자주식회사 탐침 장치 및 그 운용 방법
JP6251647B2 (ja) * 2014-07-15 2017-12-20 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法
JP6145133B2 (ja) * 2015-06-04 2017-06-07 株式会社日立ハイテクノロジーズ 荷電粒子線装置

Also Published As

Publication number Publication date
US20180101940A1 (en) 2018-04-12
US10460436B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
JP6364059B2 (ja) 露光装置、露光方法、および物品の製造方法
TWI447527B (zh) 用於預測光阻圖案形狀之方法，儲存用於預測光阻圖案形狀之程式的電腦可讀取媒體，以及用於預測光阻圖案形狀之電腦
KR20180040186A (ko) 검사 방법, 검사 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
WO2013177208A1 (en) Overlay targets with orthogonal underlayer dummyfill
US6741334B2 (en) Exposure method, exposure system and recording medium
KR20090054403A (ko) 얼라인먼트 방법, 노광 방법, 패턴 형성 방법, 및 노광 장치
US8373845B2 (en) Exposure control apparatus, manufacturing method of semiconductor device, and exposure apparatus
US11300889B2 (en) Metrology apparatus
EP1398672A2 (en) Optimisation of a parameter in an exposure apparatus
US20080309903A1 (en) Exposure apparatus, method of manufacturing device, method applied to exposure apparatus and computer-readable medium
US10008422B2 (en) Method for assessing the usability of an exposed and developed semiconductor wafer
TW202143351A (zh) 用於判定量測配方之方法及相關裝置
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
US10699971B2 (en) Method for processing of a further layer on a semiconductor wafer
KR102266119B1 (ko) 평가 방법, 물품 제조 방법 및 프로그램
JP2003512738A (ja) レチクル、ウェーハ、測定ステッパおよび予防保守方法
US20230043696A1 (en) Method and apparatus for manufacturing semiconductor device and method and system for exposing semiconductor
US11947267B2 (en) Method of obtaining array of plurality of shot regions on substrate, exposure method, exposure apparatus, method of manufacturing article, non-transitory computer-readable storage medium, and information processing apparatus
JP2007173435A (ja) 最適フォーカス位置検出方法及び半導体装置の製造方法
KR100611120B1 (ko) 웨이퍼 노광용 마스크 검사 방법
KR100568876B1 (ko) 반도체 소자 제조용 노광장치
JP6406492B2 (ja) 評価方法、評価装置、及び露光システム
US20030211411A1 (en) Method for monitoring focus in lithography
WO2024141236A1 (en) Methods and systems for determining reticle deformation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal