JP4077951B2 - 欠陥解析方法、記録媒体及び工程管理方法 - Google Patents
欠陥解析方法、記録媒体及び工程管理方法 Download PDFInfo
- Publication number
- JP4077951B2 JP4077951B2 JP24815698A JP24815698A JP4077951B2 JP 4077951 B2 JP4077951 B2 JP 4077951B2 JP 24815698 A JP24815698 A JP 24815698A JP 24815698 A JP24815698 A JP 24815698A JP 4077951 B2 JP4077951 B2 JP 4077951B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- new
- chips
- defective
- processes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
この発明は、製造工程途中において製品の欠陥の有無が検査可能な半導体デバイスに対する電気的特性等の不良原因を解析する欠陥解析方法に関する。
【０００２】
【従来の技術】
従来、ＤＲＡＭ，マイクロコンピュータ等の半導体デバイスは複数の工程よりなる製造プロセスを経て製造され、その製造プロセスが完了した後の半導体デバイスに対して、総合的な電気的特性の良否テストを行い半導体デバイスの歩留まりを求めていた。一方、製造プロセスをなす複数の工程のうちの一工程である所定の工程後においても検査装置によって検査が行われ、欠陥が検出されていた。
【０００３】
以下、検査装置で検出される欠陥種別について述べる。欠陥種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。パターン欠陥としては、ショート（本来分離すべき２つの配線あるいは層がショートしている）、断線（本来接続されるべき配線あるいは層が分離されている）、形状異常（パターンの形状が異常になっている）等がある。ショート、断線については異物をマスクとしたパターニング等が原因として考えられる。異物としては付着異物、エッチング残査等があり、汚染物質付着としてはウエット漕の汚染物付着等があり、傷としては例えばハンドリングミスによってウエハを引っ掻いた場合に生じる傷が考えられる。
【０００４】
そして、上記製造プロセス後に判定される半導体デバイスの歩留まりと上記所定の工程後に検出される欠陥検出数とを照合することにより、上記所定の工程が半導体デバイスの歩留まりに与える影響を検査する欠陥解析を行っていた。
【０００５】
しかしながら、上記所定の工程の欠陥検出数は、１つのチップに異常に多くの欠陥が発生する集合欠陥が存在する場合に異常に大きな数となってしまう、上記所定の工程よりも前の工程で発生した欠陥が検出される数が多く含まれる場合に不確かな数となってしまう等の理由により非常に不安定な値となっている。このため、所定の工程後の欠陥検出数と歩留まりとを単純に照合するだけでは両者の相関性が低く、所定の工程が半導体デバイスの歩留まりに与える影響を正確に解析することが極めて困難であるという問題点があった。
【０００６】
【発明が解決しようとする課題】
この発明は上記問題点を解決するためになされたもので、複数の工程のうち１工程単独の欠陥数の歩留まりに対する影響を定量的に把握することができる欠陥解析方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明にかかる請求項１記載の欠陥解析方法は、複数の工程を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥を解析する方法であって、(a)前記複数の工程のうち少なくとも１つの工程それぞれの実行後に、前記少なくとも１つの工程よりも前の工程で発生した、光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを備えている。
【０００８】
また、請求項２記載の欠陥解析方法は、(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップをさらに備えている。
【０００９】
また、請求項３記載の欠陥解析方法は、(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップをさらに備えている。
【００１０】
また、請求項４記載の欠陥解析方法において、前記ステップ(c)は、複数の検出サイズそれぞれを基準サイズとして複数回行われ、前記所定の識別条件は前記基準サイズ以上という検出サイズ条件を含み、前記ステップ(d)〜ステップ(g)は前記複数回行われるステップ(c)に対応してそれぞれ前記複数回行われ、その結果、前記少なくとも１つの工程それぞれにおける前記複数の検出サイズそれぞれの前記新規不良チップ数、前記致命率及び前記工程不良チップ数からなる解析用データが得られる。
【００１１】
また、請求項５記載の欠陥解析方法は、前記複数回行われた前記ステップ(c)〜(g)の後、(h)前記解析用データに基づき、前記複数の検出サイズのうち前記致命率が１００％となる最小の検出サイズである完全致命検出サイズ、前記複数の検出サイズそれぞれの前記工程不良チップ数のうち最大の値を採る最大工程不良チップ数、前記複数の検出サイズのうち前記最大工程不良チップ数に対応する検出サイズである最適感度検出サイズ、及び、前記複数の検出サイズそれぞれの前記新規不良チップ数のうち前記最適感度検出サイズに対応する最適感度新規不良チップ数、のうちから少なくとも１つを前記少なくとも１つの工程の解析結果として認識するステップをさらに備えている。
【００１２】
また、請求項６記載の欠陥解析方法において、前記少なくとも１つの工程は２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記所定数の工程それぞれの前記最大工程不良チップ数を認識し、(i)前記所定数の工程それぞれの前記最大工程不良チップ数を比較して改善が望まれる序列で前記所定数の工程を順位付けするステップをさらに備えている。
【００１３】
また、請求項７記載の欠陥解析方法において、前記少なくとも１つの工程は前記複数の工程を含み、前記複数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記複数の工程それぞれの前記最適感度新規不良チップを認識し、(i)前記複数の工程それぞれの前記最適感度新規不良チップ数の合計値と前記ステップ(b)で不良と判定されたチップ数とを比較して不良原因の検出度合いを認識するステップをさらに備えている。
【００１４】
また、請求項８記載の欠陥解析方法において、前記デバイスは同一構成の複数のデバイスを含み、前記複数のデバイスはそれぞれ複数の生産ライン上で前記複数の工程を経て製造され、前記ステップ(b)〜(h)は複数のデバイスそれぞれに対して行われ、前記ステップ(h)は前記複数の生産ラインそれぞれの前記少なくとも１つの工程における前記最大工程不良チップ数を認識し、(i)前記複数の生産ライン間において、前記少なくとも１つの工程の前記最大工程不良チップ数を比較して前記複数の生産ラインの優劣を認識するステップをさらに備えている。
【００１５】
また、請求項９記載の欠陥解析方法において、前記少なくとも１つの工程は、工程内容は同じでかつ前記ステップ(a)の検出動作を行う検出装置が異なる２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、(h)前記所定数の工程間における同一検出レベルに対応する前記致命率を比較して前記所定数の検査装置間の感度の違いを認識するステップをさらに備えている。
【００１６】
また、請求項１０記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は前記ウエハ上の特定の領域に存在するという条件を含んでいる。
【００１７】
また、請求項１１記載の欠陥解析方法において、前記ステップ(b)は、特定の電気的特性に基づき前記複数のチップそれぞれの良・不良判定を行うステップを含んでいる。
【００１８】
また、請求項１２記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は、前記少なくとも１つの工程よりも後の所定の工程において前記新規欠陥と同一平面位置で再度検出されるいう条件を含んでいる。
【００１９】
また、請求項１３記載の欠陥解析方法において、前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含んでいる。
【００２０】
また、請求項１４記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は、同一チップ内に存在する前記新規欠陥の個数に基づく制限を含んでいる。
【００２１】
この発明にかかる請求項１５記載の記録媒体は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録しており、前記欠陥解析システムは、前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を出力するする少なくとも１つの検査装置と、前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、前記記録媒体は、(a)前記複数の工程のうち少なくとも１つの工程の実行後に、前記検査装置による前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである。
【００２２】
この発明にかかる請求項１６記載の記録媒体は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録しており、前記欠陥解析システムは、前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を得る少なくとも１つの検査装置と、前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、前記制御部あるいは前記少なくとも１つの検査装置は、前記複数の工程のうち少なくとも１つの工程の実行後に、前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を求める機能を有し、前記記録媒体は、(a)前記少なくとも１つの工程による光学的に検出可能な新規欠陥を取り込むステップと、(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである。
【００２３】
また、請求項１７記載の記録媒体は、(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップをさらに前記コンピュータに実行させる。
【００２４】
また、請求項１８記載の記録媒体は、(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップをさらに前記コンピュータに実行させる。
【００２５】
この発明にかかる請求項１９記載の工程管理方法は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されたデバイスに対する解析処理を行った後、前記複数の工程と同じ工程からなる新たな複数の工程を経て新たなウエハ上の複数のチップにそれぞれ集積回路を新たに形成する際の歩留まりを推定する方法であって、(a)前記複数の工程それぞれの実行後に、前記複数の工程それぞれよりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記複数の工程それぞれによる光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、(c)前記複数の工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記複数の工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記複数の工程それぞれの前記新規欠陥がチップを不良にする割合と推定される致命率をそれぞれ算出するステップとを備え、前記解析処理は前記ステップ(a)〜(e)を含み、(f)前記新たな複数の工程を構成する一の工程ごとに、前記ステップ(a)及び(c)と同様なステップを経て、新たに検出された前記所定の識別条件を満足する前記新規欠陥数と、前記複数の工程に対する前記解析処理で求めた前記一の工程の致命率とに基づき、工程単位の推定歩留まりを算出するステップをさらに備えている。
【００２６】
請求項２０記載の工程管理方法は、(g)前記ステップ(f)の後、前記新たな複数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記新たな複数の工程全体の推定歩留まりを算出するステップをさらに備えている。
【００２７】
請求項２１記載の工程管理方法において、前記所定の識別条件は、前記新規欠陥を分類すべき複数の区分を規定した分類条件を含み、前記ステップ(c)は、前記分類条件で規定された前記複数の区分それぞれついて前記新規欠陥の有無を判定するステップを含み、前記ステップ(d)は、前記複数の区分それぞれについて、前記複数のチップを４つに分類するステップを含み、前記ステップ(e)は、前記複数の工程それぞれの前記致命率を前記複数の区分ごとに算出するステップを含み、前記ステップ(f)は、新たに検出された前記新規欠陥数を前記複数の区分に分類した数と、前記解析処理で求めた前記複数の区分それぞれの前記致命率とに基づき、前記工程単位の推定歩留まりを算出するステップを含んでいる。
【００２８】
請求項２２記載の工程管理方法において、前記複数の区分は、前記新規欠陥の検出サイズに基づき分類される区分を含んでいる。
【００２９】
請求項２３記載の工程管理方法において、前記複数の区分は、同一チップ内に存在する前記新規欠陥の個数に基づき分類される区分を含んでいる。
【００３１】
請求項２４記載の工程管理方法において、前記複数の区分は、前記新規欠陥の形状に基づき分類される区分を含んでいる。
【００３３】
請求項２５記載の工程管理方法において、前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含んでいる。
【００３４】
請求項２６記載の工程管理方法において、前記所定の識別条件は、検出された前記新規欠陥のうち、歩留まりに影響がないと判断されたものを前記新規欠陥とみなさないという新規欠陥判断条件を含んでいる。
【００３５】
請求項２７記載の工程管理方法は、(h)前記ステップ(g)の後、過去の複数の工程全体の推定歩留まりと実際の歩留まりとの解析結果に基づく補正値で、前記新たな複数の工程全体の推定歩留まりを補正するステップをさらに備えている。
【００３６】
請求項２８記載の工程管理方法において、前記ステップ(f)は、前記新たな複数の工程のうち所定数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記所定数の工程の推定歩留まりを算出するステップを含んでいる。
【００３７】
【発明の実施の形態】
＜＜前提条件＞＞
複数の工程で行われる検査において、後に詳述するが、前の測定で検出された欠陥の座標と誤差範囲を考慮して十分に近い座標の検出を除き、その工程のみの新規欠陥検出のみを抽出する手法（以下、「新規欠陥の抽出」と称す）が考えられる。
【００３８】
しかしながら、新規欠陥の抽出法を用いても歩留まりと途中の工程後の欠陥検出数との相関性が低かった。
【００３９】
相関性が低い主な理由は二つあると考えられる。一つ目の理由は、１つのチップに異常に多くの欠陥が発生する集合欠陥が存在すると、その影響によってウエハ内のチップの不良数に対して欠陥数が多い場合が頻繁に生じる等、欠陥数本来の意味が希薄になる。
【００４０】
二つ目の理由は、その工程のみの新規欠陥検出のみを抽出しても歩留まりは他の工程の影響で低下している場合があり、その場合の新規欠陥数もあまり意味がなさなくなる。
【００４１】
また、ＲＡＭの場合は欠陥により一部の素子が破壊された場合にその破壊部分を切り離してチップそのものは良品に救済する冗長回路を有する構造を有しており、その救済可能数にも限りがあるため欠陥の大きさと数の関係においてチップを不良にするか否かは変則的になるため、ＲＡＭの場合は上記した２つの理由に加え相関性をさらに低くしてしまう。
【００４２】
このように集合欠陥の影響と各工程ごとの影響の切りわけが不十分であったので相関性が低く、単純に新規欠陥の抽出を行っただけでは、１工程単独の歩留まりに対する影響が定量的にわからないため、さらなる改良が必要となる。
【００４３】
以下に述べる実施の形態１〜１２は、複数の工程を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析方法を示している。
【００４４】
＜＜実施の形態１＞＞
＜原理＞
実施の形態１は複数の製造工程における所定の工程の新規欠陥に着目した欠陥解析方法である。具体的な内容を示すため、実施の形態１ではデバイスがＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。
【００４５】
Ａ〜Ｆの６工程はＤＲＡＭを製造する場合、Ａ工程…下地酸化膜パターンの形成工程、Ｂ工程…トランジスタ（メモリセルアレイ用，メモリセルアレイ制御用等）の形成工程、Ｃ工程…キャパシタ（メモリセル用）の形成工程、Ｄ工程…（層間）絶縁膜の形成工程、Ｅ工程…（行方向）金属配線の形成工程、Ｆ工程…（列方向）金属配線の形成工程という６工程が一例として考えられる。
【００４６】
以下では、Ａ〜Ｆの６工程のうちＤ工程を所定の工程として注目し解析する方法を説明する。
【００４７】
まずＤ工程の新規欠陥を抽出する。この場合、図１に示すように、Ｄ工程後のウエハマップ４上には、パターン欠陥、異物、汚染物質付着、傷等の多くの欠陥５が検出される。これらウエハマップ４上の欠陥５のうち、Ｄ工程よりも前に実行されるＡ、Ｂ、Ｃの工程で既に検出されたウエハマップ１〜３上の新規欠陥６〜８の座標と誤差範囲１５を考慮した欠陥近傍領域の座標を除いた新規領域上で発生した、Ｄ工程のみの欠陥を新規欠陥９と判定する。
【００４８】
すなわち、図２のグラフに示すように、Ｄ工程のウエハマップ４上の欠陥４のトータル数からＡ〜Ｃ工程でそれぞれ検出された新規欠陥６〜８とその誤差範囲１５と同じ座標にある欠陥を除いた欠陥数が新規欠陥９の個数となる。
【００４９】
次に、Ａ〜Ｆ工程終了後に電気的動作の良否を判定する電気テスタによって、ウエハ上の全チップそれぞれに形成された集積回路の良否判定結果を得る。なお、電気テスタはそれぞれが特定の電気的特性の良否を、テストする複数の部分電気テストの総合結果に基づき良否テストを行うのが一般的である。
【００５０】
そして、図３に示すように、抽出されたＤ工程のみの新規欠陥９の有無が判定された複数のチップと上記良否判定された複数のチップとを、ウエハマップ２０上で照合する。図３に示すように、Ｄ工程の新規欠陥は５２ヶあり、それが４５チップに分布している。テスタにより検出された不良は７８チップ、良品は５７チップのあわせて１３５チップである。
【００５１】
この１３５チップをチップ単位で、図４に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品９チップ、▲４▼欠陥有り・不良品３６チップの４種類に分類する。
【００５２】
１つのチップに２ケ以上の新規欠陥のあるものでも、本実施の形態では「欠陥あり」として新規欠陥が１ケしかないものと同じに分類する。２ケ以上のものについて順次重み付け計算をする方法も考えられるが、本実施の形態では重み付けは行わないで計算を進める。以降、欠陥の数は解析手順に登場しなくなり、全て欠陥が存在するチップの数で数える。したがって、集合欠陥が存在するチップも▲３▼あるいは▲４▼に分類される１チップとみなすことができるため、集合欠陥の影響を殆ど受けない分類が可能となる。
【００５３】
ここでチップを４分類した意味を考える。▲３▼と▲４▼は欠陥があるのでＤ工程の影響を受けている。これに対して、▲１▼と▲２▼はＤ工程の影響を受けていない領域である。その分▲３▼と▲４▼の領域より歩留まりは良い。しかしながら、Ａ、Ｂ、Ｃ、Ｅ、Ｆの５工程の影響は受けている領域である。したがって、もし、▲３▼と▲４▼の領域でＤ工程の影響を受けていなければ、その歩留まりは▲１▼と▲２▼の領域と同じと仮定できる。
【００５４】
▲１▼と▲２▼の領域の不良率ＲＢ１（＝１−良品率＝１−歩留まり）は下記(I)式で表される。
ＲＢ１＝▲２▼／（▲１▼＋▲２▼）＝４２／（４８＋４２）…(I)
これを▲３▼と▲４▼の領域であてはめて、Ｄ工程以外のＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程の影響による不良数ＮＥを計算すると下記(II)式のようになる。
ＮＥ＝（▲３▼＋▲４▼）×ＲＢ１＝（９＋３６）×ＲＢ１＝２１…(II)
ここで▲３▼と▲４▼の領域での実際の不良数は▲４▼であるから、Ｄ工程の新規欠陥によってのみ不良となったと推測される新規不良チップ数Ｎ１は下記(III)式のように求められる。
Ｎ１＝▲４▼−ＮＥ＝３６−２１＝１５…(III)
次にＤ工程の新規欠陥の致命率ＲＦを計算する。▲１▼と▲２▼の領域の不良率ＲＢ１と、▲３▼と▲４▼の領域での不良率ＲＢ３＝▲４▼／（▲３▼＋▲４▼）＝３６／（９＋３６）との関係からＤ工程の影響を考える。▲３▼と▲４▼の領域においてＤ工程の欠陥分布が均一であると仮定すれば、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づき、Ｄ工程における良品率ＲＧは確率の積の法則により、下記(IV)式のようになる。
ＲＧ＝ｒｇ３／ｒｇ１＝０．３７５…(IV)
すなわち、Ｄ工程における新規欠陥の致命率ＲＦは下記(V)式で決定する。
ＲＦ＝１−ＲＧ＝０．６２５…(V)
これは検査装置で検出した新規欠陥のあるチップのうち、６２．５％が致命になっていたということである。この場合、３７．５％は致命になっていない欠陥も検出していることになり検査装置が十分な高感度で測定していることを意味する。このように致命率によって検査装置感度の指標を算出することができる。
【００５５】
なお、ここで用いた仮定は▲３▼と▲４▼の領域においてＤ工程の欠陥分布が均一と見なせれば良く、ウエハ全面１３５チップに対して均一である必要はない。
【００５６】
次にＤ工程で発生した不良チップ個数を計算する。検出した新規欠陥のあるチップのうち、６２．５％が致命になっていたということから、工程不良チップ数ＮＢは下記(VI)式のように求めることができる。
ＮＢ＝（▲３▼＋▲４▼）×ＲＦ＝２８．１…(VI)
これらの解析結果をベン図にまとめると図５に示すようになる。ウエハ全面における１３５チップ中、良品は５７チップ、不良は７８チップである。不良７８チップ中、Ｄ工程で発生した工程不良チップ数ＮＢは２８．１チップであり、そのうちＤ工程のみで新規に不良になった新規不良チップ数Ｎ１は１５チップである。すなわち、２８．１−１５＝１３．１チップはＤ工程に関係なくＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程のうちひとつあるいは複数の工程で不良になったチップであると推測される。
【００５７】
したがって、不良７８チップ中、７８−１５＝６３チップがＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程のうちひとつあるいは複数で不良になったチップである。すなわち、例えばＤ工程が原因となる不良を完全に取り除き、Ｄ工程で発生した不良チップは２８．１チップを０チップにしたとしても不良チップは６３チップあり、良品チップは１５チップしか増えないことがわかる。このように、Ｄ工程の新規不良チップ数Ｎ１によって、Ｄ工程の不良を完全に対策すると増えると見積もれる良品チップの数を定量的に認識することができる。
【００５８】
これに対して、Ｄ工程での致命率に基づく工程不良チップ数ＮＢ（＝２８．１チップ）は、例えＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程の歩留まりがｌ００％になってもなお不良になるチップ数を示している。すなわち、工程不良チップ数ＮＢはＤ工程単独の歩留まりに対する影響を定量的に示した数字であり、これが高いほど歩留まりには悪影響を与えることを意味している。
【００５９】
ここで整数でないチップ数が算出されているが、これは欠陥分布の均一など仮定条件下で算出されたものであり解析結果として用いるのに問題はない。このように１工程単独の歩留まりに対する影響を定量的に算出することができる。
【００６０】
＜方法＞
図６はこの発明の実施の形態１である欠陥解析方法を示すフローチャートである。以下、所定の工程を図１，図２で示したＤ工程として実施の形態１の処理の流れを説明する。
【００６１】
同図を参照して、ステップＳ１で、検査装置を用いて所定の工程後に所定の工程による新規欠陥の座標及び検出サイズを抽出し、ステップＳ２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ３で、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【００６２】
次に、ステップＳ４において、図３に示すように、ステップＳ３で検出された新規欠陥とステップＳ２で得た良否判定結果との照合をウエハマップ上で行い、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類する。
【００６３】
その後、ステップＳ５において、４つに分類されたチップの数に基づき、(I)〜(III)式に示すように、領域▲１▼，▲２▼における不良率ＲＢ１，所定の工程以外の工程による不良数ＮＥ及び所定の工程の新規欠陥によってのみ不良となった新規不良チップ数Ｎ１を求める。この新規不良チップ数Ｎ１により、所定の工程の改善を図った場合に不良を減らすことが可能なチップ数を定量的に認識することができる。
【００６４】
次に、ステップＳ６において、(IV)，(V)式に示すように、領域▲３▼，▲４▼の良品率ｒｇ３と領域▲１▼，▲２▼の良品率ｒｇ１とに基づく良品率ＲＧと、良品率ＲＧに基づく所定の工程における新規欠陥の致命率ＲＦとを求める。この致命率ＲＦによって、所定の工程後の欠陥検査を行った検査装置の感度を定量的に認識することができる。
【００６５】
最後に、ステップＳ７において、(VI)式に示すように、致命率ＲＦに基づき、所定の工程で発生した工程不良チップ数ＮＢを求める。この工程不良チップ数ＮＢによって所定の工程単独のデバイスの歩留まりに対する影響を定量的に認識することができる。
【００６６】
＜＜実施の形態２＞＞
＜原理＞
実施の形態２では、実施の形態１と同様、Ｄ工程の新規欠陥に注目して解析する方法である。まず、実施の形態１と同じくＤ工程ではじめて検出された新規欠陥９のみを抽出する（図１、図２）。次に、図７に示すように、抽出されたＤ工程のみの新規欠陥９の有無が判定された複数のチップと電気テスタによる良否判定された複数のチップとをウエハマップ上で照合する。
【００６７】
このとき実施の形態１では抽出された新規欠陥９をすべて有効とした識別条件で新規欠陥の有無の判定を行ったが、本実施の形態２では抽出された新規欠陥９のうち所定の検出サイズ以上の欠陥を識別条件として新規欠陥の有無を判定する。例えば１μｍ以上のものについてのみ採用する。この点が実施の形態１と異なる点であり他の手順は実施の形態１と同様である。
【００６８】
Ｄ工程の１μｍ以上の新規欠陥９は３４ヶあり、それが３０チップに分布している。実施の形態１と同じく不良は７８チップ、良品は５７チップのあわせて１３５チップである。この１３５チップをチップ単位で、図８に示すように、▲１▼欠陥なし・良品５３チップ、▲２▼欠陥なし・不良品５２チップ、▲３▼欠陥有り・良品４チップ、▲４▼欠陥有り・不良品２６チップの４種類に分類する。
【００６９】
Ｄ工程の１μｍ以上の新規欠陥によってのみ不良となったと見なせる新規不良チップ数Ｎ１を計算する。実施の形態１と同様に、(I)式〜(III)式を用いて、Ｎ１＝▲４▼−（▲３▼＋▲４▼）×▲２▼／（▲１▼＋▲２▼）＝２６−（４＋２６）×５２／（５３＋５２）＝１１．１チップとなる。この１１．１チップはＤ工程の１μｍ以上新規欠陥によってのみ不良となったと見なせるチップ数である。
【００７０】
次にＤ工程の検出サイズ１μｍ以上の新規欠陥の致命率ＲＦを計算する。実施の形態１と同様に、(IV)式及び(V)式を適用して、ＲＦ＝１−ＲＧ＝１−▲３▼／（▲３▼＋▲４▼）×（▲１▼＋▲２▼）／▲１▼＝１−４／（４＋２６）×（５３＋５２）／５３＝０．７３６となる。これは検査装置で検出した新規欠陥のあるチップのうち、７３．６％が致命になっていたということである。実施の形態１よりも大きな欠陥サイズを限定して計算しているので、実施の形態２では実施の形態１よりも新規検出した欠陥のうち致命になっていない欠陥が減少していることがわかる。しかしながら、依然として２６．４％は致命になっていない欠陥も検出していることになり検査装置が十分な高感度で測定していることを意味する。このように致命率ＲＦは検査装置の感度の指標となる。
【００７１】
次にＤ工程の検出サイズ１μｍ以上の新規欠陥の工程不良チップ数ＮＢを計算する。検出した新規欠陥のあるチップのうち、７３．６％が致命になっていたということから、致命率ＲＦを(VI)式に適用して、工程不良チップ数ＮＢ＝（▲３▼＋▲４▼）×ＲＦ＝（４＋２６）×０．７３６＝２２．１チップとなる。
【００７２】
さらに、検出サイズを２μｍ以上、３μｍ以上……と変更して上記処理を同様に行い、新規不良チップ数Ｎ１，致命率ＲＦ及び工程不良チップ数ＮＢの計算を各検出サイズ毎に行う。これらの解析結果をまとめたのが表１である。
【００７３】
【表１】
【００７４】
表１に示すように、検出サイズが２μｍ以上で致命率が１（１００％）になっている。これは新規欠陥のうち検出サイズが２μｍ以上のチップはすべて不良となる完全致命欠陥であるということを意味し、この大きさ以上の欠陥は歩留まりを必ず低下させるものとしてデバイス製造の管理上見逃せないということがわかる。
【００７５】
また、各検出サイズの工程不良チップ数ＮＢの中で検出サイズが全検出欠陥（ＡＬＬ）の場合が２８．１チップと最大値が算出されている。この２８．１チップが歩留まりに対するＤ工程の影響をより正確に示している。致命率ＲＦが低くなって仮定した条件からはずれない限り、工程不良チップ数ＮＢが最大値を示した検出サイズが検査装置の最適な感度であると考えられる。したがって、表１の例では検出サイズを全検出欠陥にして欠陥検出を行うのが最適な感度設定となる。
【００７６】
このように検出サイズごとに新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを算出して算出結果を比較することにより、完全致命となる新規欠陥のサイズ、検査装置が最適感度を採る検出サイズを見いだすことができる。
【００７７】
さらに、実施の形態２では常に最適な感度設定（検出サイズ）での工程不良チップ数ＮＢによって、実施の形態１よりも正確な歩留まりに対する影響が定量的に算出することが可能となる。
【００７８】
＜方法＞
図９はこの発明の実施の形態２である欠陥解析方法を示すフローチャートである。以下、所定の工程を図１，図２で示したＤ工程として実施の形態２の処理の流れを説明する。
【００７９】
同図を参照して、ステップＳ１１で、所定の工程における新規欠陥の座標を抽出し、ステップＳ１２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ１３で、設定された検出サイズ以上の識別条件を満足する新規欠陥の有無をチップ単位に判定する。
【００８０】
続いて、ステップＳ１４〜Ｓ１７によって、所定の工程における設定された検出サイズでの新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを解析用データとして得る。なお、ステップＳ１４〜Ｓ１７の処理内容は図６で示した実施の形態１のステップＳ４〜Ｓ７と同様である。
【００８１】
その後、ステップＳ１８で、設定すべき検出サイズが終了したか否かを判定し、終了していなければステップＳ１９で他の検出サイズに設定変更した後、ステップＳ１３〜Ｓ１７の処理を行い、新たに設定された検出サイズでの新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを解析用データとして得る。以降、ステップＳ１８で、設定すべき検出サイズが終了したと判定されるまでステップＳ１９，Ｓ１３〜Ｓ１７の処理は繰り返される。
【００８２】
そして、ステップＳ１８で設定すべき検出サイズが終了したと判定すると、ステップＳ２０で全検出サイズにおける解析用データを比較検証し、致命率ＲＦが１．０となる最小の検出サイズを完全致命欠陥サイズとし、全検出サイズにおける工程不良チップ数ＮＢのうち最大のものを最大工程不良チップ数ＮＢMAXとし、最大工程不良チップ数ＮＢMAXとなる検出サイズを最適感度の検出サイズとして決定する。そして、最大工程不良チップ数ＮＢMAXからＤ工程のデバイス歩留まりに対する影響を正確に認識することができる。
【００８３】
＜その他＞
なお、実施の形態２の場合、検出サイズを１μｍごとに区切ったが、これはもっと小さくあるいは、必要に応じて不等間隔に区切ってもよい。また、実施の形態２の場合は２μｍ以上が完全致命サイズであるとわかったが、これは電子顕微鏡等で実測する欠陥の大きさと一致するとは限らない。
【００８４】
この実施の形態２では感度として検出サイズを用いたが検出サイズに正の相関のある指標であれば、他の指標を用いても良い。例えば、μｍ表示の検出サイズではなく散乱光強度などでもよい。また、連続的に欠陥の大小が表示されずとも大中小の３区分でもその３区分それぞれで実施の形態２のように解析用データを得て解析してもよい。
【００８５】
＜＜実施の形態３＞＞
＜原理＞
実施の形態２では複数の工程のうち所定の工程（Ｄ工程）の検出サイズごとに欠陥解析を行った。実施の形態３では、実施の形態２の方法を同じウエハについて全工程それぞれに注目して行う。
【００８６】
実施の形態２と同様に、解析用データから完全致命サイズと、適切な感度設定、それに適切な感度設定での歩留まりに対する工程の影響が各工程毎に認識することが可能となる。ここで導出された各工程の歩留まりに対する影響は、常に最適な感度設定における最大工程不良チップ数ＮＢMAXが用いられるため、各工程ごとに異なる検査装置レシピの感度の違いや、たとえ検出したときは小さい欠陥でも後に成長して上下のレイヤーを突き破る欠陥の有無や、レイヤーごとのデバイスパターンの粗密によって影響を与える欠陥のサイズが異なる場合も含めて認識することができる。
【００８７】
すなわち、単純に各工程の最大工程不良チップ数ＮＢMAXを降順にソーティングすることにより、全工程を改善が望まれる対策重要工程の序列で順位付けすることができる。
【００８８】
加えて、ＤＲＡＭのようにビット救済があり、欠陥の大きさと個数に変則的な関係のあるものでもよくデバイスの種類や世代を問わず適用できる。なぜなら、解析用データは、電気テスタによる電気的なチップの良否判定結果と新規欠陥の有無とを照合して得られたデータだからである。
【００８９】
＜方法＞
図１０はこの発明の実施の形態３である欠陥解析方法を示すフローチャートである。
【００９０】
同図を参照して、ステップＳ３１で設定された工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【００９１】
次に、ステップＳ３２で検証すべき工程の終了の有無を判断し、終了していなければステップＳ３３で他の工程に設定変更してステップＳ３１に戻る。以降、ステップＳ３２で終了と判定するまて、ステップＳ３３，Ｓ３１を繰り返す。
【００９２】
そして、ステップＳ３２で検証すべき工程が終了したと判断すると、ステップＳ３４で、各工程の最大工程不良チップ数ＮＢMAXを比較して対策重要工程の順位付けを行う。
【００９３】
＜＜実施の形態４＞＞
＜原理＞
実施の形態３の欠陥解析方法によって、各工程の最適な感度設定における新規不良チップ数Ｎ１を、最適感度新規不良チップ数Ｎ１BESTとして認識する。例えば、表１の例では検出サイズが全検出欠陥の場合の新規不良チップ数Ｎ１（＝１５ヶ）が最適感度新規不良チップ数Ｎ１BESTとなる。
【００９４】
そこで、各工程の最適感度新規不良チップ数Ｎ１BESTを合計して新規不良合計チップ数Ｎ１TOTALを得る。そして、新規不良合計チップ数Ｎ１TOTALと電気テスタにより判定された実際の不良数とを比較し、その比較結果に基づき各工程の欠陥を検出する検査装置による不良原因検出度合いを判定することができる。
【００９５】
例えば、両者が一致あるいは十分に近い値と見なされる場合は、検査装置が不良の原因とある欠陥をほとんどを検出していると言える。逆に新規不良合計チップ数Ｎ１TOTALが実際の不良数を大きく下回る場合は、前述した(I)〜(VI)式の前提条件である「▲３▼と▲４▼の領域でＤ工程の影響を受けていなければ、その歩留まりは▲１▼と▲２▼の領域と同じである」という仮定から大きくはずれている場合等が考えられる。
【００９６】
また、新規不良合計チップ数Ｎ１TOTALと実際の不良数を若干下回る場合は、その差のチップ数だけ不良の原因は、例えば膜質の不良など検査装置で検出できないものであったり、あるいは検査時の感度が低過ぎて未検出のものであることが考えられる。もちろんこれらの原因が複合している場合もある。
【００９７】
このように、新規不良合計チップ数Ｎ１TOTALと実際の不良数とを比較検証することにより、各工程の欠陥を検出する検査装置による不良原因検出度合いを定量的に算出できる。
【００９８】
＜方法＞
図１１はこの発明の実施の形態４である欠陥解析方法を示すフローチャートである。
【００９９】
同図を参照して、ステップＳ４１で設定された工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【０１００】
次に、ステップＳ４２で検証すべき工程の終了の有無を判断し、終了していなければステップＳ４３で他の工程に設定変更してステップＳ４１に戻る。以降、ステップＳ４２で終了と判定するまて、ステップＳ４３，Ｓ４１を繰り返す。
【０１０１】
そして、ステップＳ４２で検証すべき工程が終了したと判断すると、ステップＳ４４で、各工程の最適感度新規不良チップ数Ｎ１BESTを合計して得られる新規不良合計チップ数Ｎ１TOTALと電気テスタの判定による実際の不良数とを比較して不良原因検出度合いを定量的に認識する。
【０１０２】
＜＜実施の形態５＞＞
＜原理＞
実施の形態２の欠陥解析方法を全工程に対して行うことにより、全工程それぞれの完全致命欠陥の検出サイズと最適な感度設定を認識することができる。この解析の基となる測定データを異なる検査装置で測定したものとすれば、所定の検出サイズの致命率に基づき各検査装置の感度設定の高低を認識することができる。
【０１０３】
そこで、各工程ごとに異なる検査装置レシピの感度の違いを、同一あるいは同じような状態の欠陥を被ったと見なせるウエハを測定することより正確に比較検証したのが実施の形態５の欠陥解析方法である。例えば、異なる検査装置それぞれで表１のような欠陥検出結果を得た場合、検出サイズが１μｍ以上の場合の致命率ＲＦ同士を比較することにより、検査装置レシピの感度の違いを複雑な比較処理を行うことなく簡単に認識することができる。
【０１０４】
実施の形態５の欠陥解析方法における比較用検出サイズは以下のように設定すればよい。各検査装置レシピの測定時の感度の設定はパターンその他を欠陥として誤検出しない程度の高感度に設定しておき新規欠陥の抽出を行った後、データを個々に活用する際に適切な感度より小さい検出サイズを切り捨てるようにする。
【０１０５】
＜方法＞
図１２はこの発明の実施の形態５である欠陥解析方法を示すフローチャートである。
【０１０６】
同図を参照して、ステップＳ５１で選択された検査装置を用いた所定の工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【０１０７】
次に、ステップＳ５２で選択すべき検査装置の終了の有無を判断し、終了していなければステップＳ５３で他の検査装置に選択変更してステップＳ５１に戻る。以降、ステップＳ５２で終了と判定するまて、ステップＳ５３，Ｓ５１を繰り返す。
【０１０８】
そして、ステップＳ５２で選択すべき検査装置が終了したと判断すると、ステップＳ５４で、異なる検査装置間における同一の検出レベルでの致命率を比較して、その比較結果に基づき異なる検査装置間の感度の違いを認識する。
【０１０９】
なお、図１２では所定の工程に固定した処理を示したが、検出サイズ検証を行う工程も適宜変更可能にすることも勿論可能である。
【０１１０】
＜＜実施の形態６＞＞
＜原理＞
実施の形態３の欠陥解析方法を用いれば、各工程において、完全致命欠陥となる検出サイズと最適な感度設定及び最適な感度設定での歩留まりに対する当該工程の影響を定量的に認識することができる。
【０１１１】
そこで、実施の形態６は、同一のデバイスを同一工程を経て生産する異なる生産ラインそれぞれについて、異なる検査装置で測定したデータに基づく解析用データを得ることにより、異なる生産ラインそれぞれで同一デバイス製造時における各工程ごと優劣を認識する。
【０１１２】
実施の形態３に述べたように、それぞれの生産ラインで導出された各工程での影響は、各工程ごとに異なる検査装置レシピの感度の違いや、例え検出したときは小さい欠陥でも後に成長して上下のレイヤーを突き破る欠陥や、レイヤーごとのデバイスパターンの粗密の影響も含めて把握されているため、単純に異なる生産ラインそれぞれの同一工程間における最大工程不良チップ数ＮＢMAXの大小を比較して優劣を認識することができる。
【０１１３】
実施の形態６の欠陥解析方法を用いれば、従来、各生産ラインに用いられる検査装置間の感度の相関をとらなければできなかった異なる生産ライン間の同一工程の比較を容易に行うことができる。
【０１１４】
＜方法＞
図１３はこの発明の実施の形態６である欠陥解析方法を示すフローチャートである。
【０１１５】
同図を参照して、ステップＳ６１で異なる生産ラインそれぞれについて、全工程における検出サイズ検証（実施の形態３のステップＳ３１〜Ｓ３３の処理）を行う。
【０１１６】
次に、ステップＳ６２で異なる生産ライン間における同一工程の最大工程不良チップ数ＮＢMAXを比較して、その比較結果に基づき異なる生産ライン間の優劣を比較する。
【０１１７】
＜＜実施の形態７＞＞
＜原理＞
実施の形態１の図３のウエハマップ２０上において、さらに特定の分布をしているＤ工程の欠陥のみについて解析を行うにしたのが実施の形態７の欠陥解析方法である。
【０１１８】
実施の形態１では１３５チップを４種類に分類していた。これに対して実施の形態７では「欠陥あり」の領域▲３▼，▲４▼をさらに分けて、▲５▼欠陥あり特定の分布なしの領域▲５▼を新たに設け、この領域▲５▼を前述した(I)〜(VI)式の計算に用いないようにした。その他の手順は実施の形態１と同様である。
【０１１９】
図１４に示すように、抽出されたＤ工程のみの新規欠陥のうち、右上がりの直線状の特定の分布をしている欠陥を識別条件として新規欠陥が存在するチップと電気テスタによるチップの良否判定結果とを照合する。
【０１２０】
そして、図１５に示すように、特定分布の新規欠陥は１２ヶあり、それが７チップに分布している。１３５チップをチップ単位で、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼′特定分布欠陥有り・良品１チップ、▲４▼′特定分布欠陥有り・不良品６チップ、▲５▼欠陥あり特定の分布なしの５種類に分類する（図１２）。
【０１２１】
特定分布の新規欠陥によってのみ不良となったと見なせる新規不良チップ数Ｎ１′を計算する。▲３▼→▲３▼′、▲４▼→▲４▼′、Ｎ１→Ｎ１′に置き換えて、実施の形態１と同様に(I)式〜(III)式を用いて、Ｎ１′＝▲４▼′−（▲３▼′＋▲４▼′）×▲２▼（▲１▼＋▲２▼）＝６−（１＋６）×４２／（４８＋４２）＝２．７チップとなる。この２．７チップは特定分布の新規欠陥によってのみ不良となったと見なせるチップ数である。
【０１２２】
次に特定分布の新規欠陥の致命率ＲＦ′を計算する。▲３▼→▲３▼′、▲４▼→▲４▼′、ＲＦ→ＲＦ′に置き換えて(IV)式及び(V)式を適用して、ＲＦ′＝１−ＲＧ＝１−▲３▼′／（▲３▼′＋▲４▼′）×（▲１▼＋▲２▼）／▲１▼＝１−１／（１＋６）×（４８＋４２）／４８＝０．７３２となる。これは検査装置で検出した特定分布の新規欠陥のあるチップのうち、７３．２％が致命になっていたということである。実施の形態１と比べて高い致命率が算出された。
【０１２３】
次に特定分布による工程不良チップ数ＮＢ′を計算する。特定分布の新規欠陥のあるチップのうち、７３．２％が致命になっていたということから、▲３▼→▲３▼′、▲４▼→▲４▼′、ＲＦ→ＲＦ′、ＮＢ→ＮＢ′に置き換えて(VI)式を適用して、ＮＢ′＝（▲３▼′＋▲４▼′）×ＲＦ′＝（１＋６）×０．７３２＝５．１チップを求める。
【０１２４】
特定分布を考慮しない実施の形態１では２８．１チップであったのでこの直線上の分布をしている欠陥はそのうちの５．１／２８．１＝１８．１％を占めていることを認識することができる。
【０１２５】
実施の形態７のように、特定分布にある新規欠陥の有無とテスタによる良否とによる分類を行った後、新規不良チップ数Ｎ１′、致命率ＲＦ′及び工程不良チップ数ＮＢ′を求めることにより、所定の工程の特定分布欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における特定分布の欠陥検査を行った検査装置の感度認識及び所定の工程における特定分布にある新規欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１２６】
特定分布の欠陥がデバイスの歩留まりに大きな影響を与える場合、例えば、生産ラインの他のウエハにも同様の直線状分布が見られるならば、致命率の高さや工程不良チップ数の高さから対策を急ぐ対象とすることができる。
【０１２７】
また特定分布を考慮しない新規欠陥の有無とテスタによる良否とによる分類で得られる新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢと上記新規不良チップ数Ｎ１′、致命率ＲＦ′及び工程不良チップ数ＮＢとを比較することにより、所定の工程で検出された全欠陥に対する特定分布の欠陥の特性を検証することができる。
【０１２８】
実施の形態７で示した欠陥解析方法は、実施の形態２のように検出サイズを変えて行ったり、実施の形態３のように工程間の比較検証を併せて行ったりする等、他の実施の形態と組み合わせて行うこともできる。
【０１２９】
なお、実施の形態７での致命率ＲＦ′が実施の形態２の検出サイズが１μｍ以上の場合の致命率ＲＦと近い値となっており、実施の形態７の直線状分布がおよそ１μｍ以上の欠陥であると推測できる。しかしながら、製造されるデバイスがＤＲＡＭで、検出されていない小さな欠陥が直線状分布の中に大量にあり、ビット救済の回路を使いつくしてしまうことにより、直線状分布における致命率ＲＦ′が異常に上昇してしまったことも考えられるため、一概に断定することはできない。
【０１３０】
また、検査装置による検査はチップの全面を面積比でｌ００％行われているとは限らないので、検査対象領域からはずれた部分でかつ直線状分布の中に致命欠陥がある場合も考えられる。
【０１３１】
＜方法＞
分類の仕方を実施の形態１の図３，図４から図１４，図１５に変更して、領域▲３▼，▲４▼→領域▲３▼′，▲４▼′、新規不良チップ数Ｎ１→Ｎ１′、致命率ＲＦ→ＲＦ′、工程不良チップ数ＮＢ→ＮＢ′に置き換えて、実施の形態１で述べた(I)式〜(VI)式を適用することにより、実施の形態７の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３の処理は特定分布にある新規欠陥の有無をチップ単位に検出することになる。また、他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１３２】
＜＜実施の形態８＞＞
＜原理＞
実施の形態１〜７は、電気テスタによって種々の部分電気テストの総合結果に基づく総合的な電気的特性の良否テストによる良否判定によって良品／不良品を判定していたが、特定の電気的特性の不良を検出する部分電気テストに基づく良否判定を行って欠陥解析を行うのが実施の形態８である。
【０１３３】
例えば、配線短絡による過電流不良、特定の条件での動作不良あるいは過電流の値に基づく不良等を検出する部分電気テストに基づき特定の電気的特性に基づく良否判定を行う。
【０１３４】
その結果、実施の形態８は、新規欠陥の有無と部分電気テストに基づく良否判定とによる分類を行った後、実施の形態１と同様に、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程の改善を図った場合に特定の電気的特性の不良を減らすことが可能なチップ数、特定の電気的特性の不良に対する良否判定における検査装置の感度認識及び所定の工程における新規欠陥が特定の電気的特性の不良に関するデバイス歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１３５】
さらに、実施の形態８の欠陥解析方法により特定の電気的特性の不良に対する新規欠陥の影響を認識できるため、デバイスの断面観察など時間がかかって多くの試料を解析できない他のオフラインでの特定の電気的特性不良に対するテスト方法と実施の形態８の欠陥解析方法を併用して良否判定を行うと、特定の電気的特性の不良が生じる現象がウエハ全体におよぼす影響を認識することができる。
【０１３６】
また、実施の形態７にあったような特定の分布の欠陥は特定の電気的特性の不良原因に集中することが多く、実施の形態７に実施の形態８の方法を取り入れることは有効である。
【０１３７】
また、実施の形態４で説明したように、新規不良合計チップ数Ｎ１TOTALと電気テスタによる総合テストの不良数との比較によって検査装置による不良原因が絞り込めない場合、実施の形態８の欠陥検出方法によって特定の電気的特性の不良原因を絞り込むことにより、時間がかかるオフラインでの複数のテスト法のうち、絞り込んだ不良原因を検証するための方法を適切に選択することができるため、不良原因をより早く発見することができる。
【０１３８】
＜方法＞
実施の形態８の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３における良／不良判定を特定の電気的特性の不良原因に基づいてい行う。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は所定の検出サイズで特定分布の新規欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１３９】
＜＜実施の形態９＞＞
＜原理＞
実施の形態１〜８までは、各工程で新規に検出された新規欠陥のみをデータとして用いてきたが、新規欠陥が後の工程に与える影響を考慮して、新規欠陥が後の工程でも現れる再欠陥を検出対象とした欠陥解析方法を行ったのが実施の形態９である。
【０１４０】
例えば、図２において、１２はＤ工程で新規に検出された新規欠陥９のうち、Ｅ工程で再び検出された再欠陥である。特定工程の新規欠陥の後続工程における再欠陥を検出対象とすることにより、新規検出のときは小さくても後の工程では成長して大きくなるような欠陥の影響を定量的に認識することができる。
【０１４１】
また、解析できるのは図２における１２のような新規欠陥検出直後の工程における再欠陥ばかりではなく、１３のようにさらに後の工程で再検出された再欠陥をデータとして用いることができる。
【０１４２】
実施の形態９のように、再欠陥の有無とテスタによる良否とによる分類を行った後、実施の形態１同様、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程（対象となる欠陥が図２の再欠陥１２の場合はＤ工程）の新規欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における新規欠陥の欠陥検査を行った検査装置の感度認識及び所定の工程における新規欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１４３】
また、新規欠陥の有無とテスタによる良否とによる第１の分類による各検出サイズの致命率と当該新規欠陥の再欠陥の有無それぞれとテスタによる良否とによる第２の分類による各検出サイズの致命率とを比較することにより、再欠陥の検出サイズと新規欠陥の検出サイズとの対応関係を認識することができる。例えば、Ｄ工程における新規欠陥の検出サイズが１μｍ以上の致命率とＥ工程における再欠陥の検出サイズが２μｍ以上の致命率とが近い値となる場合、Ｄ工程で１μｍ程度あった新規欠陥がＥ工程で２μｍ程度に成長したと推測することができる。
【０１４４】
＜方法＞
実施の形態９の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３，Ｓ４の「新規欠陥」を「再欠陥」に置き換える。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は特定分布の再欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１４５】
＜その他＞
さらに解析できるの再欠陥は図２における１２や１３のように図２において単独に分類されているものとは限らない。例えば図２における新規欠陥ｌ０と再欠陥１２とを合わせたもの（新規欠陥と前工程の新規欠陥の再欠陥の和）をデータとして用いることもできる。また、所定の検出サイズで検出される新規欠陥のうち、顕微鏡等を用いた観察などによる手動あるいは自動で特定される条件（特定の形状等）を満足する新規欠陥のみをデータとして用いてもよい。
【０１４６】
このように所望の分類がなされた欠陥の有無と良否判定に基づき、実施の形態１の図４に示すような４つの種類分け、あるいは、実施の形態７の図１２に示されるような４つの種類分けと計算に含めない領域の５つに分類することにより、様々な条件を満足する新規欠陥の欠陥解析を行うことができる。
【０１４７】
＜＜実施の形態ｌ０＞＞
＜原理＞
実施の形態１〜９は、１枚のウエハ上にある欠陥のみをデータとして用いてきたが、複数枚のウエハ上にある欠陥をデータとして用いて実施の形態１〜９の欠陥解析方法のうちいずれかの方法を実行したの実施の形態１０である。
【０１４８】
例えば、ロット内の複数枚のウエハにおけるチップ数の分類を合計し解析することにより、ロット単位での欠陥解析を行う。これは、ロットをさらに束ねた処理バッチ単位などで解析を行っても同様である。
【０１４９】
このように、実施の形態１０の欠陥解析方法は、複数枚のウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って欠陥解析を行うことにより、統計的な信頼性の高い欠陥解析を行うことができる。
【０１５０】
例えば、１枚のウエハにおいて、計算に用いる４つの種類分けのうち、分類された領域に該当するチップ数が極端に少ない場合、ウエハ１枚での欠陥解析での信頼性は低下する恐れがあるが、実施の形態１０のよるに複数枚単位で分類して欠陥解析を行うことにより、一度の欠陥解析処理に計算する総チップ数を多くすることができる分、統計的な信頼性が高まるのは明らかである。
【０１５１】
＜方法＞
解析対象とするウエハを複数枚にすることにより、実施の形態１〜９で述べた方法をそのまま採用することができる。
【０１５２】
＜＜実施の形態１１＞＞
＜原理＞
実施の形態１〜１０においては、欠陥の「有る、無し」をもってチップを分類し、１つのチップに存在する欠陥数を１個以上のものを同一種類に分類していたが、これを１つのチップに存在する欠陥個数により分類する。例えば、所望の分類を同一チップに存在する欠陥が１個のもの、あるいは２個以上のもの３個以上のものというようにし分類し、欠陥個数を考慮した欠陥の有無とテスタによる良否とによるって、実施の形態１の図４に示すような４つの種類分け、あるいは、実施の形態７の図１４に示されるような４つの種類分けと計算に含めない領域の５つに分類することにより欠陥解析を行う。
【０１５３】
実施の形態１１のように、欠陥個数を考慮した欠陥の有無とテスタによる良否とによる分類を行った後、実施の形態１同様、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程の欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における欠陥の欠陥検査を行った検査装置の感度認識及び所定の工程における欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１５４】
さらに、実施の形態１１の欠陥解析方法は、欠陥個数により分類することにより、欠陥が集合した状態で発生するクラスタとよばれるものと、そうでない通常の分布の欠陥の歩留まりに対する影響をそれぞれ分離して解析することができる。
【０１５５】
＜方法＞
実施の形態１１の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３〜Ｓ６の「新規欠陥」を「欠陥個数を考慮した新規欠陥」に置き換える。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は所定の検出サイズで特定分布の欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１５６】
＜＜実施の形態１２＞＞
実施の形態１〜１１に示したような解析方法をプログラムとしてＣＤＲＯＭ等の記録媒体に記憶させて実行させたのが実施の形態１２である。
【０１５７】
図１６はこの発明の実施の形態１２である欠陥解析システムの第１の態様の構成を示す説明図である。同図に示すように、制御部３１は、実施の形態１〜１１に示した解析方法の少なくとも１つを欠陥解析プログラムとして格納したＣＤＲＯＭ等の記録媒体３２より欠陥解析方法を読み込むことができる。
【０１５８】
一方、検査装置４１はＡ工程及びＣ工程直後における欠陥検出を行い、ウエハ上の欠陥座標位置及び欠陥サイズを検出して欠陥情報を制御部３１に出力する。同様に検査装置４２はＡ工程及びＤ工程直後における上記欠陥情報を制御部３１に出力し、検査装置４３はＢ工程、Ｅ工程及びＦ工程直後における上記欠陥情報を制御部３１に出力する。
【０１５９】
また、電気テスタ３３は前工程の最終工程であるＦ工程後のデバイスに対する電気テストを行い、そのテスト結果である良否判定情報を制御部３１に出力する。なお、Ｆ工程の終了後は、チップの切断、ボンディング、樹脂封止等の後工程に移る。
【０１６０】
そして、制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における欠陥情報と電気テスタ３３から得られる良否判定情報とに基づき、記録媒体３２より読み込んだ欠陥解析方法を実行する。
【０１６１】
例えば、記録媒体３２に記録された欠陥解析プログラムが実施の形態１の欠陥解析方法である場合、制御部３１は、図６で示した実施の形態１と同様の処理で実行する。すなわち、ステップＳ１〜Ｓ７の処理を制御部３１の制御下で行い、特に、ステップＳ１の処理は検査装置を用いて行い、ステップＳ２の処理は電気テスタを用いて行うことになる。
【０１６２】
なお、ステップＳ１の新規欠陥の座標を抽出する処理は、欠陥情報が各工程の欠陥座標位置及び欠陥サイズからなる場合、欠陥情報に基づき各工程の新規欠陥の座標を求めることとなる。
【０１６３】
なお、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０１６４】
図１７はこの発明の実施の形態１２である欠陥解析システムの第２の態様の構成を示す説明図である。同図に示すように、検査装置４０はＡ工程〜Ｆ工程直後における欠陥検出を行い、その検出結果である欠陥情報を一括して制御部３１に出力する。他の構成は図１６で示した第１の態様と同様である。
【０１６５】
このように、各工程の欠陥検出に際して、第１の態様のように複数の検査装置を用いてもよく、第２の態様のように１つの検査装置を用いてもよい。
【０１６６】
このように、実施の形態１２の欠陥解析システムは、実施の形態１〜１１で述べた欠陥解析方法を記録媒体３２に予め記録しておけば、実施の形態１〜１１述べた欠陥解析が自動的に行え、製造工程への効果的な対策をより早期行うことができる。
【０１６７】
なお、第２の態様においても、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０１６８】
加えて、第２の態様の構成では、検査装置４０自体（検査装置４０に専用のデータ処理システムが付属される場合を含む）が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有してもよい。この場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を検査装置４０から取り込む処理となる。
【０１６９】
＜＜製造工程の改善＞＞
実施の形態１〜１１の欠陥解析方法による解析結果を用いて、製造工程の改善を行うことができる。例えば、実施の形態３の欠陥解析方法によって最大工程不良チップ数ＮＢMAXが多く、対策重要工程の上位に順位付けられた工程の製造装置のクリーニング頻度を高める等により、その製造工程の改善を行うことができる。
【０１７０】
半導体装置の製造に際して、歩留まりを低下させないために製造装置のクリーニングは重要であるが、クリーニング作業が人手を要したり製造装置の稼働率を低下させるため、クリーニングは必要最小限に抑える必要がある。
【０１７１】
したがって、実施の形態３の欠陥解析方法による解析結果に基づき、対策重要工程の上位に順位付けられた工程の製造装置を重点的にクリーニングすることにより、クリーニングを有効に行い過不足のない適正な生産ラインを得ることができる。
【０１７２】
さらに、各製造装置単体で行っている装置発塵の検証方法、例えば、製品でないウエハを装置に通して得られる発塵量や装置配管での発塵量モニタによって検出された発塵量と実施の形態１〜１１の欠陥解析方法の解析結果との相関を予め求めておくことにより、将来的には上記解析結果を待たずして、過去の相関から発塵量の増大が歩留まりに影響を与える製造装置を検知し、その製造装置を重点的に改善することもできる。
【０１７３】
また、上述したクリーニング頻度の増減以外にも製造装置を改善することができる。例えば、真空装置を用いる工程Ｘにおいて、発塵を防ぐためにチャンバー内の気圧の増減を意図的に時間をかけて行うと、工程Ｘのスループットを劣化させることになる。そこで、実施の形態１〜１１の欠陥解析方法の解析結果によって、真空装置のチャンバー内の気圧の増減が早すぎると歩留まりに影響があると判定した場合は、スループットを多少犠牲にしても歩留まりを向上させるため工程Ｘを時間をかけて行うことの価値は十分にあると認識することができる。
【０１７４】
また、特定の分布をしている欠陥が成膜装置を用いた工程Ｙで発見され、実施の形態７の欠陥解析方法によって、工程Ｙによる特定分布の欠陥が歩留まりに影響を与えたと判定された場合、図１８に示すように、チャンバー内の噴出口１６からの気体の噴出軌跡と欠陥の分布状態とが一致すれば、その噴出口が不良原因である可能性が高い。そこで、工程Ｙが用いた成膜装置の噴出口に関する改善策を優先的に実施することにより、かなり高い確率で歩留まりの向上を図ることができる。
【０１７５】
なお、成膜装置の噴出口に関する改善策としては、主として噴出口のクリーニングがあるが、他にも噴出するタイミング、噴出する気体の流量の調節、レシピの変更、噴出口の位置，形状の変更等の成膜装置自体の改善等がある。
【０１７６】
また、成膜装置を用いる工程Ｙ以外の工程Ｚで特定分布の欠陥が歩留まりに影響を与えたと判定された場合でも、ウエハを扱うロボットアームの接触やウエハ保持具の不具合等を不良原因として絞り込むこともができるため、工程Ｚがロボットアームやウエハ保持具を用いる場合、実施の形態７の欠陥解析方法による解析結果によって有効に改善を図ることができる。
【０１７７】
また、具体的な不良原因が容易に特定できない場合でも、実施の形態１〜１１の解析結果に基づく製造工程の改善はもちろん可能である。例えば、ドライエッチング工程が、実施の形態１〜１１の欠陥解析方法によって歩留まりに影響を与えたと判定された場合、ドライエッチング装置の構造、材質、レシピ、使用材料の純度などの検討を集中的に行うことにより、ドライエッチング工程を改善して歩留まりの高い生産ラインを得ることができる。
【０１７８】
さらに、実施の形態１〜１１の欠陥解析方法を実施の形態１２の欠陥解析システムを用いて行うことにより、手作業に比べて解析時間を短時間に抑えながら、大量のデータによって統計的に信頼できる解析結果を得ることができるため、製造工程の改善に大変有効である。
【０１７９】
＜＜実施の形態１３＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行い、各工程の致命率ＲＦを求める。
【０１８０】
そして、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFを、上記過去の解析処理によって求めた致命率ＲＦと新たに検出した新規欠陥数とによって算出した後、全工程の歩留まりを推定して工程管理を行う。
【０１８１】
＜方法＞
図１９はこの発明の実施の形態１３である歩留まり推定方法（工程管理方法）を示すフローチャートである。具体的な内容を示すため、実施の形態１３では実施の形態１と同様デバイス（集積回路）がＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。以下、実施の形態１３の歩留まり推定方法の処理手順について説明する。
【０１８２】
同図を参照して、ステップＳ７１で、検査装置を用いてＡ〜Ｆ工程それぞれにおける新規欠陥の座標及び検出サイズを抽出し、ステップＳ７２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ７３で、Ａ〜Ｆ工程それぞれにおいて、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【０１８３】
次に、ステップＳ７４において、Ａ〜Ｆ工程それぞれにおいて、ステップＳ７３で検出された新規欠陥とステップＳ７２で得た良否判定結果との照合をウエハマップ上で行い、新規欠陥の有無及び良・不良判定に基づき、実施の形態１の図４の▲１▼〜▲４▼に示すように４つに分類する。
【０１８４】
その後、ステップＳ７５において、４つに分類されたチップの数に基づき、実施の形態１で述べた(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０１８５】
以上、ステップＳ７１〜Ｓ７５の処理からなる過去の解析処理の解析結果によって所定のデバイスを製造する場合のＡ〜Ｆ工程それぞれの致命率ＲＦを得ることができる。その後、所定のデバイスを同じＡ〜Ｆ工程で新たに製造する場合の歩留まりを推定する現在の推定処理が以下のステップである。
【０１８６】
ステップＳ７６において、新たな集積回路の製造時におけるＡ〜Ｆ工程の推定歩留まりＢＤA〜ＢＤFを求める。その内容は以下の通りである。
【０１８７】
まず、過去の解析処理のステップＳ７１と同様に、検査装置を用いて、新たに行うＡ〜Ｆ工程それぞれにおける新規欠陥の座標及び検出サイズを抽出し、過去の解析処理のステップＳ７３と同様に、新たに行うＡ〜Ｆ工程それぞれにおいて、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【０１８８】
そして、新たに検出した新規欠陥チップ数とステップＳ７５の過去の解析処理で求めた致命率ＲＦとに基づき、新たな集積回路の製造時における各工程の推定歩留まりを求める。
【０１８９】
例えば、Ｄ工程において検査装置で検出した新規欠陥チップＮＣDが４８チップの場合、ステップＳ７５で求めた致命率ＲＦ（仮に、６２．５％とする。）を用いて、Ｄ工程の工程不良チップ数ＮＢDは下記(VII)のように求めることができる。
ＮＢD＝ＮＣD×ＲＦ＝３０…(VII)
そして、Ｄ工程単独の推定歩留まりＢＤDは、全チップ数ＡＣとすると下記(VIII)式のように求めることができる。
ＢＤD＝（ＡＣ−ＮＢD）／ＡＣ＝０．７７８…(VIII)
同様に、他の工程であるＡ工程〜Ｃ工程、Ｅ工程及びＦ工程における推定歩留まりＢＤA〜ＢＤC，ＢＤE及びＢＤFも求める。
【０１９０】
最後に、ステップＳ７７において、(IX)式に示すように、全工程における推定歩留まりＢＤALLを求める。
ＢＤALL＝ＢＤA・ＢＤB・ＢＤC・ＢＤD・ＢＤE・ＢＤF…(IX)
このように、実施の形態１３の歩留まり推定方法では、過去の解析結果（ステップＳ７１〜Ｓ７５）を参照して、最新情報である現在実行中の各工程の新規欠陥チップ数に基づき、最新のデバイス製造時の歩留まりを精度良く推定することができる。
【０１９１】
＜＜実施の形態１４＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１４では実施の形態１３と異なり、新規欠陥の検出サイズを複数に区分した上で上記４つの分類を行い、サイズ区分毎の致命率ＲＦを求める。
【０１９２】
実施の形態１４では、新規欠陥の検出サイズが１μｍ未満の場合、１μｍ以上２μｍ未満の場合、及び２μｍ以上の場合の３通りにサイズ区分している。すなわち、Ａ工程〜Ｆ工程それぞれに３通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、３通りの検出サイズの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０１９３】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥の検出サイズ毎に区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０１９４】
（ステップＳ７４に関連して）
新規欠陥の検出サイズが１μｍ未満の場合は、１３５チップをチップ単位で、図２０に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品５チップ、▲４▼欠陥有り・不良品１９チップ、▲５▼サイズ不適合（１μｍ未満以外）の欠陥有り３０チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９５】
新規欠陥のサイズが１μｍ以上２μｍ未満の場合は、１３５チップをチップ単位で、図２１に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品４チップ、▲４▼欠陥有り・不良品１７チップ、▲５▼サイズ不適合（１μｍ以上２μｍ未満以外）の欠陥有り２４チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９６】
新規欠陥のサイズが２μｍ以上の場合は、１３５チップをチップ単位で、図２２に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品０チップ、▲４▼欠陥有り・不良品９チップ、▲５▼サイズ不適合（２μｍ以上以外）の欠陥有り３６チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９７】
（ステップＳ７５に関連して）
新規欠陥のサイズが１μｍ未満の場合（図２０）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが１μｍ未満の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、図２０の例では、致命率ＲＦ＝０．３７５となる。
【０１９８】
新規欠陥のサイズが１μｍ以上２μｍ未満の場合（図２１）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが１μｍ以上２μｍ未満の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２１の例では、致命率ＲＦ＝０．７８６となり、新規欠陥のサイズが１μｍ未満の新規欠陥の致命率ＲＦより高くなっている。
【０１９９】
新規欠陥のサイズが２μｍ以上の場合（図２２）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが２μｍ以上の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２２の例では、致命率ＲＦ＝１．０となり、新規欠陥のサイズが１μｍ以上２μｍ未満の新規欠陥の致命率ＲＦよりさらに高く完全致死となっている。
【０２００】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が新規欠陥の検出サイズによって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２０１】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、１μｍ未満の場合、１μｍ以上２μｍ未満の場合、及び２μｍ以上の場合の３通りに区別して行う。但し、１チップの２ヶ以上の欠陥があるものについてはその中で一番大きな欠陥サイズを採用して分類する。
【０２０２】
例えば、１μｍ未満の新規欠陥が２３チップ、１μｍ以上２μｍ未満の新規欠陥が１０チップ、２μｍ以上の新規欠陥が１５チップに分布したことを検知された場合、１μｍ未満の新規欠陥の不良チップ個数＝２３×０．３７５＝８．６チップ、１μｍ以上２μｍ未満の新規欠陥の不良チップ個数＝１０×０．７８６＝７．９チップ、２μｍ以上の新規欠陥の不良チップ個数＝１５×１．０＝１５チップとなる。
【０２０３】
その結果、Ｄ工程の工程不良チップ数ＮＢ＝８．６＋７．９＋１５．０＝３１．５チップとなる。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２０４】
このように、実施の形態１４の歩留まり推定方法では、新規欠陥の検出サイズ毎に区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの粒度分布と現在の推定時のウエハの粒度分布とが異なっていても精度よく歩留まりを推定することができる。例えば、Ｄ工程が成膜工程であって、材料ガスの噴出口のクリーニングが十分でなく、粒径の揃った３μｍ以上の異物が発生した場合にも精度よく推定することができる。
【０２０５】
従来、ＪＩＳ規格Ｂ９９２０に示されるように、粒径と累積頻度の関係は図２３に示すような単純なべき上の関係で近似されていたにすぎなかったが、実施の形態１４では新規欠陥の検出サイズ毎に独立した致命率が求められているため、図２４に示すような単純な関係にない新規欠陥がウエハ上に発生した場合にも対応することができる。
【０２０６】
実施の形態１４のステップＳ７５で算出された、各工程における新規欠陥の検出サイズ毎の致命率は、実際の過去の結果に基づいて算出されているため、たとえ検出したときは小さいサイズの欠陥でも後に成長して上下のレイヤーを突き破る欠陥の有無や、レイヤーごとのデバイスパターンの粗密によってデバイスに影響を与える欠陥のサイズが異なる場合も考慮した値となるため、ステップＳ７６，Ｓ７７で精度良く推定歩留まりを算出することができる。
【０２０７】
なお、実施の形態１４では、新規欠陥のサイズを１μｍ単位で３種類に区別したがが、区別する大きさ、区別する数は任意に設定することができる。
【０２０８】
また、実施の形態１４では、Ｄ工程の新規欠陥が２μｍ以上の場合は完全致死であることが判明したが、必ずしも電子顕微鏡等で実測されるサイズに対応させる必要はない。新規欠陥のサイズの大小関係が明確な区別が可能であれば十分である。実施の形態１４のように連続的な欠陥サイズので区別されずとも、大中小の３区分でその３区分それぞれの致命率に基づいて推定歩留まりを算出することもできる。
【０２０９】
＜＜実施の形態１５＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１５では実施の形態１３と異なり、同一チップに存在する新規欠陥の個数によって複数に区分した上で上記４つの分類を行い、個数区分毎の致命率ＲＦを求める。
【０２１０】
実施の形態１５では、新規欠陥の個数が１ヶ所単独の場合、２カ所存在の場合、及び３ヶ所以上の場合の３通りに区分している。すなわち、Ａ工程〜Ｆ工程それぞれに３通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、３通りの個数の新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２１１】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥の個数によって区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２１２】
（ステップＳ７４に関連して）
新規欠陥のサイズが１ヶ所単独の場合は、１３５チップをチップ単位で、図２４に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品８チップ、▲４▼欠陥有り・不良品３１チップ、▲５▼個数不適合（１ヶ所単独以外）の欠陥有り６チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１３】
新規欠陥のサイズが２カ所存在の場合は、１３５チップをチップ単位で、図２５に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品１チップ、▲４▼欠陥有り・不良品４チップ、▲５▼個数不適合（２カ所存在以外）の欠陥有り４０チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１４】
新規欠陥のサイズが３ヶ所以上の場合は、１３５チップをチップ単位で、図２６に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品０チップ、▲４▼欠陥有り・不良品１チップ、▲５▼個数不適合（３ヶ所以上以外）の欠陥有り４４チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１５】
（ステップＳ７５に関連して）
新規欠陥のサイズが１ヶ所単独の場合（図２４）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が１ヶ所単独の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、図２４の例では、致命率ＲＦ＝０．６１５となる。
【０２１６】
新規欠陥の個数が２カ所存在の場合（図２５）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が２カ所存在の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２５の例では、致命率ＲＦ＝０．６２５となり、新規欠陥の個数が１ヶ所単独の新規欠陥の致命率ＲＦより高くなっている。
【０２１７】
新規欠陥の個数が３ヶ所以上の場合（図２６）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が３ヶ所以上の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２６の例では、致命率ＲＦ＝１．０となり、新規欠陥の個数が２カ所存在の新規欠陥の致命率ＲＦよりさらに高く完全致死となっている。
【０２１８】
このように、同一チップに存在する新規欠陥数が多くなるほど致命率ＲＦが高くなっている。以下、その理由を考える。欠陥検査は対象とするチップの面積を１００％測定しているとは限らず、領域によっては感度が低下していたり全く測定されていない場合もある。このような場合、特定の原因により１チップに集中して欠陥が発生していたとしても、全欠陥数が検出されていない場合がある。
【０２１９】
一方、欠陥はチップ内の位置によって、パターンの粗密や冗長回路の多少で致命になる場合とならない場合がある。これは検出されている欠陥はもちろん検出されていない欠陥にも当てはまる。すなわち、同一チップで検出されている欠陥数が多いほど、実際に存在する欠陥数が多く致命になっている可能性が高いと考えられる。
【０２２０】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が新規欠陥の個数によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２２１】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、１ヶ所単独の場合、２カ所存在の場合、及び３ヶ所以上の場合の３通りに区別して行う。
【０２２２】
例えば、１ヶ所単独の新規欠陥が３３チップ、２カ所存在の新規欠陥が２チップ、３ヶ所以上の新規欠陥が１３チップに分布したことを検知された場合、１ヶ所単独の新規欠陥の不良チップ個数＝３３×０．６１５＝２０．３チップ、２カ所存在の新規欠陥の不良チップ個数＝２×０．６２５＝１。３チップ、３ヶ所以上の新規欠陥の不良チップ個数＝１３×１．０＝１３チップとなる。
【０２２３】
その結果、Ｄ工程の工程不良チップ数ＮＢ＝２０．３＋１．３＋１３．０＝３４．６チップとなる。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２２４】
このように、実施の形態１５の歩留まり推定方法では、新規欠陥の個数毎に区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、図２７に示すように、過去の解析時のウエハの集合分布（Ｌ１）と現在の推定時のウエハの集合分布（Ｌ２）とが異なっていても精度よく歩留まりを推定することができる。例えば、Ｄ工程が成膜工程であって、材料ガスの噴出口のクリーニングが十分でなく、噴出口付近のチップに異物が集中して発生した場合でも精度よく推定することができる。
【０２２５】
単純に無作為に欠陥が分布しているとして解析すれば、推定歩留まりの精度は劣化するが、新規欠陥の個数別に区別された致命率ＲＦが求められているため、異物が集中する等、解析時と異なる集合分布の新規欠陥がウエハ上に発生した場合にも対応することができる。
【０２２６】
なお、実施の形態１５では、新規欠陥の個数を１個単位で３種類に区分したがが、さらに多い種類で区分しても良い。ただし、存在数の上限は概ね１０個で良い。例えば、１つのウエハに１００チップ存在し、新規欠陥が無作為に５００個あった場合、１〜１０個で分類すれば９８％のチップが含まれ、１〜１１個で分類すれば９９％以上のチップが確実に含まれるため、実用上、１０個程度で十分である。
【０２２７】
１０個を上回る新規欠陥が１チップに存在する場合は、特定の原因によって特定の分布をしていると見なせることが大部分であるため、「区分した最大存在数以上」に分類すれば十分である。したがって、実用上十分な精度の範囲で個数の上限を設定することにより、過去の解析及び現在の推定の簡便化を図ることができる。
【０２２８】
＜＜実施の形態１６＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１６では実施の形態１３と異なり、同一チップに存在する新規欠陥の特定分布によって複数に区別した上で上記４つの分類を行い、特定分布区分毎の致命率ＲＦを求める。
【０２２９】
実施の形態１６では、図２８に示すようなウエハ２０上の特定分布にある新規欠陥９と、特定分布以外の新規欠陥との２通りに区別している。すなわち、Ａ工程〜Ｆ工程それぞれに２通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、２通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２３０】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥が特定分布に存在するか否かで区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２３１】
（ステップＳ７４に関連して）
新規欠陥が特定分布に存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定分布不適合（特定分布以外の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２３２】
新規欠陥が特定分布以外に存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定分布不適合（特定分布の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２３３】
（ステップＳ７５に関連して）
新規欠陥が特定分布に存在する場合について、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２３４】
新規欠陥が特定分布以外に存在する場合それぞれについて、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２３５】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が特定分布での存在の有無によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２３６】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、新規欠陥が特定分布に存在する場合、及び新規欠陥が特定分布以外に存在する場合の２通りに区別して行う。
【０２３７】
そして、新規欠陥が特定分布に存在するチップ数にその致命率を掛け合わせることにより、新規欠陥が特定分布に存在する場合の不良チップ個数を算出するとともに、新規欠陥が特定分布以外に存在するチップ数にその致命率を掛け合わせることにより、新規欠陥以外が特定分布に存在する場合の不良チップ個数を算出する。
【０２３８】
そして、新規欠陥が特定分布に存在する場合の不良チップ個数と新規欠陥が特定分布以外に存在する場合の不良チップ個数とを足し合わせることにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２３９】
このように、実施の形態１６の歩留まり推定方法では、新規欠陥が特定分布への存在の有無で区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの特定分布と現在の推定時のウエハの特定分布との状態が異なっていても精度よく歩留まりを推定することができる。
【０２４０】
なお、実施の形態１６では、特定分布を１種類のみ示したが、複数種の特定分布を用いても良いことは勿論である。例えば、特定分布が３種類ある場合、新規欠陥が３種類の特定分布のそれぞれに存在する場合の３通りと、３種類の特定分布以外に存在する場合の１通りの計４通りに分類して、致命率の解析、不良チップ個数の推定を行うことになる。
【０２４１】
＜＜実施の形態１７＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１７では実施の形態１３と異なり、同一チップに存在する新規欠陥の形状種別によって複数に区別した上で上記４つの分類を行い、形状区分毎の致命率ＲＦを求める。
【０２４２】
なお、新規欠陥の形状種別は光学顕微鏡や電子顕微鏡等で観察することにより認識することができる。欠陥形状種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。
【０２４３】
実施の形態１７では、特定形状の新規欠陥と、特定形状以外の新規欠陥との２通りに区分している。すなわち、Ａ工程〜Ｆ工程それぞれに２通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、２通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２４４】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ特定形状の新規欠陥が存在するか否かで区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２４５】
（ステップＳ７４に関連して）
特定形状の新規欠陥が存在する場合について、▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定形状不適合（特定形状以外の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２４６】
特定形状以外の新規欠陥が存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定形状不適合（特定形状の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２４７】
（ステップＳ７５に関連して）
特定形状の新規欠陥が存在する場合について、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２４８】
特定形状以外の新規欠陥が存在する場合それぞれについて、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２４９】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が特定形状の有無によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２５０】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、特定形状の新規欠陥が存在する場合、及び特定形状以外の新規欠陥が存在する場合の２通りに区別して行う。
【０２５１】
そして、特定形状の新規欠陥が存在するチップ数にその致命率を掛け合わせることにより、特定形状の新規欠陥が存在する場合の不良チップ個数を算出するとともに、特定形状以外の新規欠陥が存在するチップ数にその致命率を掛け合わせることにより、新規欠陥以外が特定分布に存在する場合の不良チップ個数を算出する。
【０２５２】
そして、特定形状の新規欠陥が存在する場合の不良チップ個数と特定形状以外の新規欠陥が存在する場合の不良チップ個数とを足し合わせることにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２５３】
特定形状の原因となる欠陥種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。パターン欠陥としては、ショート（本来分離すべき２つの配線あるいは層がショートしている）、断線（本来接続されるべき配線あるいは層が分離されている）、形状異常（パターンの形状が異常になっている）等がある。ショート、断線については異物をマスクとしたパターニング等が原因として考えられる。異物としては付着異物、エッチング残査等があり、汚染物質付着としてはウエット漕の汚染物付着等があり、傷としては例えばハンドリングミスによってウエハを引っ掻いた場合に生じる傷が考えられる。
【０２５４】
このような欠陥種別によって特定形状の欠陥が形成されるため、特定形状の新規欠陥は発生原因と密接に関連する場合が多い。したがって、実施の形態１７の歩留まり推定方法では、特定形状の新規欠陥が存在するか否か区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、歩留まりを高精度に推定することができる。
【０２５５】
なお、実施の形態１７では、特定形状が１種類の場合を示したが、複数種の特定形状を用いても良いことは勿論である。例えば、特定形状が３種類ある場合、３種類の特定形状の新規欠陥がそれぞれに存在する場合の３通りと、３種類の特定形状以外の新規欠陥が存在する場合の１通りの計４通りに分類して、致命率の解析、不良チップ個数の推定を行うことになる。
【０２５６】
＜＜実施の形態１８＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１８では実施の形態１３と異なり、同一チップに存在する新規欠陥の検出サイズ、検出個数、特定分布上での新規欠陥の存在性、特定形状の有無等の種々の条件のうち、少なくとも２つの組合せによって複数に区分した上で上記４つの分類を行い、組合せ条件区分毎の致命率ＲＦを求める。
【０２５７】
実施の形態１８では、表２に示すように、新規欠陥の検出サイズ（４通り）と同一チップに存在する新規欠陥数（１１通り）との４４通りに区別している。すなわち、Ａ工程〜Ｆ工程それぞれに４４通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、４４通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２５８】
【表２】
【０２５９】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ条件区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２６０】
（ステップＳ７４に関連して）
組合せ条件区分それぞれについて、▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼条件不適合の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２６１】
（ステップＳ７５に関連して）
組合せ条件区分それぞれについて、(V)式に示すように良品率ＲＧに基づき、表２に示すように、致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、表２において、「不明」と記されている箇所は該当欠陥が存在せず致命率が算出できなかった場合を意味する。
【０２６２】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が表２の区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２６３】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、表２に沿った区別をして行う。但し、１チップの２ヶ以上の欠陥があるものについてはその中で一番大きな検出サイズを採用して分類する。また、上記以外でも所定の条件を予め設定しておき、１チップの２ヶ以上の欠陥があるものについては所定の条件によって検出サイズを採用しても良い。
【０２６４】
そして、区分されたそれぞれの新規欠陥のチップ数に対応の致命率を掛け合わせることにより、区別されたそれぞれ新規欠陥による不良チップ個数を算出する。
【０２６５】
そして、区別されたそれぞれ新規欠陥による不良チップ個数のすべてを合計することにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２６６】
このように、実施の形態１８の歩留まり推定方法では、同一チップに存在する新規欠陥の検出サイズ、検出個数、特定分布上での存在、特定形状の有無等の種々の条件の組合せによって複数に区分した致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの種々の状態と現在の推定時のウエハの種々の状態とが異なっていてもかなり精度よく歩留まりを推定することができる。
【０２６７】
＜＜実施の形態１９＞＞
＜原理＞
実施の形態１３〜１８は、１枚のウエハ上にある欠陥のみを過去の解析データとして用いてきたが、複数枚のウエハ上にある欠陥を過去の解析データとして用いて実施の形態１３〜１８の歩留まり推定方法のうちいずれかの方法を実行したの実施の形態１９である。
【０２６８】
例えば、ロット内の複数枚のウエハにおけるチップ数の分類を合計し解析することにより、ロット単位での過去の欠陥解析を行う。これは、ロットをさらに束ねた処理バッチ単位などで解析を行っても同様である。
【０２６９】
このように、実施の形態１９の歩留まり推定方法は、複数枚のウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って過去の欠陥解析を行うことにより、統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０２７０】
例えば、１枚のウエハにおいて、計算に用いる４つの種類分けのうち、分類された領域に該当するチップ数が極端に少ない場合、ウエハ１枚での欠陥解析での信頼性は低下する恐れがあるが、実施の形態１９のよるに複数枚単位で分類して欠陥解析を行うことにより、一度の欠陥解析処理に計算する総チップ数を多くすることができる分、統計的な信頼性が高まるのは明らかである。
【０２７１】
特に、実施の形態１８のように、区分される項目数が多い場合に、実施の形態１９は有効な方法となる。なお、過去の解析対象となる複数のウエハは粒度分布や集合分布等が同じものである必要はない。
【０２７２】
＜方法＞
過去の解析対象とするウエハを複数枚にすることにより、実施の形態１３〜１８で述べた方法をそのまま採用することができる。
【０２７３】
＜＜実施の形態２０＞＞
＜原理＞
過去の解析の結果、例えば、検出サイズが０．５μｍ未満の新規欠陥が歩留まりに全く影響を与えないことが判明した場合、検出サイズが０．５μｍ未満の新規欠陥をチップを、欠陥なしのチップとみなし、新たに図４の▲１▼あるいは▲２▼に分類し直して再解析と行うのが実施の形態２０である。
【０２７４】
このように、実施の形態２０の歩留まり推定方法は、歩留まりに対する影響に即した新規欠陥の有無の判定を行いながら、ウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って過去の欠陥解析を行うことにより、歩留まりに対する統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０２７５】
＜方法＞
歩留まりの影響に基づき再解析を行う以外は、実施の形態１３〜１８で述べた方法をそのまま採用することができる。
【０２７６】
＜＜実施の形態２１＞＞
＜原理＞
実施の形態１３〜２０では、全工程における歩留まりを推定することを最終目的としたが、工程途中までの歩留まり推定結果を活用することを主眼としたのが実施の形態２１である。
【０２７７】
Ａ〜Ｆ工程の欠陥検査が終了する前に、例えば、Ｄ工程の欠陥検査の段階でＤ工程の工程不良チップ数ＮＢを推定計算し、Ｄ工程を行う半導体製造装置の管理に利用する。
【０２７８】
従来でも、製品の欠陥検査を行って、その欠陥数の多少から半導体製造装置の異常を検知して、致命にならず歩留まりにほとんど影響を与えない小さな粒径の欠陥が増えたときに当該製造装置が異常であると誤判定したり、致命率の高い歩留まりに大きな影響を与える重大欠陥が存在しても、これらの重大欠陥を含む欠陥総数が所定の基準以下の場合は異常を見逃してしまったりして実用的ではなかった。
【０２７９】
しかしながら、実施の形態１３〜２０の歩留まり推定方法は、新規欠陥の有無及び良・不良判定に基づき、解析を行い各工程の致命率ＲＦを求め、上記過去の解析処理によって求めた致命率ＲＦと新たに検出した新規欠陥数とによって各工程の歩留まりを推定しているため、その精度は高い。
【０２８０】
したがって、異常を見逃して半導体製品の歩留まりを通常時よりも低下させたり、異常であると誤判定して不必要な製造装置のクリーニング等のために製造装置の稼働率を低下させることもない。
【０２８１】
一方、Ｄ工程までの歩留まり総計を計算することによって、後の工程を経ても経済的に十分な歩留まりが期待できないウエハの脱落や、また、十分な歩留まりが期待できない状態がロット全体に及んでいる場合はロットの脱落等を判断することができる。さらに、全工程が終了する前に良品の数がある程度予想できるため、納期と必要出荷数を確保するために必要とする新たなウエハ投入量の調整を正確に行うことができる。
【０２８２】
＜方法＞
図２９はこの発明の実施の形態２１である歩留まり推定方法を示すフローチャートである。具体的な内容を示すため、実施の形態２１では実施の形態１と同様デバイス（集積回路）がＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。以下、実施の形態２０処理の流れについて説明する。
【０２８３】
過去の解析処理であるステップＳ８１〜８５は、図１９で示したステップＳ７１〜Ｓ７５と全く同様である。
【０２８４】
以上、ステップＳ８１〜Ｓ８５の処理によって、過去の解析結果によって所定のデバイスを製造する場合のＡ〜Ｆ工程それぞれの致命率ＲＦを得ることができる。その後、所定のデバイスを同じＡ〜Ｆ工程で新たに製造する場合のステップが以下のステップである。
【０２８５】
まず、ステップＳ８６において、新たな集積回路の製造時におけ現工程の推定歩留まりを求める。例えば、現工程がＤ工程の場合、Ｄ工程の検査装置で検出した、新規欠陥検出結果に基づきＤ工程単独の推定歩留まりＢＤDを求める。
【０２８６】
そして、Ｄ工程の歩留まりＢＤDが所定の基準以下である場合、Ｄ工程の製造装置に異常があると判定する。
【０２８７】
最後に、ステップＳ８７において、現工程までにおける中途推定歩留まりＢＤMIDを求める。例えば、現工程がＤ工程の場合、ＢＤMID＝ＢＤA・ＢＤB・ＢＤC・ＢＤDとなる。
【０２８８】
そして、中途推定歩留まりＢＤMIDが所定の最低基準以下である場合、Ｅ工程、Ｆ工程を経ても経済的に十分な歩留まりが期待できないと判定する。
【０２８９】
このように、実施の形態２１の歩留まり推定方法では、過去の解析結果（ステップＳ８１〜Ｓ８５）を参照して、最新情報である現在実行中の工程の新規欠陥検出結果に基づき、デバイス製造時の中途歩留まりを推定することにより、現在稼働中の生産ラインの運営を効率的に行うことができる。
【０２９０】
＜＜実施の形態２２＞＞
＜原理＞
実施の形態１３では、算出した全工程における推定歩留まりをそのまま採用したが、推定歩留まりと実際の歩留まりとの過去の解析結果に基づき、推定歩留まりを補正したの実施の形態２２である。
【０２９１】
図３０は、過去に製造した５枚のウエハの実際の歩留まりＢＤREALと、実施の形態１３の歩留まり推定方法で求めた全工程における推定歩留まりＢＤALLとの関係を示したグラフである。同図の直線Ｌ３に示すように、実際の歩留まりＢＤREALと推定歩留まりＢＤALLとは一致していない。
【０２９２】
この原因として、欠陥検査が全ての歩留まり低下の要因を捕らえているとは限らないことや、チップ単位での均一分布の仮定と現実の分布とが完全に一致していない等が考えられる。
【０２９３】
そこで、これらの原因によるずれを考慮して、実際の歩留まりＢＤREALと推定歩留まりＢＤALLとの過去の比較結果に基づき、新たに算出した推定歩留まりＢＤALLを補正する。例えば、図３０のような関係に実際の歩留まりＢＤREALと推定歩留まりＢＤALLとがある場合、次の(X)式で補正推定歩留まりＣＢＤALLを求める。
ＣＢＤALL＝ＢＤALL−０．０５…(X)
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５と全く同様である。現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７７において、推定歩留まりＢＤALLの代わりに、補正推定歩留まりＣＢＤALLを用いる点のみ異なる。
【０２９４】
このように、実施の形態２２の歩留まり推定方法では、推定歩留まりＢＤALLと実際の歩留まりＢＤREALとの過去の比較結果に基づき、デバイス製造時の全工程における補正歩留まりを推定することにより、より精度の高い歩留まり推定が行える。
【０２９５】
なお、実施の形態２２では推定歩留まりＢＤALLの推定を実施の形態１３の歩留まり推定方法を用いて行ったが、実施の形態１４〜２０の歩留まり推定方法のうちいずれの推定方法を用いても良いのは勿論である。
【０２９６】
＜＜実施の形態２３＞＞
実施の形態１３〜２２に示したような歩留まり推定方法をプログラムとしてＣＤＲＯＭ等の記録媒体に記憶させて実行させたのが実施の形態２３である。
【０２９７】
なお、実施の形態２３である欠陥解析システムの構成としては、図１６あるいは図１７で示した構成が考えられる。図１６において、制御部３１は、実施の形態１３〜２２に示した推定方法の少なくとも１つを歩留まり推定プログラムとして格納したＣＤＲＯＭ等の記録媒体３２より欠陥解析方法を読み込むことができる。
【０２９８】
制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における過去の欠陥情報と電気テスタ３３から得られる良否判定情報とに基づき、記録媒体３２より読み込んだ歩留まり推定プログラムのうち過去の解析処理を実行する。さらに、制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における現在実行中の欠陥情報に基づき、記録媒体３２より読み込んだ歩留まり推定プログラムのうち現在の推定処理を実行する。
【０２９９】
例えば、記録媒体３２に記録された歩留まり推定プログラムが実施の形態１３の歩留まり推定方法である場合、制御部３１は、図１９で示した実施の形態１３と同様の処理で実行する。すなわち、ステップＳ７１〜Ｓ７７の処理を制御部３１の制御下で行い、特に、ステップＳ７１の処理は検査装置を用いて行い、ステップＳ７２の処理は電気テスタを用いて行うことになる。
【０３００】
なお、ステップＳ７１の新規欠陥の座標を抽出する処理は、欠陥情報が各工程の欠陥座標位置及び欠陥サイズからなる場合、欠陥情報に基づき各工程の新規欠陥の座標を求めることとなる。
【０３０１】
なお、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、歩留まり推定プログラムにおけるステップＳ７１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０３０２】
このように、実施の形態２３の欠陥解析システムは、実施の形態１３〜２２で述べた欠陥解析方法を記録媒体３２に予め記録しておけば、実施の形態１３〜２２述べた欠陥解析が自動的に行え、製造工程への効果的な対策をより早期行うことができる。
【０３０３】
【発明の効果】
以上説明したように、この発明における請求項１記載の欠陥解析方法によれば、ステップ(b)の良・不良判定による判定結果とステップ(c)の所定の識別条件を満足する新規欠陥の有無の判定結果の組合せとに基づき、複数のチップを４つに分類（新規欠陥分類）して、その分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３０４】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３０５】
また、請求項２記載の欠陥解析方法のステップ(f)は、上記新規欠陥分類に基づき、少なくとも１つの工程の新規欠陥がチップを不良にする割合と推定される致命率を算出しているため、この致命率によって欠陥を検出する検査装置の感度を定量的に認識することができる。
【０３０６】
また、請求項３記載の欠陥解析方法のステップ(g)は、上記新規欠陥分類及び上記致命率に基づき、前記少なくとも１つの工程によって不良となったチップ数と推定される工程不良チップ数を算出しているため、この工程不良チップ数によってデバイスの歩留まりに対する少なくとも１つの工程の影響を定量的に認識することができる。
【０３０７】
加えて、請求項４記載の欠陥解析方法は、ステップ(c)〜ステップ(g)を複数の検出サイズそれぞれにおいて複数回行い、少なくとも１つの工程における複数の検出サイズそれぞれの上記新規不良チップ数、上記致命率及び上記工程不良チップ数からなる解析用データを得ている。
【０３０８】
したがって、解析用データを解析することにより、複数の検出サイズそれぞれにおける上記新規不良チップ数、上記致命率及び上記工程不良チップ数を比較検討することができる。
【０３０９】
さらに、請求項５記載の欠陥解析方法のステップ(h)は、上記解析用データに基づき、複数の検出サイズのうち前記致命率が１００％となる最小の検出サイズである完全致命検出サイズ、複数の検出サイズそれぞれの上記工程不良チップ数のうち最大の値を採る最大工程不良チップ数、複数の検出サイズのうち上記最大工程不良チップ数に対応する検出サイズである最適感度検出サイズ、及び、複数の検出サイズそれぞれの上記新規不良チップ数のうち上記最適感度検出サイズに対応する最適感度新規不良チップ数のうちから、少なくとも１つを前記少なくとも１つの工程の解析結果として認識する。
【０３１０】
したがって、上記完全致命検出サイズにより歩留まりを必ず低下させる欠陥の大きさを認識することができる第１の効果、上記最大工程不良チップ数によりデバイスの歩留まりに対する少なくとも１つの工程の影響を正確に認識することができる第２の効果、上記最適感度検出サイズにより欠陥解析に最適な検出サイズを認識することができる第３の効果、上記最適感度新規不良チップ数により少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を正確に認識することができる第４の効果のうち、少なくとも１つの効果を奏することができる。
【０３１１】
請求項６記載の欠陥解析方法のステップ(i)は、所定数の工程それぞれの上記最大工程不良チップ数を比較して改善が望まれる序列で所定数の工程を順位付けするため、所定数の工程それぞれの新規欠陥の検出感度の違いに関係なく、正確に所定数の工程を改善が望まれる序列で順位付けを行うことができる。
【０３１２】
また、請求項７記載の欠陥解析方法のステップ(i)は、複数の工程それぞれの上記最適感度新規不良チップ数の合計値とステップ(b)で不良と判定されたチップ数とを比較して不良原因の検出度合いを認識しているため、複数の工程それぞれの新規欠陥の検出感度の違いに関係なく、複数の工程それぞれの新規欠陥に基づく不良原因の検出度合いを定量的に認識することができる。
【０３１３】
また、請求項８記載の欠陥解析方法のステップ(i)は、複数の生産ライン間において、少なくとも１つの工程の上記最大工程不良チップ数を比較して複数の生産ライン間の少なくとも１つの工程に関する優劣を認識しているため、複数の生産ラインそれぞれにおける少なくとも１つの工程の新規欠陥の検出感度の違いに関係なく、複数の生産ライン間の優劣を定量的に認識することができる。
【０３１４】
また、請求項９記載の欠陥解析方法のステップ(h)は、所定数の工程間における同一検出レベルに対応する上記致命率を比較して所定数の検査装置間の感度の違いを認識することにより、所定数の検査装置間の感度の違いを複雑な比較処理を行うことなく簡単に認識することができる。
【０３１５】
また、請求項１０記載の欠陥解析方法は、所定の識別条件としてウエハ上の特定の領域に存在するいう条件を含むため、特定の領域に存在する新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１６】
また、請求項１１記載の欠陥解析方法のステップ(b)は、特定の電気的特性に基づき前記複数のチップそれぞれの良・不良判定を行うステップを含むため、特定に電気的特性に絞り込んで新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１７】
また、請求項１２記載の欠陥解析方法の所定の識別条件は、少なくとも１つの工程よりも後の所定の工程において新規欠陥と同一平面位置で再度検出されるという条件を含むため、新規欠陥の成長度合いを考慮して新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１８】
また、請求項１３記載の欠陥解析方法において、ウエハは複数のウエハを含み、複数のチップは複数のウエハに形成されるチップをすべて含んでいるため、識別対象となる複数のチップ数が１つのウエハの場合より多くすることにより、統計的な信頼性の高い欠陥解析を行うことができる。
【０３１９】
また、請求項１４記載の欠陥解析方法にの記所定の識別条件は、同一チップ内に存在する新規欠陥の個数に基づく制限を含む、新規欠陥の個数を考慮して新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３２０】
この発明における請求項１５記載の記録媒体に記録された欠陥解析プログラムによれば、ステップ(b)の良・不良判定による判定結果とステップ(c)の所定の識別条件を満足する新規欠陥の有無の判定結果による組合せ基づき複数のチップを分類（新規欠陥分類）して、その分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３２１】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３２２】
この発明における請求項１６記載の記録媒体に記録された欠陥解析プログラムによれば、請求項１５記載の記録媒体に記録されて欠陥解析プログラムと同様、新規欠陥分類した分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３２３】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３２４】
また、請求項１７記載の記録媒体における欠陥解プログラムのステップ(f)は、上記新規欠陥分類に基づき、少なくとも１つの工程の新規欠陥がチップを不良にする割合と推定される致命率を算出しているため、この致命率によって欠陥を検出する検査装置の感度を定量的に認識することができる。
【０３２５】
また、請求項１８記載の記録媒体における欠陥解析プログラムのステップ(g)は、上記新規欠陥分類及び上記致命率に基づき、前記少なくとも１つの工程によって不良となったチップ数と推定される工程不良チップ数を算出しているため、この工程不良チップ数によってデバイスの歩留まりに対する少なくとも１つの工程の影響を定量的に認識することができる。
【０３２６】
この発明における請求項１９記載の工程管理方法のステップ(f)は、新たな複数の工程を構成する一の工程ごとに、新たに検出された所定の識別条件を満足する新規欠陥数と過去の複数の工程に対する解析処理で求めた一の工程の致命率とに基づき、工程単位の推定歩留まりを算出しているため、この工程単位の推定歩留まりによって新たな複数の工程を構成する一の工程による歩留まりを精度良く推定することができる。
【０３２７】
請求項２０記載の工程管理方法のステップ(g)は、ステップ(f)の後、新たな複数の工程それぞれの工程単位の推定歩留まりに基づき、新たな複数の工程全体の推定歩留まりを算出するため、新たな複数の工程全体による歩留まりを精度良く推定することができる。
【０３２８】
請求項２１記載の工程管理方法において、所定の識別条件は、新規欠陥を分類すべき複数の区分を規定した分類条件を含み、ステップ(c)は、分類条件で規定された複数の区分それぞれついて新規欠陥の有無を判定するステップを含み、ステップ(d)は、複数の区分それぞれについて、複数のチップを４つに分類するステップを含み、ステップ(e)は、複数の工程それぞれの致命率を複数の区分ごとに算出するステップを含み、ステップ(f)は、新たに検出された新規欠陥数を複数の区分に分類した数と、解析処理で求めた複数の区分それぞれの致命率とに基づき、工程単位の推定歩留まりを算出するステップを含んでいる。
【０３２９】
したがって、複数の工程それぞれについて複数の区分毎に新規欠陥、致命率が分類されて解析処理が行われた後、新たな複数の工程それぞれについて複数の区分毎に細分化して設定された致命率に基づき、工程単位の推定歩留まりをより精度良く推定することができる。
【０３３０】
請求項２２記載の工程管理方法において、複数の区分は新規欠陥の検出サイズに基づき分類される区分を含むため、解析処理時のウエハの粒度分布と歩留まり推定時のウエハの粒度分布とが異なっていても精度よく歩留まりを推定することができる。
【０３３１】
請求項２３記載の工程管理方法において、複数の区分は同一チップ内に存在する新規欠陥の個数に基づき分類される区分を含むため、解析処理時のウエハの集合分布と歩留まりの推定時のウエハの集合分布とが異なっていても精度よく歩留まりを推定することができる。
【０３３３】
請求項２４記載の工程管理方法において、複数の区分は、新規欠陥の形状に基づき分類される区分を含むため、特定形状の新規欠陥は発生原因と密接に関連する場合が多いことから、歩留まりを高精度に推定することができる。
【０３３５】
請求項２５記載の工程管理方法において、ウエハは複数のウエハを含み、複数のチップは複数のウエハに形成されるチップをすべて含んでいるため、解析処理対象となる複数のチップ数が１つのウエハの場合より多くすることにより、統計的な信頼性の高い歩留まりを推定することができる。
【０３３６】
請求項２６記載の工程管理方法において、所定の識別条件は、検出された新規欠陥のうち、歩留まりに影響がないと判断されたものを新規欠陥とみなさないという新規欠陥判断条件を含むため、統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０３３７】
請求項２７記載の工程管理方法のステップ(h)は、ステップ(g)の後、過去の複数の工程全体の推定歩留まりと実際の歩留まりとの解析結果に基づく補正値で、新たな複数の工程全体の推定歩留まりを補正するため、より精度の高い歩留まりを推定することができる。
【０３３８】
請求項２８記載の工程管理方法のステップ(f)は、前記新たな複数の工程のうち所定数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記所定数の工程の推定歩留まりを算出するステップを含むため、新たな複数の工程を構成する所定数の工程による歩留まりを精度良く推定することができる。
【図面の簡単な説明】
【図１】 新規欠陥を検出する方法を示す説明図である。
【図２】 各工程の検出欠陥個数と新規欠陥個数との関係を示すグラフである。
【図３】 実施の形態１の欠陥解析方法のウエハマップ上における新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図４】 実施の形態１によるチップ単位の分類状態を示す説明図である。
【図５】 実施の形態１の解析結果をベン図として示した説明図である。
【図６】 実施の形態１の方法の手順を示すフローチャートである。
【図７】 実施の形態２の欠陥解析方法のウエハマップ上における１μｍ以上の新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図８】 実施の形態２によるチップ単位の分類状態を示す説明図である。
【図９】 実施の形態２の方法の手順を示すフローチャートである。
【図１０】 実施の形態３の方法の手順を示すフローチャートである。
【図１１】 実施の形態４の方法の手順を示すフローチャートである。
【図１２】 実施の形態５の方法の手順を示すフローチャートである。
【図１３】 実施の形態６の方法の手順を示すフローチャートである。
【図１４】 実施の形態７の欠陥解析方法のウエハマップ上における特定分布に存在する新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図１５】 実施の形態７によるチップ単位の分類状態を示す説明図である。
【図１６】 実施の形態１２による欠陥解析システムの第１の態様の構成を示す説明図である。
【図１７】 実施の形態１２による欠陥解析システムの第２の態様の構成を示す説明図である。
【図１８】 実施の形態７による欠陥解析方法による改善例を示す説明図である。
【図１９】 実施の形態１３の方法の手順を示すフローチャートである。
【図２０】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２１】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２２】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２３】 欠陥の粒径と累積頻度との関係を示すグラフである。
【図２４】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２５】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２６】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２７】 解析したウエハと新たに検査したウエハとの集合分布の違いを示すグラフである。
【図２８】 新規欠陥の特定分布状態を示す説明図である。
【図２９】 実施の形態２１の方法の手順を示すフローチャートである。
【図３０】 推定歩留まりと実際の歩留まりとの関係を示すグラフである。
【符号の説明】
６〜１１ 新規欠陥、３１ 制御部、３２ 記録媒体、３３ 電気テスタ、４０〜４３ 検査装置。
【発明の属する技術分野】
この発明は、製造工程途中において製品の欠陥の有無が検査可能な半導体デバイスに対する電気的特性等の不良原因を解析する欠陥解析方法に関する。
【０００２】
【従来の技術】
従来、ＤＲＡＭ，マイクロコンピュータ等の半導体デバイスは複数の工程よりなる製造プロセスを経て製造され、その製造プロセスが完了した後の半導体デバイスに対して、総合的な電気的特性の良否テストを行い半導体デバイスの歩留まりを求めていた。一方、製造プロセスをなす複数の工程のうちの一工程である所定の工程後においても検査装置によって検査が行われ、欠陥が検出されていた。
【０００３】
以下、検査装置で検出される欠陥種別について述べる。欠陥種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。パターン欠陥としては、ショート（本来分離すべき２つの配線あるいは層がショートしている）、断線（本来接続されるべき配線あるいは層が分離されている）、形状異常（パターンの形状が異常になっている）等がある。ショート、断線については異物をマスクとしたパターニング等が原因として考えられる。異物としては付着異物、エッチング残査等があり、汚染物質付着としてはウエット漕の汚染物付着等があり、傷としては例えばハンドリングミスによってウエハを引っ掻いた場合に生じる傷が考えられる。
【０００４】
そして、上記製造プロセス後に判定される半導体デバイスの歩留まりと上記所定の工程後に検出される欠陥検出数とを照合することにより、上記所定の工程が半導体デバイスの歩留まりに与える影響を検査する欠陥解析を行っていた。
【０００５】
しかしながら、上記所定の工程の欠陥検出数は、１つのチップに異常に多くの欠陥が発生する集合欠陥が存在する場合に異常に大きな数となってしまう、上記所定の工程よりも前の工程で発生した欠陥が検出される数が多く含まれる場合に不確かな数となってしまう等の理由により非常に不安定な値となっている。このため、所定の工程後の欠陥検出数と歩留まりとを単純に照合するだけでは両者の相関性が低く、所定の工程が半導体デバイスの歩留まりに与える影響を正確に解析することが極めて困難であるという問題点があった。
【０００６】
【発明が解決しようとする課題】
この発明は上記問題点を解決するためになされたもので、複数の工程のうち１工程単独の欠陥数の歩留まりに対する影響を定量的に把握することができる欠陥解析方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明にかかる請求項１記載の欠陥解析方法は、複数の工程を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥を解析する方法であって、(a)前記複数の工程のうち少なくとも１つの工程それぞれの実行後に、前記少なくとも１つの工程よりも前の工程で発生した、光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを備えている。
【０００８】
また、請求項２記載の欠陥解析方法は、(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップをさらに備えている。
【０００９】
また、請求項３記載の欠陥解析方法は、(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップをさらに備えている。
【００１０】
また、請求項４記載の欠陥解析方法において、前記ステップ(c)は、複数の検出サイズそれぞれを基準サイズとして複数回行われ、前記所定の識別条件は前記基準サイズ以上という検出サイズ条件を含み、前記ステップ(d)〜ステップ(g)は前記複数回行われるステップ(c)に対応してそれぞれ前記複数回行われ、その結果、前記少なくとも１つの工程それぞれにおける前記複数の検出サイズそれぞれの前記新規不良チップ数、前記致命率及び前記工程不良チップ数からなる解析用データが得られる。
【００１１】
また、請求項５記載の欠陥解析方法は、前記複数回行われた前記ステップ(c)〜(g)の後、(h)前記解析用データに基づき、前記複数の検出サイズのうち前記致命率が１００％となる最小の検出サイズである完全致命検出サイズ、前記複数の検出サイズそれぞれの前記工程不良チップ数のうち最大の値を採る最大工程不良チップ数、前記複数の検出サイズのうち前記最大工程不良チップ数に対応する検出サイズである最適感度検出サイズ、及び、前記複数の検出サイズそれぞれの前記新規不良チップ数のうち前記最適感度検出サイズに対応する最適感度新規不良チップ数、のうちから少なくとも１つを前記少なくとも１つの工程の解析結果として認識するステップをさらに備えている。
【００１２】
また、請求項６記載の欠陥解析方法において、前記少なくとも１つの工程は２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記所定数の工程それぞれの前記最大工程不良チップ数を認識し、(i)前記所定数の工程それぞれの前記最大工程不良チップ数を比較して改善が望まれる序列で前記所定数の工程を順位付けするステップをさらに備えている。
【００１３】
また、請求項７記載の欠陥解析方法において、前記少なくとも１つの工程は前記複数の工程を含み、前記複数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記複数の工程それぞれの前記最適感度新規不良チップを認識し、(i)前記複数の工程それぞれの前記最適感度新規不良チップ数の合計値と前記ステップ(b)で不良と判定されたチップ数とを比較して不良原因の検出度合いを認識するステップをさらに備えている。
【００１４】
また、請求項８記載の欠陥解析方法において、前記デバイスは同一構成の複数のデバイスを含み、前記複数のデバイスはそれぞれ複数の生産ライン上で前記複数の工程を経て製造され、前記ステップ(b)〜(h)は複数のデバイスそれぞれに対して行われ、前記ステップ(h)は前記複数の生産ラインそれぞれの前記少なくとも１つの工程における前記最大工程不良チップ数を認識し、(i)前記複数の生産ライン間において、前記少なくとも１つの工程の前記最大工程不良チップ数を比較して前記複数の生産ラインの優劣を認識するステップをさらに備えている。
【００１５】
また、請求項９記載の欠陥解析方法において、前記少なくとも１つの工程は、工程内容は同じでかつ前記ステップ(a)の検出動作を行う検出装置が異なる２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、(h)前記所定数の工程間における同一検出レベルに対応する前記致命率を比較して前記所定数の検査装置間の感度の違いを認識するステップをさらに備えている。
【００１６】
また、請求項１０記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は前記ウエハ上の特定の領域に存在するという条件を含んでいる。
【００１７】
また、請求項１１記載の欠陥解析方法において、前記ステップ(b)は、特定の電気的特性に基づき前記複数のチップそれぞれの良・不良判定を行うステップを含んでいる。
【００１８】
また、請求項１２記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は、前記少なくとも１つの工程よりも後の所定の工程において前記新規欠陥と同一平面位置で再度検出されるいう条件を含んでいる。
【００１９】
また、請求項１３記載の欠陥解析方法において、前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含んでいる。
【００２０】
また、請求項１４記載の欠陥解析方法において、前記ステップ(c)の前記所定の識別条件は、同一チップ内に存在する前記新規欠陥の個数に基づく制限を含んでいる。
【００２１】
この発明にかかる請求項１５記載の記録媒体は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録しており、前記欠陥解析システムは、前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を出力するする少なくとも１つの検査装置と、前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、前記記録媒体は、(a)前記複数の工程のうち少なくとも１つの工程の実行後に、前記検査装置による前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである。
【００２２】
この発明にかかる請求項１６記載の記録媒体は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録しており、前記欠陥解析システムは、前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を得る少なくとも１つの検査装置と、前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、前記制御部あるいは前記少なくとも１つの検査装置は、前記複数の工程のうち少なくとも１つの工程の実行後に、前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を求める機能を有し、前記記録媒体は、(a)前記少なくとも１つの工程による光学的に検出可能な新規欠陥を取り込むステップと、(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップとを前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである。
【００２３】
また、請求項１７記載の記録媒体は、(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップをさらに前記コンピュータに実行させる。
【００２４】
また、請求項１８記載の記録媒体は、(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップをさらに前記コンピュータに実行させる。
【００２５】
この発明にかかる請求項１９記載の工程管理方法は、複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されたデバイスに対する解析処理を行った後、前記複数の工程と同じ工程からなる新たな複数の工程を経て新たなウエハ上の複数のチップにそれぞれ集積回路を新たに形成する際の歩留まりを推定する方法であって、(a)前記複数の工程それぞれの実行後に、前記複数の工程それぞれよりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記複数の工程それぞれによる光学的に検出可能な新規欠陥を検出するステップと、(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、(c)前記複数の工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、(d)前記複数の工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、(e)前記ステップ(d)の４つの分類結果に基づき、前記複数の工程それぞれの前記新規欠陥がチップを不良にする割合と推定される致命率をそれぞれ算出するステップとを備え、前記解析処理は前記ステップ(a)〜(e)を含み、(f)前記新たな複数の工程を構成する一の工程ごとに、前記ステップ(a)及び(c)と同様なステップを経て、新たに検出された前記所定の識別条件を満足する前記新規欠陥数と、前記複数の工程に対する前記解析処理で求めた前記一の工程の致命率とに基づき、工程単位の推定歩留まりを算出するステップをさらに備えている。
【００２６】
請求項２０記載の工程管理方法は、(g)前記ステップ(f)の後、前記新たな複数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記新たな複数の工程全体の推定歩留まりを算出するステップをさらに備えている。
【００２７】
請求項２１記載の工程管理方法において、前記所定の識別条件は、前記新規欠陥を分類すべき複数の区分を規定した分類条件を含み、前記ステップ(c)は、前記分類条件で規定された前記複数の区分それぞれついて前記新規欠陥の有無を判定するステップを含み、前記ステップ(d)は、前記複数の区分それぞれについて、前記複数のチップを４つに分類するステップを含み、前記ステップ(e)は、前記複数の工程それぞれの前記致命率を前記複数の区分ごとに算出するステップを含み、前記ステップ(f)は、新たに検出された前記新規欠陥数を前記複数の区分に分類した数と、前記解析処理で求めた前記複数の区分それぞれの前記致命率とに基づき、前記工程単位の推定歩留まりを算出するステップを含んでいる。
【００２８】
請求項２２記載の工程管理方法において、前記複数の区分は、前記新規欠陥の検出サイズに基づき分類される区分を含んでいる。
【００２９】
請求項２３記載の工程管理方法において、前記複数の区分は、同一チップ内に存在する前記新規欠陥の個数に基づき分類される区分を含んでいる。
【００３１】
請求項２４記載の工程管理方法において、前記複数の区分は、前記新規欠陥の形状に基づき分類される区分を含んでいる。
【００３３】
請求項２５記載の工程管理方法において、前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含んでいる。
【００３４】
請求項２６記載の工程管理方法において、前記所定の識別条件は、検出された前記新規欠陥のうち、歩留まりに影響がないと判断されたものを前記新規欠陥とみなさないという新規欠陥判断条件を含んでいる。
【００３５】
請求項２７記載の工程管理方法は、(h)前記ステップ(g)の後、過去の複数の工程全体の推定歩留まりと実際の歩留まりとの解析結果に基づく補正値で、前記新たな複数の工程全体の推定歩留まりを補正するステップをさらに備えている。
【００３６】
請求項２８記載の工程管理方法において、前記ステップ(f)は、前記新たな複数の工程のうち所定数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記所定数の工程の推定歩留まりを算出するステップを含んでいる。
【００３７】
【発明の実施の形態】
＜＜前提条件＞＞
複数の工程で行われる検査において、後に詳述するが、前の測定で検出された欠陥の座標と誤差範囲を考慮して十分に近い座標の検出を除き、その工程のみの新規欠陥検出のみを抽出する手法（以下、「新規欠陥の抽出」と称す）が考えられる。
【００３８】
しかしながら、新規欠陥の抽出法を用いても歩留まりと途中の工程後の欠陥検出数との相関性が低かった。
【００３９】
相関性が低い主な理由は二つあると考えられる。一つ目の理由は、１つのチップに異常に多くの欠陥が発生する集合欠陥が存在すると、その影響によってウエハ内のチップの不良数に対して欠陥数が多い場合が頻繁に生じる等、欠陥数本来の意味が希薄になる。
【００４０】
二つ目の理由は、その工程のみの新規欠陥検出のみを抽出しても歩留まりは他の工程の影響で低下している場合があり、その場合の新規欠陥数もあまり意味がなさなくなる。
【００４１】
また、ＲＡＭの場合は欠陥により一部の素子が破壊された場合にその破壊部分を切り離してチップそのものは良品に救済する冗長回路を有する構造を有しており、その救済可能数にも限りがあるため欠陥の大きさと数の関係においてチップを不良にするか否かは変則的になるため、ＲＡＭの場合は上記した２つの理由に加え相関性をさらに低くしてしまう。
【００４２】
このように集合欠陥の影響と各工程ごとの影響の切りわけが不十分であったので相関性が低く、単純に新規欠陥の抽出を行っただけでは、１工程単独の歩留まりに対する影響が定量的にわからないため、さらなる改良が必要となる。
【００４３】
以下に述べる実施の形態１〜１２は、複数の工程を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析方法を示している。
【００４４】
＜＜実施の形態１＞＞
＜原理＞
実施の形態１は複数の製造工程における所定の工程の新規欠陥に着目した欠陥解析方法である。具体的な内容を示すため、実施の形態１ではデバイスがＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。
【００４５】
Ａ〜Ｆの６工程はＤＲＡＭを製造する場合、Ａ工程…下地酸化膜パターンの形成工程、Ｂ工程…トランジスタ（メモリセルアレイ用，メモリセルアレイ制御用等）の形成工程、Ｃ工程…キャパシタ（メモリセル用）の形成工程、Ｄ工程…（層間）絶縁膜の形成工程、Ｅ工程…（行方向）金属配線の形成工程、Ｆ工程…（列方向）金属配線の形成工程という６工程が一例として考えられる。
【００４６】
以下では、Ａ〜Ｆの６工程のうちＤ工程を所定の工程として注目し解析する方法を説明する。
【００４７】
まずＤ工程の新規欠陥を抽出する。この場合、図１に示すように、Ｄ工程後のウエハマップ４上には、パターン欠陥、異物、汚染物質付着、傷等の多くの欠陥５が検出される。これらウエハマップ４上の欠陥５のうち、Ｄ工程よりも前に実行されるＡ、Ｂ、Ｃの工程で既に検出されたウエハマップ１〜３上の新規欠陥６〜８の座標と誤差範囲１５を考慮した欠陥近傍領域の座標を除いた新規領域上で発生した、Ｄ工程のみの欠陥を新規欠陥９と判定する。
【００４８】
すなわち、図２のグラフに示すように、Ｄ工程のウエハマップ４上の欠陥４のトータル数からＡ〜Ｃ工程でそれぞれ検出された新規欠陥６〜８とその誤差範囲１５と同じ座標にある欠陥を除いた欠陥数が新規欠陥９の個数となる。
【００４９】
次に、Ａ〜Ｆ工程終了後に電気的動作の良否を判定する電気テスタによって、ウエハ上の全チップそれぞれに形成された集積回路の良否判定結果を得る。なお、電気テスタはそれぞれが特定の電気的特性の良否を、テストする複数の部分電気テストの総合結果に基づき良否テストを行うのが一般的である。
【００５０】
そして、図３に示すように、抽出されたＤ工程のみの新規欠陥９の有無が判定された複数のチップと上記良否判定された複数のチップとを、ウエハマップ２０上で照合する。図３に示すように、Ｄ工程の新規欠陥は５２ヶあり、それが４５チップに分布している。テスタにより検出された不良は７８チップ、良品は５７チップのあわせて１３５チップである。
【００５１】
この１３５チップをチップ単位で、図４に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品９チップ、▲４▼欠陥有り・不良品３６チップの４種類に分類する。
【００５２】
１つのチップに２ケ以上の新規欠陥のあるものでも、本実施の形態では「欠陥あり」として新規欠陥が１ケしかないものと同じに分類する。２ケ以上のものについて順次重み付け計算をする方法も考えられるが、本実施の形態では重み付けは行わないで計算を進める。以降、欠陥の数は解析手順に登場しなくなり、全て欠陥が存在するチップの数で数える。したがって、集合欠陥が存在するチップも▲３▼あるいは▲４▼に分類される１チップとみなすことができるため、集合欠陥の影響を殆ど受けない分類が可能となる。
【００５３】
ここでチップを４分類した意味を考える。▲３▼と▲４▼は欠陥があるのでＤ工程の影響を受けている。これに対して、▲１▼と▲２▼はＤ工程の影響を受けていない領域である。その分▲３▼と▲４▼の領域より歩留まりは良い。しかしながら、Ａ、Ｂ、Ｃ、Ｅ、Ｆの５工程の影響は受けている領域である。したがって、もし、▲３▼と▲４▼の領域でＤ工程の影響を受けていなければ、その歩留まりは▲１▼と▲２▼の領域と同じと仮定できる。
【００５４】
▲１▼と▲２▼の領域の不良率ＲＢ１（＝１−良品率＝１−歩留まり）は下記(I)式で表される。
ＲＢ１＝▲２▼／（▲１▼＋▲２▼）＝４２／（４８＋４２）…(I)
これを▲３▼と▲４▼の領域であてはめて、Ｄ工程以外のＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程の影響による不良数ＮＥを計算すると下記(II)式のようになる。
ＮＥ＝（▲３▼＋▲４▼）×ＲＢ１＝（９＋３６）×ＲＢ１＝２１…(II)
ここで▲３▼と▲４▼の領域での実際の不良数は▲４▼であるから、Ｄ工程の新規欠陥によってのみ不良となったと推測される新規不良チップ数Ｎ１は下記(III)式のように求められる。
Ｎ１＝▲４▼−ＮＥ＝３６−２１＝１５…(III)
次にＤ工程の新規欠陥の致命率ＲＦを計算する。▲１▼と▲２▼の領域の不良率ＲＢ１と、▲３▼と▲４▼の領域での不良率ＲＢ３＝▲４▼／（▲３▼＋▲４▼）＝３６／（９＋３６）との関係からＤ工程の影響を考える。▲３▼と▲４▼の領域においてＤ工程の欠陥分布が均一であると仮定すれば、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づき、Ｄ工程における良品率ＲＧは確率の積の法則により、下記(IV)式のようになる。
ＲＧ＝ｒｇ３／ｒｇ１＝０．３７５…(IV)
すなわち、Ｄ工程における新規欠陥の致命率ＲＦは下記(V)式で決定する。
ＲＦ＝１−ＲＧ＝０．６２５…(V)
これは検査装置で検出した新規欠陥のあるチップのうち、６２．５％が致命になっていたということである。この場合、３７．５％は致命になっていない欠陥も検出していることになり検査装置が十分な高感度で測定していることを意味する。このように致命率によって検査装置感度の指標を算出することができる。
【００５５】
なお、ここで用いた仮定は▲３▼と▲４▼の領域においてＤ工程の欠陥分布が均一と見なせれば良く、ウエハ全面１３５チップに対して均一である必要はない。
【００５６】
次にＤ工程で発生した不良チップ個数を計算する。検出した新規欠陥のあるチップのうち、６２．５％が致命になっていたということから、工程不良チップ数ＮＢは下記(VI)式のように求めることができる。
ＮＢ＝（▲３▼＋▲４▼）×ＲＦ＝２８．１…(VI)
これらの解析結果をベン図にまとめると図５に示すようになる。ウエハ全面における１３５チップ中、良品は５７チップ、不良は７８チップである。不良７８チップ中、Ｄ工程で発生した工程不良チップ数ＮＢは２８．１チップであり、そのうちＤ工程のみで新規に不良になった新規不良チップ数Ｎ１は１５チップである。すなわち、２８．１−１５＝１３．１チップはＤ工程に関係なくＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程のうちひとつあるいは複数の工程で不良になったチップであると推測される。
【００５７】
したがって、不良７８チップ中、７８−１５＝６３チップがＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程のうちひとつあるいは複数で不良になったチップである。すなわち、例えばＤ工程が原因となる不良を完全に取り除き、Ｄ工程で発生した不良チップは２８．１チップを０チップにしたとしても不良チップは６３チップあり、良品チップは１５チップしか増えないことがわかる。このように、Ｄ工程の新規不良チップ数Ｎ１によって、Ｄ工程の不良を完全に対策すると増えると見積もれる良品チップの数を定量的に認識することができる。
【００５８】
これに対して、Ｄ工程での致命率に基づく工程不良チップ数ＮＢ（＝２８．１チップ）は、例えＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程の歩留まりがｌ００％になってもなお不良になるチップ数を示している。すなわち、工程不良チップ数ＮＢはＤ工程単独の歩留まりに対する影響を定量的に示した数字であり、これが高いほど歩留まりには悪影響を与えることを意味している。
【００５９】
ここで整数でないチップ数が算出されているが、これは欠陥分布の均一など仮定条件下で算出されたものであり解析結果として用いるのに問題はない。このように１工程単独の歩留まりに対する影響を定量的に算出することができる。
【００６０】
＜方法＞
図６はこの発明の実施の形態１である欠陥解析方法を示すフローチャートである。以下、所定の工程を図１，図２で示したＤ工程として実施の形態１の処理の流れを説明する。
【００６１】
同図を参照して、ステップＳ１で、検査装置を用いて所定の工程後に所定の工程による新規欠陥の座標及び検出サイズを抽出し、ステップＳ２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ３で、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【００６２】
次に、ステップＳ４において、図３に示すように、ステップＳ３で検出された新規欠陥とステップＳ２で得た良否判定結果との照合をウエハマップ上で行い、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類する。
【００６３】
その後、ステップＳ５において、４つに分類されたチップの数に基づき、(I)〜(III)式に示すように、領域▲１▼，▲２▼における不良率ＲＢ１，所定の工程以外の工程による不良数ＮＥ及び所定の工程の新規欠陥によってのみ不良となった新規不良チップ数Ｎ１を求める。この新規不良チップ数Ｎ１により、所定の工程の改善を図った場合に不良を減らすことが可能なチップ数を定量的に認識することができる。
【００６４】
次に、ステップＳ６において、(IV)，(V)式に示すように、領域▲３▼，▲４▼の良品率ｒｇ３と領域▲１▼，▲２▼の良品率ｒｇ１とに基づく良品率ＲＧと、良品率ＲＧに基づく所定の工程における新規欠陥の致命率ＲＦとを求める。この致命率ＲＦによって、所定の工程後の欠陥検査を行った検査装置の感度を定量的に認識することができる。
【００６５】
最後に、ステップＳ７において、(VI)式に示すように、致命率ＲＦに基づき、所定の工程で発生した工程不良チップ数ＮＢを求める。この工程不良チップ数ＮＢによって所定の工程単独のデバイスの歩留まりに対する影響を定量的に認識することができる。
【００６６】
＜＜実施の形態２＞＞
＜原理＞
実施の形態２では、実施の形態１と同様、Ｄ工程の新規欠陥に注目して解析する方法である。まず、実施の形態１と同じくＤ工程ではじめて検出された新規欠陥９のみを抽出する（図１、図２）。次に、図７に示すように、抽出されたＤ工程のみの新規欠陥９の有無が判定された複数のチップと電気テスタによる良否判定された複数のチップとをウエハマップ上で照合する。
【００６７】
このとき実施の形態１では抽出された新規欠陥９をすべて有効とした識別条件で新規欠陥の有無の判定を行ったが、本実施の形態２では抽出された新規欠陥９のうち所定の検出サイズ以上の欠陥を識別条件として新規欠陥の有無を判定する。例えば１μｍ以上のものについてのみ採用する。この点が実施の形態１と異なる点であり他の手順は実施の形態１と同様である。
【００６８】
Ｄ工程の１μｍ以上の新規欠陥９は３４ヶあり、それが３０チップに分布している。実施の形態１と同じく不良は７８チップ、良品は５７チップのあわせて１３５チップである。この１３５チップをチップ単位で、図８に示すように、▲１▼欠陥なし・良品５３チップ、▲２▼欠陥なし・不良品５２チップ、▲３▼欠陥有り・良品４チップ、▲４▼欠陥有り・不良品２６チップの４種類に分類する。
【００６９】
Ｄ工程の１μｍ以上の新規欠陥によってのみ不良となったと見なせる新規不良チップ数Ｎ１を計算する。実施の形態１と同様に、(I)式〜(III)式を用いて、Ｎ１＝▲４▼−（▲３▼＋▲４▼）×▲２▼／（▲１▼＋▲２▼）＝２６−（４＋２６）×５２／（５３＋５２）＝１１．１チップとなる。この１１．１チップはＤ工程の１μｍ以上新規欠陥によってのみ不良となったと見なせるチップ数である。
【００７０】
次にＤ工程の検出サイズ１μｍ以上の新規欠陥の致命率ＲＦを計算する。実施の形態１と同様に、(IV)式及び(V)式を適用して、ＲＦ＝１−ＲＧ＝１−▲３▼／（▲３▼＋▲４▼）×（▲１▼＋▲２▼）／▲１▼＝１−４／（４＋２６）×（５３＋５２）／５３＝０．７３６となる。これは検査装置で検出した新規欠陥のあるチップのうち、７３．６％が致命になっていたということである。実施の形態１よりも大きな欠陥サイズを限定して計算しているので、実施の形態２では実施の形態１よりも新規検出した欠陥のうち致命になっていない欠陥が減少していることがわかる。しかしながら、依然として２６．４％は致命になっていない欠陥も検出していることになり検査装置が十分な高感度で測定していることを意味する。このように致命率ＲＦは検査装置の感度の指標となる。
【００７１】
次にＤ工程の検出サイズ１μｍ以上の新規欠陥の工程不良チップ数ＮＢを計算する。検出した新規欠陥のあるチップのうち、７３．６％が致命になっていたということから、致命率ＲＦを(VI)式に適用して、工程不良チップ数ＮＢ＝（▲３▼＋▲４▼）×ＲＦ＝（４＋２６）×０．７３６＝２２．１チップとなる。
【００７２】
さらに、検出サイズを２μｍ以上、３μｍ以上……と変更して上記処理を同様に行い、新規不良チップ数Ｎ１，致命率ＲＦ及び工程不良チップ数ＮＢの計算を各検出サイズ毎に行う。これらの解析結果をまとめたのが表１である。
【００７３】
【表１】
表１に示すように、検出サイズが２μｍ以上で致命率が１（１００％）になっている。これは新規欠陥のうち検出サイズが２μｍ以上のチップはすべて不良となる完全致命欠陥であるということを意味し、この大きさ以上の欠陥は歩留まりを必ず低下させるものとしてデバイス製造の管理上見逃せないということがわかる。
【００７５】
また、各検出サイズの工程不良チップ数ＮＢの中で検出サイズが全検出欠陥（ＡＬＬ）の場合が２８．１チップと最大値が算出されている。この２８．１チップが歩留まりに対するＤ工程の影響をより正確に示している。致命率ＲＦが低くなって仮定した条件からはずれない限り、工程不良チップ数ＮＢが最大値を示した検出サイズが検査装置の最適な感度であると考えられる。したがって、表１の例では検出サイズを全検出欠陥にして欠陥検出を行うのが最適な感度設定となる。
【００７６】
このように検出サイズごとに新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを算出して算出結果を比較することにより、完全致命となる新規欠陥のサイズ、検査装置が最適感度を採る検出サイズを見いだすことができる。
【００７７】
さらに、実施の形態２では常に最適な感度設定（検出サイズ）での工程不良チップ数ＮＢによって、実施の形態１よりも正確な歩留まりに対する影響が定量的に算出することが可能となる。
【００７８】
＜方法＞
図９はこの発明の実施の形態２である欠陥解析方法を示すフローチャートである。以下、所定の工程を図１，図２で示したＤ工程として実施の形態２の処理の流れを説明する。
【００７９】
同図を参照して、ステップＳ１１で、所定の工程における新規欠陥の座標を抽出し、ステップＳ１２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ１３で、設定された検出サイズ以上の識別条件を満足する新規欠陥の有無をチップ単位に判定する。
【００８０】
続いて、ステップＳ１４〜Ｓ１７によって、所定の工程における設定された検出サイズでの新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを解析用データとして得る。なお、ステップＳ１４〜Ｓ１７の処理内容は図６で示した実施の形態１のステップＳ４〜Ｓ７と同様である。
【００８１】
その後、ステップＳ１８で、設定すべき検出サイズが終了したか否かを判定し、終了していなければステップＳ１９で他の検出サイズに設定変更した後、ステップＳ１３〜Ｓ１７の処理を行い、新たに設定された検出サイズでの新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを解析用データとして得る。以降、ステップＳ１８で、設定すべき検出サイズが終了したと判定されるまでステップＳ１９，Ｓ１３〜Ｓ１７の処理は繰り返される。
【００８２】
そして、ステップＳ１８で設定すべき検出サイズが終了したと判定すると、ステップＳ２０で全検出サイズにおける解析用データを比較検証し、致命率ＲＦが１．０となる最小の検出サイズを完全致命欠陥サイズとし、全検出サイズにおける工程不良チップ数ＮＢのうち最大のものを最大工程不良チップ数ＮＢMAXとし、最大工程不良チップ数ＮＢMAXとなる検出サイズを最適感度の検出サイズとして決定する。そして、最大工程不良チップ数ＮＢMAXからＤ工程のデバイス歩留まりに対する影響を正確に認識することができる。
【００８３】
＜その他＞
なお、実施の形態２の場合、検出サイズを１μｍごとに区切ったが、これはもっと小さくあるいは、必要に応じて不等間隔に区切ってもよい。また、実施の形態２の場合は２μｍ以上が完全致命サイズであるとわかったが、これは電子顕微鏡等で実測する欠陥の大きさと一致するとは限らない。
【００８４】
この実施の形態２では感度として検出サイズを用いたが検出サイズに正の相関のある指標であれば、他の指標を用いても良い。例えば、μｍ表示の検出サイズではなく散乱光強度などでもよい。また、連続的に欠陥の大小が表示されずとも大中小の３区分でもその３区分それぞれで実施の形態２のように解析用データを得て解析してもよい。
【００８５】
＜＜実施の形態３＞＞
＜原理＞
実施の形態２では複数の工程のうち所定の工程（Ｄ工程）の検出サイズごとに欠陥解析を行った。実施の形態３では、実施の形態２の方法を同じウエハについて全工程それぞれに注目して行う。
【００８６】
実施の形態２と同様に、解析用データから完全致命サイズと、適切な感度設定、それに適切な感度設定での歩留まりに対する工程の影響が各工程毎に認識することが可能となる。ここで導出された各工程の歩留まりに対する影響は、常に最適な感度設定における最大工程不良チップ数ＮＢMAXが用いられるため、各工程ごとに異なる検査装置レシピの感度の違いや、たとえ検出したときは小さい欠陥でも後に成長して上下のレイヤーを突き破る欠陥の有無や、レイヤーごとのデバイスパターンの粗密によって影響を与える欠陥のサイズが異なる場合も含めて認識することができる。
【００８７】
すなわち、単純に各工程の最大工程不良チップ数ＮＢMAXを降順にソーティングすることにより、全工程を改善が望まれる対策重要工程の序列で順位付けすることができる。
【００８８】
加えて、ＤＲＡＭのようにビット救済があり、欠陥の大きさと個数に変則的な関係のあるものでもよくデバイスの種類や世代を問わず適用できる。なぜなら、解析用データは、電気テスタによる電気的なチップの良否判定結果と新規欠陥の有無とを照合して得られたデータだからである。
【００８９】
＜方法＞
図１０はこの発明の実施の形態３である欠陥解析方法を示すフローチャートである。
【００９０】
同図を参照して、ステップＳ３１で設定された工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【００９１】
次に、ステップＳ３２で検証すべき工程の終了の有無を判断し、終了していなければステップＳ３３で他の工程に設定変更してステップＳ３１に戻る。以降、ステップＳ３２で終了と判定するまて、ステップＳ３３，Ｓ３１を繰り返す。
【００９２】
そして、ステップＳ３２で検証すべき工程が終了したと判断すると、ステップＳ３４で、各工程の最大工程不良チップ数ＮＢMAXを比較して対策重要工程の順位付けを行う。
【００９３】
＜＜実施の形態４＞＞
＜原理＞
実施の形態３の欠陥解析方法によって、各工程の最適な感度設定における新規不良チップ数Ｎ１を、最適感度新規不良チップ数Ｎ１BESTとして認識する。例えば、表１の例では検出サイズが全検出欠陥の場合の新規不良チップ数Ｎ１（＝１５ヶ）が最適感度新規不良チップ数Ｎ１BESTとなる。
【００９４】
そこで、各工程の最適感度新規不良チップ数Ｎ１BESTを合計して新規不良合計チップ数Ｎ１TOTALを得る。そして、新規不良合計チップ数Ｎ１TOTALと電気テスタにより判定された実際の不良数とを比較し、その比較結果に基づき各工程の欠陥を検出する検査装置による不良原因検出度合いを判定することができる。
【００９５】
例えば、両者が一致あるいは十分に近い値と見なされる場合は、検査装置が不良の原因とある欠陥をほとんどを検出していると言える。逆に新規不良合計チップ数Ｎ１TOTALが実際の不良数を大きく下回る場合は、前述した(I)〜(VI)式の前提条件である「▲３▼と▲４▼の領域でＤ工程の影響を受けていなければ、その歩留まりは▲１▼と▲２▼の領域と同じである」という仮定から大きくはずれている場合等が考えられる。
【００９６】
また、新規不良合計チップ数Ｎ１TOTALと実際の不良数を若干下回る場合は、その差のチップ数だけ不良の原因は、例えば膜質の不良など検査装置で検出できないものであったり、あるいは検査時の感度が低過ぎて未検出のものであることが考えられる。もちろんこれらの原因が複合している場合もある。
【００９７】
このように、新規不良合計チップ数Ｎ１TOTALと実際の不良数とを比較検証することにより、各工程の欠陥を検出する検査装置による不良原因検出度合いを定量的に算出できる。
【００９８】
＜方法＞
図１１はこの発明の実施の形態４である欠陥解析方法を示すフローチャートである。
【００９９】
同図を参照して、ステップＳ４１で設定された工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【０１００】
次に、ステップＳ４２で検証すべき工程の終了の有無を判断し、終了していなければステップＳ４３で他の工程に設定変更してステップＳ４１に戻る。以降、ステップＳ４２で終了と判定するまて、ステップＳ４３，Ｓ４１を繰り返す。
【０１０１】
そして、ステップＳ４２で検証すべき工程が終了したと判断すると、ステップＳ４４で、各工程の最適感度新規不良チップ数Ｎ１BESTを合計して得られる新規不良合計チップ数Ｎ１TOTALと電気テスタの判定による実際の不良数とを比較して不良原因検出度合いを定量的に認識する。
【０１０２】
＜＜実施の形態５＞＞
＜原理＞
実施の形態２の欠陥解析方法を全工程に対して行うことにより、全工程それぞれの完全致命欠陥の検出サイズと最適な感度設定を認識することができる。この解析の基となる測定データを異なる検査装置で測定したものとすれば、所定の検出サイズの致命率に基づき各検査装置の感度設定の高低を認識することができる。
【０１０３】
そこで、各工程ごとに異なる検査装置レシピの感度の違いを、同一あるいは同じような状態の欠陥を被ったと見なせるウエハを測定することより正確に比較検証したのが実施の形態５の欠陥解析方法である。例えば、異なる検査装置それぞれで表１のような欠陥検出結果を得た場合、検出サイズが１μｍ以上の場合の致命率ＲＦ同士を比較することにより、検査装置レシピの感度の違いを複雑な比較処理を行うことなく簡単に認識することができる。
【０１０４】
実施の形態５の欠陥解析方法における比較用検出サイズは以下のように設定すればよい。各検査装置レシピの測定時の感度の設定はパターンその他を欠陥として誤検出しない程度の高感度に設定しておき新規欠陥の抽出を行った後、データを個々に活用する際に適切な感度より小さい検出サイズを切り捨てるようにする。
【０１０５】
＜方法＞
図１２はこの発明の実施の形態５である欠陥解析方法を示すフローチャートである。
【０１０６】
同図を参照して、ステップＳ５１で選択された検査装置を用いた所定の工程による検出サイズ比較検証（実施の形態２の処理）を行う。
【０１０７】
次に、ステップＳ５２で選択すべき検査装置の終了の有無を判断し、終了していなければステップＳ５３で他の検査装置に選択変更してステップＳ５１に戻る。以降、ステップＳ５２で終了と判定するまて、ステップＳ５３，Ｓ５１を繰り返す。
【０１０８】
そして、ステップＳ５２で選択すべき検査装置が終了したと判断すると、ステップＳ５４で、異なる検査装置間における同一の検出レベルでの致命率を比較して、その比較結果に基づき異なる検査装置間の感度の違いを認識する。
【０１０９】
なお、図１２では所定の工程に固定した処理を示したが、検出サイズ検証を行う工程も適宜変更可能にすることも勿論可能である。
【０１１０】
＜＜実施の形態６＞＞
＜原理＞
実施の形態３の欠陥解析方法を用いれば、各工程において、完全致命欠陥となる検出サイズと最適な感度設定及び最適な感度設定での歩留まりに対する当該工程の影響を定量的に認識することができる。
【０１１１】
そこで、実施の形態６は、同一のデバイスを同一工程を経て生産する異なる生産ラインそれぞれについて、異なる検査装置で測定したデータに基づく解析用データを得ることにより、異なる生産ラインそれぞれで同一デバイス製造時における各工程ごと優劣を認識する。
【０１１２】
実施の形態３に述べたように、それぞれの生産ラインで導出された各工程での影響は、各工程ごとに異なる検査装置レシピの感度の違いや、例え検出したときは小さい欠陥でも後に成長して上下のレイヤーを突き破る欠陥や、レイヤーごとのデバイスパターンの粗密の影響も含めて把握されているため、単純に異なる生産ラインそれぞれの同一工程間における最大工程不良チップ数ＮＢMAXの大小を比較して優劣を認識することができる。
【０１１３】
実施の形態６の欠陥解析方法を用いれば、従来、各生産ラインに用いられる検査装置間の感度の相関をとらなければできなかった異なる生産ライン間の同一工程の比較を容易に行うことができる。
【０１１４】
＜方法＞
図１３はこの発明の実施の形態６である欠陥解析方法を示すフローチャートである。
【０１１５】
同図を参照して、ステップＳ６１で異なる生産ラインそれぞれについて、全工程における検出サイズ検証（実施の形態３のステップＳ３１〜Ｓ３３の処理）を行う。
【０１１６】
次に、ステップＳ６２で異なる生産ライン間における同一工程の最大工程不良チップ数ＮＢMAXを比較して、その比較結果に基づき異なる生産ライン間の優劣を比較する。
【０１１７】
＜＜実施の形態７＞＞
＜原理＞
実施の形態１の図３のウエハマップ２０上において、さらに特定の分布をしているＤ工程の欠陥のみについて解析を行うにしたのが実施の形態７の欠陥解析方法である。
【０１１８】
実施の形態１では１３５チップを４種類に分類していた。これに対して実施の形態７では「欠陥あり」の領域▲３▼，▲４▼をさらに分けて、▲５▼欠陥あり特定の分布なしの領域▲５▼を新たに設け、この領域▲５▼を前述した(I)〜(VI)式の計算に用いないようにした。その他の手順は実施の形態１と同様である。
【０１１９】
図１４に示すように、抽出されたＤ工程のみの新規欠陥のうち、右上がりの直線状の特定の分布をしている欠陥を識別条件として新規欠陥が存在するチップと電気テスタによるチップの良否判定結果とを照合する。
【０１２０】
そして、図１５に示すように、特定分布の新規欠陥は１２ヶあり、それが７チップに分布している。１３５チップをチップ単位で、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼′特定分布欠陥有り・良品１チップ、▲４▼′特定分布欠陥有り・不良品６チップ、▲５▼欠陥あり特定の分布なしの５種類に分類する（図１２）。
【０１２１】
特定分布の新規欠陥によってのみ不良となったと見なせる新規不良チップ数Ｎ１′を計算する。▲３▼→▲３▼′、▲４▼→▲４▼′、Ｎ１→Ｎ１′に置き換えて、実施の形態１と同様に(I)式〜(III)式を用いて、Ｎ１′＝▲４▼′−（▲３▼′＋▲４▼′）×▲２▼（▲１▼＋▲２▼）＝６−（１＋６）×４２／（４８＋４２）＝２．７チップとなる。この２．７チップは特定分布の新規欠陥によってのみ不良となったと見なせるチップ数である。
【０１２２】
次に特定分布の新規欠陥の致命率ＲＦ′を計算する。▲３▼→▲３▼′、▲４▼→▲４▼′、ＲＦ→ＲＦ′に置き換えて(IV)式及び(V)式を適用して、ＲＦ′＝１−ＲＧ＝１−▲３▼′／（▲３▼′＋▲４▼′）×（▲１▼＋▲２▼）／▲１▼＝１−１／（１＋６）×（４８＋４２）／４８＝０．７３２となる。これは検査装置で検出した特定分布の新規欠陥のあるチップのうち、７３．２％が致命になっていたということである。実施の形態１と比べて高い致命率が算出された。
【０１２３】
次に特定分布による工程不良チップ数ＮＢ′を計算する。特定分布の新規欠陥のあるチップのうち、７３．２％が致命になっていたということから、▲３▼→▲３▼′、▲４▼→▲４▼′、ＲＦ→ＲＦ′、ＮＢ→ＮＢ′に置き換えて(VI)式を適用して、ＮＢ′＝（▲３▼′＋▲４▼′）×ＲＦ′＝（１＋６）×０．７３２＝５．１チップを求める。
【０１２４】
特定分布を考慮しない実施の形態１では２８．１チップであったのでこの直線上の分布をしている欠陥はそのうちの５．１／２８．１＝１８．１％を占めていることを認識することができる。
【０１２５】
実施の形態７のように、特定分布にある新規欠陥の有無とテスタによる良否とによる分類を行った後、新規不良チップ数Ｎ１′、致命率ＲＦ′及び工程不良チップ数ＮＢ′を求めることにより、所定の工程の特定分布欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における特定分布の欠陥検査を行った検査装置の感度認識及び所定の工程における特定分布にある新規欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１２６】
特定分布の欠陥がデバイスの歩留まりに大きな影響を与える場合、例えば、生産ラインの他のウエハにも同様の直線状分布が見られるならば、致命率の高さや工程不良チップ数の高さから対策を急ぐ対象とすることができる。
【０１２７】
また特定分布を考慮しない新規欠陥の有無とテスタによる良否とによる分類で得られる新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢと上記新規不良チップ数Ｎ１′、致命率ＲＦ′及び工程不良チップ数ＮＢとを比較することにより、所定の工程で検出された全欠陥に対する特定分布の欠陥の特性を検証することができる。
【０１２８】
実施の形態７で示した欠陥解析方法は、実施の形態２のように検出サイズを変えて行ったり、実施の形態３のように工程間の比較検証を併せて行ったりする等、他の実施の形態と組み合わせて行うこともできる。
【０１２９】
なお、実施の形態７での致命率ＲＦ′が実施の形態２の検出サイズが１μｍ以上の場合の致命率ＲＦと近い値となっており、実施の形態７の直線状分布がおよそ１μｍ以上の欠陥であると推測できる。しかしながら、製造されるデバイスがＤＲＡＭで、検出されていない小さな欠陥が直線状分布の中に大量にあり、ビット救済の回路を使いつくしてしまうことにより、直線状分布における致命率ＲＦ′が異常に上昇してしまったことも考えられるため、一概に断定することはできない。
【０１３０】
また、検査装置による検査はチップの全面を面積比でｌ００％行われているとは限らないので、検査対象領域からはずれた部分でかつ直線状分布の中に致命欠陥がある場合も考えられる。
【０１３１】
＜方法＞
分類の仕方を実施の形態１の図３，図４から図１４，図１５に変更して、領域▲３▼，▲４▼→領域▲３▼′，▲４▼′、新規不良チップ数Ｎ１→Ｎ１′、致命率ＲＦ→ＲＦ′、工程不良チップ数ＮＢ→ＮＢ′に置き換えて、実施の形態１で述べた(I)式〜(VI)式を適用することにより、実施の形態７の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３の処理は特定分布にある新規欠陥の有無をチップ単位に検出することになる。また、他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１３２】
＜＜実施の形態８＞＞
＜原理＞
実施の形態１〜７は、電気テスタによって種々の部分電気テストの総合結果に基づく総合的な電気的特性の良否テストによる良否判定によって良品／不良品を判定していたが、特定の電気的特性の不良を検出する部分電気テストに基づく良否判定を行って欠陥解析を行うのが実施の形態８である。
【０１３３】
例えば、配線短絡による過電流不良、特定の条件での動作不良あるいは過電流の値に基づく不良等を検出する部分電気テストに基づき特定の電気的特性に基づく良否判定を行う。
【０１３４】
その結果、実施の形態８は、新規欠陥の有無と部分電気テストに基づく良否判定とによる分類を行った後、実施の形態１と同様に、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程の改善を図った場合に特定の電気的特性の不良を減らすことが可能なチップ数、特定の電気的特性の不良に対する良否判定における検査装置の感度認識及び所定の工程における新規欠陥が特定の電気的特性の不良に関するデバイス歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１３５】
さらに、実施の形態８の欠陥解析方法により特定の電気的特性の不良に対する新規欠陥の影響を認識できるため、デバイスの断面観察など時間がかかって多くの試料を解析できない他のオフラインでの特定の電気的特性不良に対するテスト方法と実施の形態８の欠陥解析方法を併用して良否判定を行うと、特定の電気的特性の不良が生じる現象がウエハ全体におよぼす影響を認識することができる。
【０１３６】
また、実施の形態７にあったような特定の分布の欠陥は特定の電気的特性の不良原因に集中することが多く、実施の形態７に実施の形態８の方法を取り入れることは有効である。
【０１３７】
また、実施の形態４で説明したように、新規不良合計チップ数Ｎ１TOTALと電気テスタによる総合テストの不良数との比較によって検査装置による不良原因が絞り込めない場合、実施の形態８の欠陥検出方法によって特定の電気的特性の不良原因を絞り込むことにより、時間がかかるオフラインでの複数のテスト法のうち、絞り込んだ不良原因を検証するための方法を適切に選択することができるため、不良原因をより早く発見することができる。
【０１３８】
＜方法＞
実施の形態８の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３における良／不良判定を特定の電気的特性の不良原因に基づいてい行う。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は所定の検出サイズで特定分布の新規欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１３９】
＜＜実施の形態９＞＞
＜原理＞
実施の形態１〜８までは、各工程で新規に検出された新規欠陥のみをデータとして用いてきたが、新規欠陥が後の工程に与える影響を考慮して、新規欠陥が後の工程でも現れる再欠陥を検出対象とした欠陥解析方法を行ったのが実施の形態９である。
【０１４０】
例えば、図２において、１２はＤ工程で新規に検出された新規欠陥９のうち、Ｅ工程で再び検出された再欠陥である。特定工程の新規欠陥の後続工程における再欠陥を検出対象とすることにより、新規検出のときは小さくても後の工程では成長して大きくなるような欠陥の影響を定量的に認識することができる。
【０１４１】
また、解析できるのは図２における１２のような新規欠陥検出直後の工程における再欠陥ばかりではなく、１３のようにさらに後の工程で再検出された再欠陥をデータとして用いることができる。
【０１４２】
実施の形態９のように、再欠陥の有無とテスタによる良否とによる分類を行った後、実施の形態１同様、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程（対象となる欠陥が図２の再欠陥１２の場合はＤ工程）の新規欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における新規欠陥の欠陥検査を行った検査装置の感度認識及び所定の工程における新規欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１４３】
また、新規欠陥の有無とテスタによる良否とによる第１の分類による各検出サイズの致命率と当該新規欠陥の再欠陥の有無それぞれとテスタによる良否とによる第２の分類による各検出サイズの致命率とを比較することにより、再欠陥の検出サイズと新規欠陥の検出サイズとの対応関係を認識することができる。例えば、Ｄ工程における新規欠陥の検出サイズが１μｍ以上の致命率とＥ工程における再欠陥の検出サイズが２μｍ以上の致命率とが近い値となる場合、Ｄ工程で１μｍ程度あった新規欠陥がＥ工程で２μｍ程度に成長したと推測することができる。
【０１４４】
＜方法＞
実施の形態９の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３，Ｓ４の「新規欠陥」を「再欠陥」に置き換える。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は特定分布の再欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１４５】
＜その他＞
さらに解析できるの再欠陥は図２における１２や１３のように図２において単独に分類されているものとは限らない。例えば図２における新規欠陥ｌ０と再欠陥１２とを合わせたもの（新規欠陥と前工程の新規欠陥の再欠陥の和）をデータとして用いることもできる。また、所定の検出サイズで検出される新規欠陥のうち、顕微鏡等を用いた観察などによる手動あるいは自動で特定される条件（特定の形状等）を満足する新規欠陥のみをデータとして用いてもよい。
【０１４６】
このように所望の分類がなされた欠陥の有無と良否判定に基づき、実施の形態１の図４に示すような４つの種類分け、あるいは、実施の形態７の図１２に示されるような４つの種類分けと計算に含めない領域の５つに分類することにより、様々な条件を満足する新規欠陥の欠陥解析を行うことができる。
【０１４７】
＜＜実施の形態ｌ０＞＞
＜原理＞
実施の形態１〜９は、１枚のウエハ上にある欠陥のみをデータとして用いてきたが、複数枚のウエハ上にある欠陥をデータとして用いて実施の形態１〜９の欠陥解析方法のうちいずれかの方法を実行したの実施の形態１０である。
【０１４８】
例えば、ロット内の複数枚のウエハにおけるチップ数の分類を合計し解析することにより、ロット単位での欠陥解析を行う。これは、ロットをさらに束ねた処理バッチ単位などで解析を行っても同様である。
【０１４９】
このように、実施の形態１０の欠陥解析方法は、複数枚のウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って欠陥解析を行うことにより、統計的な信頼性の高い欠陥解析を行うことができる。
【０１５０】
例えば、１枚のウエハにおいて、計算に用いる４つの種類分けのうち、分類された領域に該当するチップ数が極端に少ない場合、ウエハ１枚での欠陥解析での信頼性は低下する恐れがあるが、実施の形態１０のよるに複数枚単位で分類して欠陥解析を行うことにより、一度の欠陥解析処理に計算する総チップ数を多くすることができる分、統計的な信頼性が高まるのは明らかである。
【０１５１】
＜方法＞
解析対象とするウエハを複数枚にすることにより、実施の形態１〜９で述べた方法をそのまま採用することができる。
【０１５２】
＜＜実施の形態１１＞＞
＜原理＞
実施の形態１〜１０においては、欠陥の「有る、無し」をもってチップを分類し、１つのチップに存在する欠陥数を１個以上のものを同一種類に分類していたが、これを１つのチップに存在する欠陥個数により分類する。例えば、所望の分類を同一チップに存在する欠陥が１個のもの、あるいは２個以上のもの３個以上のものというようにし分類し、欠陥個数を考慮した欠陥の有無とテスタによる良否とによるって、実施の形態１の図４に示すような４つの種類分け、あるいは、実施の形態７の図１４に示されるような４つの種類分けと計算に含めない領域の５つに分類することにより欠陥解析を行う。
【０１５３】
実施の形態１１のように、欠陥個数を考慮した欠陥の有無とテスタによる良否とによる分類を行った後、実施の形態１同様、新規不良チップ数Ｎ１、致命率ＲＦ及び工程不良チップ数ＮＢを求めることにより、所定の工程の欠陥の改善を図った場合に減らすことが可能なチップ数、所定の工程における欠陥の欠陥検査を行った検査装置の感度認識及び所定の工程における欠陥が歩留まりに与える影響をそれぞれ定量的に求めることができる。
【０１５４】
さらに、実施の形態１１の欠陥解析方法は、欠陥個数により分類することにより、欠陥が集合した状態で発生するクラスタとよばれるものと、そうでない通常の分布の欠陥の歩留まりに対する影響をそれぞれ分離して解析することができる。
【０１５５】
＜方法＞
実施の形態１１の欠陥解析方法は、図６で示した実施の形態１と同様の処理で実行可能である。ただし、ステップＳ３〜Ｓ６の「新規欠陥」を「欠陥個数を考慮した新規欠陥」に置き換える。また、実施の形態７の方法を併用する場合は、ステップＳ３の処理は所定の検出サイズで特定分布の欠陥の有無をチップ単位に検出することになる。他の実施の形態と併用する場合も該当処理部分を上記のように変更すればよい。
【０１５６】
＜＜実施の形態１２＞＞
実施の形態１〜１１に示したような解析方法をプログラムとしてＣＤＲＯＭ等の記録媒体に記憶させて実行させたのが実施の形態１２である。
【０１５７】
図１６はこの発明の実施の形態１２である欠陥解析システムの第１の態様の構成を示す説明図である。同図に示すように、制御部３１は、実施の形態１〜１１に示した解析方法の少なくとも１つを欠陥解析プログラムとして格納したＣＤＲＯＭ等の記録媒体３２より欠陥解析方法を読み込むことができる。
【０１５８】
一方、検査装置４１はＡ工程及びＣ工程直後における欠陥検出を行い、ウエハ上の欠陥座標位置及び欠陥サイズを検出して欠陥情報を制御部３１に出力する。同様に検査装置４２はＡ工程及びＤ工程直後における上記欠陥情報を制御部３１に出力し、検査装置４３はＢ工程、Ｅ工程及びＦ工程直後における上記欠陥情報を制御部３１に出力する。
【０１５９】
また、電気テスタ３３は前工程の最終工程であるＦ工程後のデバイスに対する電気テストを行い、そのテスト結果である良否判定情報を制御部３１に出力する。なお、Ｆ工程の終了後は、チップの切断、ボンディング、樹脂封止等の後工程に移る。
【０１６０】
そして、制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における欠陥情報と電気テスタ３３から得られる良否判定情報とに基づき、記録媒体３２より読み込んだ欠陥解析方法を実行する。
【０１６１】
例えば、記録媒体３２に記録された欠陥解析プログラムが実施の形態１の欠陥解析方法である場合、制御部３１は、図６で示した実施の形態１と同様の処理で実行する。すなわち、ステップＳ１〜Ｓ７の処理を制御部３１の制御下で行い、特に、ステップＳ１の処理は検査装置を用いて行い、ステップＳ２の処理は電気テスタを用いて行うことになる。
【０１６２】
なお、ステップＳ１の新規欠陥の座標を抽出する処理は、欠陥情報が各工程の欠陥座標位置及び欠陥サイズからなる場合、欠陥情報に基づき各工程の新規欠陥の座標を求めることとなる。
【０１６３】
なお、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０１６４】
図１７はこの発明の実施の形態１２である欠陥解析システムの第２の態様の構成を示す説明図である。同図に示すように、検査装置４０はＡ工程〜Ｆ工程直後における欠陥検出を行い、その検出結果である欠陥情報を一括して制御部３１に出力する。他の構成は図１６で示した第１の態様と同様である。
【０１６５】
このように、各工程の欠陥検出に際して、第１の態様のように複数の検査装置を用いてもよく、第２の態様のように１つの検査装置を用いてもよい。
【０１６６】
このように、実施の形態１２の欠陥解析システムは、実施の形態１〜１１で述べた欠陥解析方法を記録媒体３２に予め記録しておけば、実施の形態１〜１１述べた欠陥解析が自動的に行え、製造工程への効果的な対策をより早期行うことができる。
【０１６７】
なお、第２の態様においても、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０１６８】
加えて、第２の態様の構成では、検査装置４０自体（検査装置４０に専用のデータ処理システムが付属される場合を含む）が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有してもよい。この場合、欠陥解析プログラムにおけるステップＳ１の処理は、各工程の新規欠陥の座標を検査装置４０から取り込む処理となる。
【０１６９】
＜＜製造工程の改善＞＞
実施の形態１〜１１の欠陥解析方法による解析結果を用いて、製造工程の改善を行うことができる。例えば、実施の形態３の欠陥解析方法によって最大工程不良チップ数ＮＢMAXが多く、対策重要工程の上位に順位付けられた工程の製造装置のクリーニング頻度を高める等により、その製造工程の改善を行うことができる。
【０１７０】
半導体装置の製造に際して、歩留まりを低下させないために製造装置のクリーニングは重要であるが、クリーニング作業が人手を要したり製造装置の稼働率を低下させるため、クリーニングは必要最小限に抑える必要がある。
【０１７１】
したがって、実施の形態３の欠陥解析方法による解析結果に基づき、対策重要工程の上位に順位付けられた工程の製造装置を重点的にクリーニングすることにより、クリーニングを有効に行い過不足のない適正な生産ラインを得ることができる。
【０１７２】
さらに、各製造装置単体で行っている装置発塵の検証方法、例えば、製品でないウエハを装置に通して得られる発塵量や装置配管での発塵量モニタによって検出された発塵量と実施の形態１〜１１の欠陥解析方法の解析結果との相関を予め求めておくことにより、将来的には上記解析結果を待たずして、過去の相関から発塵量の増大が歩留まりに影響を与える製造装置を検知し、その製造装置を重点的に改善することもできる。
【０１７３】
また、上述したクリーニング頻度の増減以外にも製造装置を改善することができる。例えば、真空装置を用いる工程Ｘにおいて、発塵を防ぐためにチャンバー内の気圧の増減を意図的に時間をかけて行うと、工程Ｘのスループットを劣化させることになる。そこで、実施の形態１〜１１の欠陥解析方法の解析結果によって、真空装置のチャンバー内の気圧の増減が早すぎると歩留まりに影響があると判定した場合は、スループットを多少犠牲にしても歩留まりを向上させるため工程Ｘを時間をかけて行うことの価値は十分にあると認識することができる。
【０１７４】
また、特定の分布をしている欠陥が成膜装置を用いた工程Ｙで発見され、実施の形態７の欠陥解析方法によって、工程Ｙによる特定分布の欠陥が歩留まりに影響を与えたと判定された場合、図１８に示すように、チャンバー内の噴出口１６からの気体の噴出軌跡と欠陥の分布状態とが一致すれば、その噴出口が不良原因である可能性が高い。そこで、工程Ｙが用いた成膜装置の噴出口に関する改善策を優先的に実施することにより、かなり高い確率で歩留まりの向上を図ることができる。
【０１７５】
なお、成膜装置の噴出口に関する改善策としては、主として噴出口のクリーニングがあるが、他にも噴出するタイミング、噴出する気体の流量の調節、レシピの変更、噴出口の位置，形状の変更等の成膜装置自体の改善等がある。
【０１７６】
また、成膜装置を用いる工程Ｙ以外の工程Ｚで特定分布の欠陥が歩留まりに影響を与えたと判定された場合でも、ウエハを扱うロボットアームの接触やウエハ保持具の不具合等を不良原因として絞り込むこともができるため、工程Ｚがロボットアームやウエハ保持具を用いる場合、実施の形態７の欠陥解析方法による解析結果によって有効に改善を図ることができる。
【０１７７】
また、具体的な不良原因が容易に特定できない場合でも、実施の形態１〜１１の解析結果に基づく製造工程の改善はもちろん可能である。例えば、ドライエッチング工程が、実施の形態１〜１１の欠陥解析方法によって歩留まりに影響を与えたと判定された場合、ドライエッチング装置の構造、材質、レシピ、使用材料の純度などの検討を集中的に行うことにより、ドライエッチング工程を改善して歩留まりの高い生産ラインを得ることができる。
【０１７８】
さらに、実施の形態１〜１１の欠陥解析方法を実施の形態１２の欠陥解析システムを用いて行うことにより、手作業に比べて解析時間を短時間に抑えながら、大量のデータによって統計的に信頼できる解析結果を得ることができるため、製造工程の改善に大変有効である。
【０１７９】
＜＜実施の形態１３＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行い、各工程の致命率ＲＦを求める。
【０１８０】
そして、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFを、上記過去の解析処理によって求めた致命率ＲＦと新たに検出した新規欠陥数とによって算出した後、全工程の歩留まりを推定して工程管理を行う。
【０１８１】
＜方法＞
図１９はこの発明の実施の形態１３である歩留まり推定方法（工程管理方法）を示すフローチャートである。具体的な内容を示すため、実施の形態１３では実施の形態１と同様デバイス（集積回路）がＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。以下、実施の形態１３の歩留まり推定方法の処理手順について説明する。
【０１８２】
同図を参照して、ステップＳ７１で、検査装置を用いてＡ〜Ｆ工程それぞれにおける新規欠陥の座標及び検出サイズを抽出し、ステップＳ７２で、全工程終了後に電気テスタによる良否判定をチップ単位に行う。そして、ステップＳ７３で、Ａ〜Ｆ工程それぞれにおいて、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【０１８３】
次に、ステップＳ７４において、Ａ〜Ｆ工程それぞれにおいて、ステップＳ７３で検出された新規欠陥とステップＳ７２で得た良否判定結果との照合をウエハマップ上で行い、新規欠陥の有無及び良・不良判定に基づき、実施の形態１の図４の▲１▼〜▲４▼に示すように４つに分類する。
【０１８４】
その後、ステップＳ７５において、４つに分類されたチップの数に基づき、実施の形態１で述べた(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０１８５】
以上、ステップＳ７１〜Ｓ７５の処理からなる過去の解析処理の解析結果によって所定のデバイスを製造する場合のＡ〜Ｆ工程それぞれの致命率ＲＦを得ることができる。その後、所定のデバイスを同じＡ〜Ｆ工程で新たに製造する場合の歩留まりを推定する現在の推定処理が以下のステップである。
【０１８６】
ステップＳ７６において、新たな集積回路の製造時におけるＡ〜Ｆ工程の推定歩留まりＢＤA〜ＢＤFを求める。その内容は以下の通りである。
【０１８７】
まず、過去の解析処理のステップＳ７１と同様に、検査装置を用いて、新たに行うＡ〜Ｆ工程それぞれにおける新規欠陥の座標及び検出サイズを抽出し、過去の解析処理のステップＳ７３と同様に、新たに行うＡ〜Ｆ工程それぞれにおいて、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。
【０１８８】
そして、新たに検出した新規欠陥チップ数とステップＳ７５の過去の解析処理で求めた致命率ＲＦとに基づき、新たな集積回路の製造時における各工程の推定歩留まりを求める。
【０１８９】
例えば、Ｄ工程において検査装置で検出した新規欠陥チップＮＣDが４８チップの場合、ステップＳ７５で求めた致命率ＲＦ（仮に、６２．５％とする。）を用いて、Ｄ工程の工程不良チップ数ＮＢDは下記(VII)のように求めることができる。
ＮＢD＝ＮＣD×ＲＦ＝３０…(VII)
そして、Ｄ工程単独の推定歩留まりＢＤDは、全チップ数ＡＣとすると下記(VIII)式のように求めることができる。
ＢＤD＝（ＡＣ−ＮＢD）／ＡＣ＝０．７７８…(VIII)
同様に、他の工程であるＡ工程〜Ｃ工程、Ｅ工程及びＦ工程における推定歩留まりＢＤA〜ＢＤC，ＢＤE及びＢＤFも求める。
【０１９０】
最後に、ステップＳ７７において、(IX)式に示すように、全工程における推定歩留まりＢＤALLを求める。
ＢＤALL＝ＢＤA・ＢＤB・ＢＤC・ＢＤD・ＢＤE・ＢＤF…(IX)
このように、実施の形態１３の歩留まり推定方法では、過去の解析結果（ステップＳ７１〜Ｓ７５）を参照して、最新情報である現在実行中の各工程の新規欠陥チップ数に基づき、最新のデバイス製造時の歩留まりを精度良く推定することができる。
【０１９１】
＜＜実施の形態１４＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１４では実施の形態１３と異なり、新規欠陥の検出サイズを複数に区分した上で上記４つの分類を行い、サイズ区分毎の致命率ＲＦを求める。
【０１９２】
実施の形態１４では、新規欠陥の検出サイズが１μｍ未満の場合、１μｍ以上２μｍ未満の場合、及び２μｍ以上の場合の３通りにサイズ区分している。すなわち、Ａ工程〜Ｆ工程それぞれに３通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、３通りの検出サイズの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０１９３】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥の検出サイズ毎に区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０１９４】
（ステップＳ７４に関連して）
新規欠陥の検出サイズが１μｍ未満の場合は、１３５チップをチップ単位で、図２０に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品５チップ、▲４▼欠陥有り・不良品１９チップ、▲５▼サイズ不適合（１μｍ未満以外）の欠陥有り３０チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９５】
新規欠陥のサイズが１μｍ以上２μｍ未満の場合は、１３５チップをチップ単位で、図２１に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品４チップ、▲４▼欠陥有り・不良品１７チップ、▲５▼サイズ不適合（１μｍ以上２μｍ未満以外）の欠陥有り２４チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９６】
新規欠陥のサイズが２μｍ以上の場合は、１３５チップをチップ単位で、図２２に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品０チップ、▲４▼欠陥有り・不良品９チップ、▲５▼サイズ不適合（２μｍ以上以外）の欠陥有り３６チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０１９７】
（ステップＳ７５に関連して）
新規欠陥のサイズが１μｍ未満の場合（図２０）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが１μｍ未満の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、図２０の例では、致命率ＲＦ＝０．３７５となる。
【０１９８】
新規欠陥のサイズが１μｍ以上２μｍ未満の場合（図２１）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが１μｍ以上２μｍ未満の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２１の例では、致命率ＲＦ＝０．７８６となり、新規欠陥のサイズが１μｍ未満の新規欠陥の致命率ＲＦより高くなっている。
【０１９９】
新規欠陥のサイズが２μｍ以上の場合（図２２）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥のサイズが２μｍ以上の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２２の例では、致命率ＲＦ＝１．０となり、新規欠陥のサイズが１μｍ以上２μｍ未満の新規欠陥の致命率ＲＦよりさらに高く完全致死となっている。
【０２００】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が新規欠陥の検出サイズによって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２０１】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、１μｍ未満の場合、１μｍ以上２μｍ未満の場合、及び２μｍ以上の場合の３通りに区別して行う。但し、１チップの２ヶ以上の欠陥があるものについてはその中で一番大きな欠陥サイズを採用して分類する。
【０２０２】
例えば、１μｍ未満の新規欠陥が２３チップ、１μｍ以上２μｍ未満の新規欠陥が１０チップ、２μｍ以上の新規欠陥が１５チップに分布したことを検知された場合、１μｍ未満の新規欠陥の不良チップ個数＝２３×０．３７５＝８．６チップ、１μｍ以上２μｍ未満の新規欠陥の不良チップ個数＝１０×０．７８６＝７．９チップ、２μｍ以上の新規欠陥の不良チップ個数＝１５×１．０＝１５チップとなる。
【０２０３】
その結果、Ｄ工程の工程不良チップ数ＮＢ＝８．６＋７．９＋１５．０＝３１．５チップとなる。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２０４】
このように、実施の形態１４の歩留まり推定方法では、新規欠陥の検出サイズ毎に区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの粒度分布と現在の推定時のウエハの粒度分布とが異なっていても精度よく歩留まりを推定することができる。例えば、Ｄ工程が成膜工程であって、材料ガスの噴出口のクリーニングが十分でなく、粒径の揃った３μｍ以上の異物が発生した場合にも精度よく推定することができる。
【０２０５】
従来、ＪＩＳ規格Ｂ９９２０に示されるように、粒径と累積頻度の関係は図２３に示すような単純なべき上の関係で近似されていたにすぎなかったが、実施の形態１４では新規欠陥の検出サイズ毎に独立した致命率が求められているため、図２４に示すような単純な関係にない新規欠陥がウエハ上に発生した場合にも対応することができる。
【０２０６】
実施の形態１４のステップＳ７５で算出された、各工程における新規欠陥の検出サイズ毎の致命率は、実際の過去の結果に基づいて算出されているため、たとえ検出したときは小さいサイズの欠陥でも後に成長して上下のレイヤーを突き破る欠陥の有無や、レイヤーごとのデバイスパターンの粗密によってデバイスに影響を与える欠陥のサイズが異なる場合も考慮した値となるため、ステップＳ７６，Ｓ７７で精度良く推定歩留まりを算出することができる。
【０２０７】
なお、実施の形態１４では、新規欠陥のサイズを１μｍ単位で３種類に区別したがが、区別する大きさ、区別する数は任意に設定することができる。
【０２０８】
また、実施の形態１４では、Ｄ工程の新規欠陥が２μｍ以上の場合は完全致死であることが判明したが、必ずしも電子顕微鏡等で実測されるサイズに対応させる必要はない。新規欠陥のサイズの大小関係が明確な区別が可能であれば十分である。実施の形態１４のように連続的な欠陥サイズので区別されずとも、大中小の３区分でその３区分それぞれの致命率に基づいて推定歩留まりを算出することもできる。
【０２０９】
＜＜実施の形態１５＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１５では実施の形態１３と異なり、同一チップに存在する新規欠陥の個数によって複数に区分した上で上記４つの分類を行い、個数区分毎の致命率ＲＦを求める。
【０２１０】
実施の形態１５では、新規欠陥の個数が１ヶ所単独の場合、２カ所存在の場合、及び３ヶ所以上の場合の３通りに区分している。すなわち、Ａ工程〜Ｆ工程それぞれに３通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、３通りの個数の新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２１１】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥の個数によって区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２１２】
（ステップＳ７４に関連して）
新規欠陥のサイズが１ヶ所単独の場合は、１３５チップをチップ単位で、図２４に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品８チップ、▲４▼欠陥有り・不良品３１チップ、▲５▼個数不適合（１ヶ所単独以外）の欠陥有り６チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１３】
新規欠陥のサイズが２カ所存在の場合は、１３５チップをチップ単位で、図２５に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品１チップ、▲４▼欠陥有り・不良品４チップ、▲５▼個数不適合（２カ所存在以外）の欠陥有り４０チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１４】
新規欠陥のサイズが３ヶ所以上の場合は、１３５チップをチップ単位で、図２６に示すように、▲１▼欠陥なし・良品４８チップ、▲２▼欠陥なし・不良品４２チップ、▲３▼欠陥有り・良品０チップ、▲４▼欠陥有り・不良品１チップ、▲５▼個数不適合（３ヶ所以上以外）の欠陥有り４４チップの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２１５】
（ステップＳ７５に関連して）
新規欠陥のサイズが１ヶ所単独の場合（図２４）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が１ヶ所単独の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、図２４の例では、致命率ＲＦ＝０．６１５となる。
【０２１６】
新規欠陥の個数が２カ所存在の場合（図２５）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が２カ所存在の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２５の例では、致命率ＲＦ＝０．６２５となり、新規欠陥の個数が１ヶ所単独の新規欠陥の致命率ＲＦより高くなっている。
【０２１７】
新規欠陥の個数が３ヶ所以上の場合（図２６）は、(IV)式に示すように、▲１▼と▲２▼の領域の良品率ｒｇ１（＝▲１▼／（▲１▼＋▲２▼））と、▲３▼と▲４▼の領域の良品率ｒｇ３（＝▲３▼／（▲３▼＋▲４▼））とに基づく良品率ＲＧを求め、(V)式に示すように良品率ＲＧに基づき、新規欠陥の個数が３ヶ所以上の新規欠陥の致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。図２６の例では、致命率ＲＦ＝１．０となり、新規欠陥の個数が２カ所存在の新規欠陥の致命率ＲＦよりさらに高く完全致死となっている。
【０２１８】
このように、同一チップに存在する新規欠陥数が多くなるほど致命率ＲＦが高くなっている。以下、その理由を考える。欠陥検査は対象とするチップの面積を１００％測定しているとは限らず、領域によっては感度が低下していたり全く測定されていない場合もある。このような場合、特定の原因により１チップに集中して欠陥が発生していたとしても、全欠陥数が検出されていない場合がある。
【０２１９】
一方、欠陥はチップ内の位置によって、パターンの粗密や冗長回路の多少で致命になる場合とならない場合がある。これは検出されている欠陥はもちろん検出されていない欠陥にも当てはまる。すなわち、同一チップで検出されている欠陥数が多いほど、実際に存在する欠陥数が多く致命になっている可能性が高いと考えられる。
【０２２０】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が新規欠陥の個数によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２２１】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、１ヶ所単独の場合、２カ所存在の場合、及び３ヶ所以上の場合の３通りに区別して行う。
【０２２２】
例えば、１ヶ所単独の新規欠陥が３３チップ、２カ所存在の新規欠陥が２チップ、３ヶ所以上の新規欠陥が１３チップに分布したことを検知された場合、１ヶ所単独の新規欠陥の不良チップ個数＝３３×０．６１５＝２０．３チップ、２カ所存在の新規欠陥の不良チップ個数＝２×０．６２５＝１。３チップ、３ヶ所以上の新規欠陥の不良チップ個数＝１３×１．０＝１３チップとなる。
【０２２３】
その結果、Ｄ工程の工程不良チップ数ＮＢ＝２０．３＋１．３＋１３．０＝３４．６チップとなる。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２２４】
このように、実施の形態１５の歩留まり推定方法では、新規欠陥の個数毎に区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、図２７に示すように、過去の解析時のウエハの集合分布（Ｌ１）と現在の推定時のウエハの集合分布（Ｌ２）とが異なっていても精度よく歩留まりを推定することができる。例えば、Ｄ工程が成膜工程であって、材料ガスの噴出口のクリーニングが十分でなく、噴出口付近のチップに異物が集中して発生した場合でも精度よく推定することができる。
【０２２５】
単純に無作為に欠陥が分布しているとして解析すれば、推定歩留まりの精度は劣化するが、新規欠陥の個数別に区別された致命率ＲＦが求められているため、異物が集中する等、解析時と異なる集合分布の新規欠陥がウエハ上に発生した場合にも対応することができる。
【０２２６】
なお、実施の形態１５では、新規欠陥の個数を１個単位で３種類に区分したがが、さらに多い種類で区分しても良い。ただし、存在数の上限は概ね１０個で良い。例えば、１つのウエハに１００チップ存在し、新規欠陥が無作為に５００個あった場合、１〜１０個で分類すれば９８％のチップが含まれ、１〜１１個で分類すれば９９％以上のチップが確実に含まれるため、実用上、１０個程度で十分である。
【０２２７】
１０個を上回る新規欠陥が１チップに存在する場合は、特定の原因によって特定の分布をしていると見なせることが大部分であるため、「区分した最大存在数以上」に分類すれば十分である。したがって、実用上十分な精度の範囲で個数の上限を設定することにより、過去の解析及び現在の推定の簡便化を図ることができる。
【０２２８】
＜＜実施の形態１６＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１６では実施の形態１３と異なり、同一チップに存在する新規欠陥の特定分布によって複数に区別した上で上記４つの分類を行い、特定分布区分毎の致命率ＲＦを求める。
【０２２９】
実施の形態１６では、図２８に示すようなウエハ２０上の特定分布にある新規欠陥９と、特定分布以外の新規欠陥との２通りに区別している。すなわち、Ａ工程〜Ｆ工程それぞれに２通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、２通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２３０】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ新規欠陥が特定分布に存在するか否かで区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２３１】
（ステップＳ７４に関連して）
新規欠陥が特定分布に存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定分布不適合（特定分布以外の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２３２】
新規欠陥が特定分布以外に存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定分布不適合（特定分布の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２３３】
（ステップＳ７５に関連して）
新規欠陥が特定分布に存在する場合について、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２３４】
新規欠陥が特定分布以外に存在する場合それぞれについて、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２３５】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が特定分布での存在の有無によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２３６】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、新規欠陥が特定分布に存在する場合、及び新規欠陥が特定分布以外に存在する場合の２通りに区別して行う。
【０２３７】
そして、新規欠陥が特定分布に存在するチップ数にその致命率を掛け合わせることにより、新規欠陥が特定分布に存在する場合の不良チップ個数を算出するとともに、新規欠陥が特定分布以外に存在するチップ数にその致命率を掛け合わせることにより、新規欠陥以外が特定分布に存在する場合の不良チップ個数を算出する。
【０２３８】
そして、新規欠陥が特定分布に存在する場合の不良チップ個数と新規欠陥が特定分布以外に存在する場合の不良チップ個数とを足し合わせることにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２３９】
このように、実施の形態１６の歩留まり推定方法では、新規欠陥が特定分布への存在の有無で区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの特定分布と現在の推定時のウエハの特定分布との状態が異なっていても精度よく歩留まりを推定することができる。
【０２４０】
なお、実施の形態１６では、特定分布を１種類のみ示したが、複数種の特定分布を用いても良いことは勿論である。例えば、特定分布が３種類ある場合、新規欠陥が３種類の特定分布のそれぞれに存在する場合の３通りと、３種類の特定分布以外に存在する場合の１通りの計４通りに分類して、致命率の解析、不良チップ個数の推定を行うことになる。
【０２４１】
＜＜実施の形態１７＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１７では実施の形態１３と異なり、同一チップに存在する新規欠陥の形状種別によって複数に区別した上で上記４つの分類を行い、形状区分毎の致命率ＲＦを求める。
【０２４２】
なお、新規欠陥の形状種別は光学顕微鏡や電子顕微鏡等で観察することにより認識することができる。欠陥形状種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。
【０２４３】
実施の形態１７では、特定形状の新規欠陥と、特定形状以外の新規欠陥との２通りに区分している。すなわち、Ａ工程〜Ｆ工程それぞれに２通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、２通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２４４】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ特定形状の新規欠陥が存在するか否かで区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２４５】
（ステップＳ７４に関連して）
特定形状の新規欠陥が存在する場合について、▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定形状不適合（特定形状以外の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２４６】
特定形状以外の新規欠陥が存在する場合について。▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼特定形状不適合（特定形状の欠陥有り）の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２４７】
（ステップＳ７５に関連して）
特定形状の新規欠陥が存在する場合について、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２４８】
特定形状以外の新規欠陥が存在する場合それぞれについて、(V)式に示すように良品率ＲＧに基づき致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。
【０２４９】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が特定形状の有無によって区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２５０】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、特定形状の新規欠陥が存在する場合、及び特定形状以外の新規欠陥が存在する場合の２通りに区別して行う。
【０２５１】
そして、特定形状の新規欠陥が存在するチップ数にその致命率を掛け合わせることにより、特定形状の新規欠陥が存在する場合の不良チップ個数を算出するとともに、特定形状以外の新規欠陥が存在するチップ数にその致命率を掛け合わせることにより、新規欠陥以外が特定分布に存在する場合の不良チップ個数を算出する。
【０２５２】
そして、特定形状の新規欠陥が存在する場合の不良チップ個数と特定形状以外の新規欠陥が存在する場合の不良チップ個数とを足し合わせることにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２５３】
特定形状の原因となる欠陥種別としては、パターン欠陥、異物、汚染物質（シミ）付着、傷等が有る。パターン欠陥としては、ショート（本来分離すべき２つの配線あるいは層がショートしている）、断線（本来接続されるべき配線あるいは層が分離されている）、形状異常（パターンの形状が異常になっている）等がある。ショート、断線については異物をマスクとしたパターニング等が原因として考えられる。異物としては付着異物、エッチング残査等があり、汚染物質付着としてはウエット漕の汚染物付着等があり、傷としては例えばハンドリングミスによってウエハを引っ掻いた場合に生じる傷が考えられる。
【０２５４】
このような欠陥種別によって特定形状の欠陥が形成されるため、特定形状の新規欠陥は発生原因と密接に関連する場合が多い。したがって、実施の形態１７の歩留まり推定方法では、特定形状の新規欠陥が存在するか否か区別された致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、歩留まりを高精度に推定することができる。
【０２５５】
なお、実施の形態１７では、特定形状が１種類の場合を示したが、複数種の特定形状を用いても良いことは勿論である。例えば、特定形状が３種類ある場合、３種類の特定形状の新規欠陥がそれぞれに存在する場合の３通りと、３種類の特定形状以外の新規欠陥が存在する場合の１通りの計４通りに分類して、致命率の解析、不良チップ個数の推定を行うことになる。
【０２５６】
＜＜実施の形態１８＞＞
＜原理＞
実施の形態１３では実施の形態１と同様、新規欠陥の有無及び良・不良判定に基づき、図４の▲１▼〜▲４▼に示すように４つに分類して、過去の解析処理を行ったが、実施の形態１８では実施の形態１３と異なり、同一チップに存在する新規欠陥の検出サイズ、検出個数、特定分布上での新規欠陥の存在性、特定形状の有無等の種々の条件のうち、少なくとも２つの組合せによって複数に区分した上で上記４つの分類を行い、組合せ条件区分毎の致命率ＲＦを求める。
【０２５７】
実施の形態１８では、表２に示すように、新規欠陥の検出サイズ（４通り）と同一チップに存在する新規欠陥数（１１通り）との４４通りに区別している。すなわち、Ａ工程〜Ｆ工程それぞれに４４通りの致命率ＲＦが求められ、新たなデバイス製造時におけるＡ工程〜Ｆ工程それぞれの推定歩留まりＢＤA〜ＢＤFは、４４通りの新規欠陥チップ数とそれに対応する致命率ＲＦとによって推定される。
【０２５８】
【表２】
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５とほぼ同様であるが、ステップＳ７４における分類、ステップＳ７５における致命率の算出がそれぞれ条件区分される点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２６０】
（ステップＳ７４に関連して）
組合せ条件区分それぞれについて、▲１▼欠陥なし・良品、▲２▼欠陥なし・不良品、▲３▼欠陥有り・良品、▲４▼欠陥有り・不良品、▲５▼条件不適合の欠陥有りの５種類に分類され、▲１▼〜▲４▼が本来の分類対象となる。
【０２６１】
（ステップＳ７５に関連して）
組合せ条件区分それぞれについて、(V)式に示すように良品率ＲＧに基づき、表２に示すように、致命率ＲＦをＡ〜Ｆ工程それぞれについて求める。なお、表２において、「不明」と記されている箇所は該当欠陥が存在せず致命率が算出できなかった場合を意味する。
【０２６２】
現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７６における分類、Ａ〜Ｆ工程それぞれの推定歩留まりの算出が表２の区分されて得られた値の和となる点が異なる。以下、Ｄ工程の場合を例を挙げて説明する。
【０２６３】
（ステップＳ７６に関連して）
新たなデバイスの製造時にＤ工程において発生した新規欠陥チップ数を、表２に沿った区別をして行う。但し、１チップの２ヶ以上の欠陥があるものについてはその中で一番大きな検出サイズを採用して分類する。また、上記以外でも所定の条件を予め設定しておき、１チップの２ヶ以上の欠陥があるものについては所定の条件によって検出サイズを採用しても良い。
【０２６４】
そして、区分されたそれぞれの新規欠陥のチップ数に対応の致命率を掛け合わせることにより、区別されたそれぞれ新規欠陥による不良チップ個数を算出する。
【０２６５】
そして、区別されたそれぞれ新規欠陥による不良チップ個数のすべてを合計することにより、Ｄ工程の工程不良チップ数ＮＢを得る。したがって、Ｄ工程単独の推定歩留まりＢＤDは(VIII)式で求めることができる。
【０２６６】
このように、実施の形態１８の歩留まり推定方法では、同一チップに存在する新規欠陥の検出サイズ、検出個数、特定分布上での存在、特定形状の有無等の種々の条件の組合せによって複数に区分した致命率ＲＦに基づき、各工程の推定歩留まりを算出するため、過去の解析時のウエハの種々の状態と現在の推定時のウエハの種々の状態とが異なっていてもかなり精度よく歩留まりを推定することができる。
【０２６７】
＜＜実施の形態１９＞＞
＜原理＞
実施の形態１３〜１８は、１枚のウエハ上にある欠陥のみを過去の解析データとして用いてきたが、複数枚のウエハ上にある欠陥を過去の解析データとして用いて実施の形態１３〜１８の歩留まり推定方法のうちいずれかの方法を実行したの実施の形態１９である。
【０２６８】
例えば、ロット内の複数枚のウエハにおけるチップ数の分類を合計し解析することにより、ロット単位での過去の欠陥解析を行う。これは、ロットをさらに束ねた処理バッチ単位などで解析を行っても同様である。
【０２６９】
このように、実施の形態１９の歩留まり推定方法は、複数枚のウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って過去の欠陥解析を行うことにより、統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０２７０】
例えば、１枚のウエハにおいて、計算に用いる４つの種類分けのうち、分類された領域に該当するチップ数が極端に少ない場合、ウエハ１枚での欠陥解析での信頼性は低下する恐れがあるが、実施の形態１９のよるに複数枚単位で分類して欠陥解析を行うことにより、一度の欠陥解析処理に計算する総チップ数を多くすることができる分、統計的な信頼性が高まるのは明らかである。
【０２７１】
特に、実施の形態１８のように、区分される項目数が多い場合に、実施の形態１９は有効な方法となる。なお、過去の解析対象となる複数のウエハは粒度分布や集合分布等が同じものである必要はない。
【０２７２】
＜方法＞
過去の解析対象とするウエハを複数枚にすることにより、実施の形態１３〜１８で述べた方法をそのまま採用することができる。
【０２７３】
＜＜実施の形態２０＞＞
＜原理＞
過去の解析の結果、例えば、検出サイズが０．５μｍ未満の新規欠陥が歩留まりに全く影響を与えないことが判明した場合、検出サイズが０．５μｍ未満の新規欠陥をチップを、欠陥なしのチップとみなし、新たに図４の▲１▼あるいは▲２▼に分類し直して再解析と行うのが実施の形態２０である。
【０２７４】
このように、実施の形態２０の歩留まり推定方法は、歩留まりに対する影響に即した新規欠陥の有無の判定を行いながら、ウエハにおける欠陥の有無と良否判定結果とに基づく分類を行って過去の欠陥解析を行うことにより、歩留まりに対する統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０２７５】
＜方法＞
歩留まりの影響に基づき再解析を行う以外は、実施の形態１３〜１８で述べた方法をそのまま採用することができる。
【０２７６】
＜＜実施の形態２１＞＞
＜原理＞
実施の形態１３〜２０では、全工程における歩留まりを推定することを最終目的としたが、工程途中までの歩留まり推定結果を活用することを主眼としたのが実施の形態２１である。
【０２７７】
Ａ〜Ｆ工程の欠陥検査が終了する前に、例えば、Ｄ工程の欠陥検査の段階でＤ工程の工程不良チップ数ＮＢを推定計算し、Ｄ工程を行う半導体製造装置の管理に利用する。
【０２７８】
従来でも、製品の欠陥検査を行って、その欠陥数の多少から半導体製造装置の異常を検知して、致命にならず歩留まりにほとんど影響を与えない小さな粒径の欠陥が増えたときに当該製造装置が異常であると誤判定したり、致命率の高い歩留まりに大きな影響を与える重大欠陥が存在しても、これらの重大欠陥を含む欠陥総数が所定の基準以下の場合は異常を見逃してしまったりして実用的ではなかった。
【０２７９】
しかしながら、実施の形態１３〜２０の歩留まり推定方法は、新規欠陥の有無及び良・不良判定に基づき、解析を行い各工程の致命率ＲＦを求め、上記過去の解析処理によって求めた致命率ＲＦと新たに検出した新規欠陥数とによって各工程の歩留まりを推定しているため、その精度は高い。
【０２８０】
したがって、異常を見逃して半導体製品の歩留まりを通常時よりも低下させたり、異常であると誤判定して不必要な製造装置のクリーニング等のために製造装置の稼働率を低下させることもない。
【０２８１】
一方、Ｄ工程までの歩留まり総計を計算することによって、後の工程を経ても経済的に十分な歩留まりが期待できないウエハの脱落や、また、十分な歩留まりが期待できない状態がロット全体に及んでいる場合はロットの脱落等を判断することができる。さらに、全工程が終了する前に良品の数がある程度予想できるため、納期と必要出荷数を確保するために必要とする新たなウエハ投入量の調整を正確に行うことができる。
【０２８２】
＜方法＞
図２９はこの発明の実施の形態２１である歩留まり推定方法を示すフローチャートである。具体的な内容を示すため、実施の形態２１では実施の形態１と同様デバイス（集積回路）がＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っている。以下、実施の形態２０処理の流れについて説明する。
【０２８３】
過去の解析処理であるステップＳ８１〜８５は、図１９で示したステップＳ７１〜Ｓ７５と全く同様である。
【０２８４】
以上、ステップＳ８１〜Ｓ８５の処理によって、過去の解析結果によって所定のデバイスを製造する場合のＡ〜Ｆ工程それぞれの致命率ＲＦを得ることができる。その後、所定のデバイスを同じＡ〜Ｆ工程で新たに製造する場合のステップが以下のステップである。
【０２８５】
まず、ステップＳ８６において、新たな集積回路の製造時におけ現工程の推定歩留まりを求める。例えば、現工程がＤ工程の場合、Ｄ工程の検査装置で検出した、新規欠陥検出結果に基づきＤ工程単独の推定歩留まりＢＤDを求める。
【０２８６】
そして、Ｄ工程の歩留まりＢＤDが所定の基準以下である場合、Ｄ工程の製造装置に異常があると判定する。
【０２８７】
最後に、ステップＳ８７において、現工程までにおける中途推定歩留まりＢＤMIDを求める。例えば、現工程がＤ工程の場合、ＢＤMID＝ＢＤA・ＢＤB・ＢＤC・ＢＤDとなる。
【０２８８】
そして、中途推定歩留まりＢＤMIDが所定の最低基準以下である場合、Ｅ工程、Ｆ工程を経ても経済的に十分な歩留まりが期待できないと判定する。
【０２８９】
このように、実施の形態２１の歩留まり推定方法では、過去の解析結果（ステップＳ８１〜Ｓ８５）を参照して、最新情報である現在実行中の工程の新規欠陥検出結果に基づき、デバイス製造時の中途歩留まりを推定することにより、現在稼働中の生産ラインの運営を効率的に行うことができる。
【０２９０】
＜＜実施の形態２２＞＞
＜原理＞
実施の形態１３では、算出した全工程における推定歩留まりをそのまま採用したが、推定歩留まりと実際の歩留まりとの過去の解析結果に基づき、推定歩留まりを補正したの実施の形態２２である。
【０２９１】
図３０は、過去に製造した５枚のウエハの実際の歩留まりＢＤREALと、実施の形態１３の歩留まり推定方法で求めた全工程における推定歩留まりＢＤALLとの関係を示したグラフである。同図の直線Ｌ３に示すように、実際の歩留まりＢＤREALと推定歩留まりＢＤALLとは一致していない。
【０２９２】
この原因として、欠陥検査が全ての歩留まり低下の要因を捕らえているとは限らないことや、チップ単位での均一分布の仮定と現実の分布とが完全に一致していない等が考えられる。
【０２９３】
そこで、これらの原因によるずれを考慮して、実際の歩留まりＢＤREALと推定歩留まりＢＤALLとの過去の比較結果に基づき、新たに算出した推定歩留まりＢＤALLを補正する。例えば、図３０のような関係に実際の歩留まりＢＤREALと推定歩留まりＢＤALLとがある場合、次の(X)式で補正推定歩留まりＣＢＤALLを求める。
ＣＢＤALL＝ＢＤALL−０．０５…(X)
＜方法＞
過去の解析処理は、図１９で示したステップＳ７１〜Ｓ７５と全く同様である。現在の推定処理は、図１９で示したステップＳ７６，Ｓ７７とほぼ同様であるが、ステップＳ７７において、推定歩留まりＢＤALLの代わりに、補正推定歩留まりＣＢＤALLを用いる点のみ異なる。
【０２９４】
このように、実施の形態２２の歩留まり推定方法では、推定歩留まりＢＤALLと実際の歩留まりＢＤREALとの過去の比較結果に基づき、デバイス製造時の全工程における補正歩留まりを推定することにより、より精度の高い歩留まり推定が行える。
【０２９５】
なお、実施の形態２２では推定歩留まりＢＤALLの推定を実施の形態１３の歩留まり推定方法を用いて行ったが、実施の形態１４〜２０の歩留まり推定方法のうちいずれの推定方法を用いても良いのは勿論である。
【０２９６】
＜＜実施の形態２３＞＞
実施の形態１３〜２２に示したような歩留まり推定方法をプログラムとしてＣＤＲＯＭ等の記録媒体に記憶させて実行させたのが実施の形態２３である。
【０２９７】
なお、実施の形態２３である欠陥解析システムの構成としては、図１６あるいは図１７で示した構成が考えられる。図１６において、制御部３１は、実施の形態１３〜２２に示した推定方法の少なくとも１つを歩留まり推定プログラムとして格納したＣＤＲＯＭ等の記録媒体３２より欠陥解析方法を読み込むことができる。
【０２９８】
制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における過去の欠陥情報と電気テスタ３３から得られる良否判定情報とに基づき、記録媒体３２より読み込んだ歩留まり推定プログラムのうち過去の解析処理を実行する。さらに、制御部３１は、検査装置４１〜４３から得られるＡ工程〜Ｆ工程における現在実行中の欠陥情報に基づき、記録媒体３２より読み込んだ歩留まり推定プログラムのうち現在の推定処理を実行する。
【０２９９】
例えば、記録媒体３２に記録された歩留まり推定プログラムが実施の形態１３の歩留まり推定方法である場合、制御部３１は、図１９で示した実施の形態１３と同様の処理で実行する。すなわち、ステップＳ７１〜Ｓ７７の処理を制御部３１の制御下で行い、特に、ステップＳ７１の処理は検査装置を用いて行い、ステップＳ７２の処理は電気テスタを用いて行うことになる。
【０３００】
なお、ステップＳ７１の新規欠陥の座標を抽出する処理は、欠陥情報が各工程の欠陥座標位置及び欠陥サイズからなる場合、欠陥情報に基づき各工程の新規欠陥の座標を求めることとなる。
【０３０１】
なお、制御部３１が欠陥情報に基づき各工程の新規欠陥の座標を求める機能を有している場合、歩留まり推定プログラムにおけるステップＳ７１の処理は、各工程の新規欠陥の座標を制御部３１から取り込む処理となる。
【０３０２】
このように、実施の形態２３の欠陥解析システムは、実施の形態１３〜２２で述べた欠陥解析方法を記録媒体３２に予め記録しておけば、実施の形態１３〜２２述べた欠陥解析が自動的に行え、製造工程への効果的な対策をより早期行うことができる。
【０３０３】
【発明の効果】
以上説明したように、この発明における請求項１記載の欠陥解析方法によれば、ステップ(b)の良・不良判定による判定結果とステップ(c)の所定の識別条件を満足する新規欠陥の有無の判定結果の組合せとに基づき、複数のチップを４つに分類（新規欠陥分類）して、その分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３０４】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３０５】
また、請求項２記載の欠陥解析方法のステップ(f)は、上記新規欠陥分類に基づき、少なくとも１つの工程の新規欠陥がチップを不良にする割合と推定される致命率を算出しているため、この致命率によって欠陥を検出する検査装置の感度を定量的に認識することができる。
【０３０６】
また、請求項３記載の欠陥解析方法のステップ(g)は、上記新規欠陥分類及び上記致命率に基づき、前記少なくとも１つの工程によって不良となったチップ数と推定される工程不良チップ数を算出しているため、この工程不良チップ数によってデバイスの歩留まりに対する少なくとも１つの工程の影響を定量的に認識することができる。
【０３０７】
加えて、請求項４記載の欠陥解析方法は、ステップ(c)〜ステップ(g)を複数の検出サイズそれぞれにおいて複数回行い、少なくとも１つの工程における複数の検出サイズそれぞれの上記新規不良チップ数、上記致命率及び上記工程不良チップ数からなる解析用データを得ている。
【０３０８】
したがって、解析用データを解析することにより、複数の検出サイズそれぞれにおける上記新規不良チップ数、上記致命率及び上記工程不良チップ数を比較検討することができる。
【０３０９】
さらに、請求項５記載の欠陥解析方法のステップ(h)は、上記解析用データに基づき、複数の検出サイズのうち前記致命率が１００％となる最小の検出サイズである完全致命検出サイズ、複数の検出サイズそれぞれの上記工程不良チップ数のうち最大の値を採る最大工程不良チップ数、複数の検出サイズのうち上記最大工程不良チップ数に対応する検出サイズである最適感度検出サイズ、及び、複数の検出サイズそれぞれの上記新規不良チップ数のうち上記最適感度検出サイズに対応する最適感度新規不良チップ数のうちから、少なくとも１つを前記少なくとも１つの工程の解析結果として認識する。
【０３１０】
したがって、上記完全致命検出サイズにより歩留まりを必ず低下させる欠陥の大きさを認識することができる第１の効果、上記最大工程不良チップ数によりデバイスの歩留まりに対する少なくとも１つの工程の影響を正確に認識することができる第２の効果、上記最適感度検出サイズにより欠陥解析に最適な検出サイズを認識することができる第３の効果、上記最適感度新規不良チップ数により少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を正確に認識することができる第４の効果のうち、少なくとも１つの効果を奏することができる。
【０３１１】
請求項６記載の欠陥解析方法のステップ(i)は、所定数の工程それぞれの上記最大工程不良チップ数を比較して改善が望まれる序列で所定数の工程を順位付けするため、所定数の工程それぞれの新規欠陥の検出感度の違いに関係なく、正確に所定数の工程を改善が望まれる序列で順位付けを行うことができる。
【０３１２】
また、請求項７記載の欠陥解析方法のステップ(i)は、複数の工程それぞれの上記最適感度新規不良チップ数の合計値とステップ(b)で不良と判定されたチップ数とを比較して不良原因の検出度合いを認識しているため、複数の工程それぞれの新規欠陥の検出感度の違いに関係なく、複数の工程それぞれの新規欠陥に基づく不良原因の検出度合いを定量的に認識することができる。
【０３１３】
また、請求項８記載の欠陥解析方法のステップ(i)は、複数の生産ライン間において、少なくとも１つの工程の上記最大工程不良チップ数を比較して複数の生産ライン間の少なくとも１つの工程に関する優劣を認識しているため、複数の生産ラインそれぞれにおける少なくとも１つの工程の新規欠陥の検出感度の違いに関係なく、複数の生産ライン間の優劣を定量的に認識することができる。
【０３１４】
また、請求項９記載の欠陥解析方法のステップ(h)は、所定数の工程間における同一検出レベルに対応する上記致命率を比較して所定数の検査装置間の感度の違いを認識することにより、所定数の検査装置間の感度の違いを複雑な比較処理を行うことなく簡単に認識することができる。
【０３１５】
また、請求項１０記載の欠陥解析方法は、所定の識別条件としてウエハ上の特定の領域に存在するいう条件を含むため、特定の領域に存在する新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１６】
また、請求項１１記載の欠陥解析方法のステップ(b)は、特定の電気的特性に基づき前記複数のチップそれぞれの良・不良判定を行うステップを含むため、特定に電気的特性に絞り込んで新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１７】
また、請求項１２記載の欠陥解析方法の所定の識別条件は、少なくとも１つの工程よりも後の所定の工程において新規欠陥と同一平面位置で再度検出されるという条件を含むため、新規欠陥の成長度合いを考慮して新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３１８】
また、請求項１３記載の欠陥解析方法において、ウエハは複数のウエハを含み、複数のチップは複数のウエハに形成されるチップをすべて含んでいるため、識別対象となる複数のチップ数が１つのウエハの場合より多くすることにより、統計的な信頼性の高い欠陥解析を行うことができる。
【０３１９】
また、請求項１４記載の欠陥解析方法にの記所定の識別条件は、同一チップ内に存在する新規欠陥の個数に基づく制限を含む、新規欠陥の個数を考慮して新規欠陥とデバイスの歩留まりとの関係を定量的に認識することができる。
【０３２０】
この発明における請求項１５記載の記録媒体に記録された欠陥解析プログラムによれば、ステップ(b)の良・不良判定による判定結果とステップ(c)の所定の識別条件を満足する新規欠陥の有無の判定結果による組合せ基づき複数のチップを分類（新規欠陥分類）して、その分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３２１】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３２２】
この発明における請求項１６記載の記録媒体に記録された欠陥解析プログラムによれば、請求項１５記載の記録媒体に記録されて欠陥解析プログラムと同様、新規欠陥分類した分類結果に基づき、少なくとも１つの工程の新規欠陥によってのみ不良となったチップ数と推定される新規不良チップ数を算出している。
【０３２３】
したがって、新規不良チップ数によって少なくとも１つの工程を完全に改善した場合に、増やすことが可能と見積もれる良品チップの数を定量的に認識することができる。
【０３２４】
また、請求項１７記載の記録媒体における欠陥解プログラムのステップ(f)は、上記新規欠陥分類に基づき、少なくとも１つの工程の新規欠陥がチップを不良にする割合と推定される致命率を算出しているため、この致命率によって欠陥を検出する検査装置の感度を定量的に認識することができる。
【０３２５】
また、請求項１８記載の記録媒体における欠陥解析プログラムのステップ(g)は、上記新規欠陥分類及び上記致命率に基づき、前記少なくとも１つの工程によって不良となったチップ数と推定される工程不良チップ数を算出しているため、この工程不良チップ数によってデバイスの歩留まりに対する少なくとも１つの工程の影響を定量的に認識することができる。
【０３２６】
この発明における請求項１９記載の工程管理方法のステップ(f)は、新たな複数の工程を構成する一の工程ごとに、新たに検出された所定の識別条件を満足する新規欠陥数と過去の複数の工程に対する解析処理で求めた一の工程の致命率とに基づき、工程単位の推定歩留まりを算出しているため、この工程単位の推定歩留まりによって新たな複数の工程を構成する一の工程による歩留まりを精度良く推定することができる。
【０３２７】
請求項２０記載の工程管理方法のステップ(g)は、ステップ(f)の後、新たな複数の工程それぞれの工程単位の推定歩留まりに基づき、新たな複数の工程全体の推定歩留まりを算出するため、新たな複数の工程全体による歩留まりを精度良く推定することができる。
【０３２８】
請求項２１記載の工程管理方法において、所定の識別条件は、新規欠陥を分類すべき複数の区分を規定した分類条件を含み、ステップ(c)は、分類条件で規定された複数の区分それぞれついて新規欠陥の有無を判定するステップを含み、ステップ(d)は、複数の区分それぞれについて、複数のチップを４つに分類するステップを含み、ステップ(e)は、複数の工程それぞれの致命率を複数の区分ごとに算出するステップを含み、ステップ(f)は、新たに検出された新規欠陥数を複数の区分に分類した数と、解析処理で求めた複数の区分それぞれの致命率とに基づき、工程単位の推定歩留まりを算出するステップを含んでいる。
【０３２９】
したがって、複数の工程それぞれについて複数の区分毎に新規欠陥、致命率が分類されて解析処理が行われた後、新たな複数の工程それぞれについて複数の区分毎に細分化して設定された致命率に基づき、工程単位の推定歩留まりをより精度良く推定することができる。
【０３３０】
請求項２２記載の工程管理方法において、複数の区分は新規欠陥の検出サイズに基づき分類される区分を含むため、解析処理時のウエハの粒度分布と歩留まり推定時のウエハの粒度分布とが異なっていても精度よく歩留まりを推定することができる。
【０３３１】
請求項２３記載の工程管理方法において、複数の区分は同一チップ内に存在する新規欠陥の個数に基づき分類される区分を含むため、解析処理時のウエハの集合分布と歩留まりの推定時のウエハの集合分布とが異なっていても精度よく歩留まりを推定することができる。
【０３３３】
請求項２４記載の工程管理方法において、複数の区分は、新規欠陥の形状に基づき分類される区分を含むため、特定形状の新規欠陥は発生原因と密接に関連する場合が多いことから、歩留まりを高精度に推定することができる。
【０３３５】
請求項２５記載の工程管理方法において、ウエハは複数のウエハを含み、複数のチップは複数のウエハに形成されるチップをすべて含んでいるため、解析処理対象となる複数のチップ数が１つのウエハの場合より多くすることにより、統計的な信頼性の高い歩留まりを推定することができる。
【０３３６】
請求項２６記載の工程管理方法において、所定の識別条件は、検出された新規欠陥のうち、歩留まりに影響がないと判断されたものを新規欠陥とみなさないという新規欠陥判断条件を含むため、統計的な信頼性の高い解析結果に基づき高精度に歩留まりを推定することができる。
【０３３７】
請求項２７記載の工程管理方法のステップ(h)は、ステップ(g)の後、過去の複数の工程全体の推定歩留まりと実際の歩留まりとの解析結果に基づく補正値で、新たな複数の工程全体の推定歩留まりを補正するため、より精度の高い歩留まりを推定することができる。
【０３３８】
請求項２８記載の工程管理方法のステップ(f)は、前記新たな複数の工程のうち所定数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記所定数の工程の推定歩留まりを算出するステップを含むため、新たな複数の工程を構成する所定数の工程による歩留まりを精度良く推定することができる。
【図面の簡単な説明】
【図１】 新規欠陥を検出する方法を示す説明図である。
【図２】 各工程の検出欠陥個数と新規欠陥個数との関係を示すグラフである。
【図３】 実施の形態１の欠陥解析方法のウエハマップ上における新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図４】 実施の形態１によるチップ単位の分類状態を示す説明図である。
【図５】 実施の形態１の解析結果をベン図として示した説明図である。
【図６】 実施の形態１の方法の手順を示すフローチャートである。
【図７】 実施の形態２の欠陥解析方法のウエハマップ上における１μｍ以上の新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図８】 実施の形態２によるチップ単位の分類状態を示す説明図である。
【図９】 実施の形態２の方法の手順を示すフローチャートである。
【図１０】 実施の形態３の方法の手順を示すフローチャートである。
【図１１】 実施の形態４の方法の手順を示すフローチャートである。
【図１２】 実施の形態５の方法の手順を示すフローチャートである。
【図１３】 実施の形態６の方法の手順を示すフローチャートである。
【図１４】 実施の形態７の欠陥解析方法のウエハマップ上における特定分布に存在する新規欠陥の有無と良・不良との照合状態を示す説明図である。
【図１５】 実施の形態７によるチップ単位の分類状態を示す説明図である。
【図１６】 実施の形態１２による欠陥解析システムの第１の態様の構成を示す説明図である。
【図１７】 実施の形態１２による欠陥解析システムの第２の態様の構成を示す説明図である。
【図１８】 実施の形態７による欠陥解析方法による改善例を示す説明図である。
【図１９】 実施の形態１３の方法の手順を示すフローチャートである。
【図２０】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２１】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２２】 実施の形態１４によるチップ単位の分類状態を示す説明図である。
【図２３】 欠陥の粒径と累積頻度との関係を示すグラフである。
【図２４】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２５】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２６】 実施の形態１５によるチップ単位の分類状態を示す説明図である。
【図２７】 解析したウエハと新たに検査したウエハとの集合分布の違いを示すグラフである。
【図２８】 新規欠陥の特定分布状態を示す説明図である。
【図２９】 実施の形態２１の方法の手順を示すフローチャートである。
【図３０】 推定歩留まりと実際の歩留まりとの関係を示すグラフである。
【符号の説明】
６〜１１ 新規欠陥、３１ 制御部、３２ 記録媒体、３３ 電気テスタ、４０〜４３ 検査装置。
Claims (28)
- 複数の工程を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析方法であって、
(a)前記複数の工程のうち少なくとも１つの工程それぞれの実行後に、前記少なくとも１つの工程よりも前の工程で発生した、光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、
(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、
(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、
(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、
(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップと、
を備える欠陥解析方法。 - 請求項１記載の欠陥解析方法において、
(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップを、
さらに備える欠陥解析方法。 - 請求項２記載の欠陥解析方法において、
(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップを、
さらに備える欠陥解析方法。 - 請求項３記載の欠陥解析方法において、
前記ステップ(c)は、複数の検出サイズそれぞれを基準サイズとして複数回行われ、前記所定の識別条件は前記基準サイズ以上という検出サイズ条件を含み、
前記ステップ(d)〜ステップ(g)は前記複数回行われるステップ(c)に対応してそれぞれ前記複数回行われ、その結果、前記少なくとも１つの工程それぞれにおける前記複数の検出サイズそれぞれの前記新規不良チップ数、前記致命率及び前記工程不良チップ数からなる解析用データが得られる、
欠陥解析方法。 - 請求項４記載の欠陥解析方法において、
前記複数回行われた前記ステップ(c)〜(g)の後、
(h)前記解析用データに基づき、前記複数の検出サイズのうち前記致命率が１００％となる最小の検出サイズである完全致命検出サイズ、前記複数の検出サイズそれぞれの前記工程不良チップ数のうち最大の値を採る最大工程不良チップ数、前記複数の検出サイズのうち前記最大工程不良チップ数に対応する検出サイズである最適感度検出サイズ、及び、前記複数の検出サイズそれぞれの前記新規不良チップ数のうち前記最適感度検出サイズに対応する最適感度新規不良チップ数、のうちから少なくとも１つを前記少なくとも１つの工程の解析結果として認識するステップ、
をさらに備える欠陥解析方法。 - 請求項５記載の欠陥解析方法において、
前記少なくとも１つの工程は２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記所定数の工程それぞれの前記最大工程不良チップ数を認識し、
(i)前記所定数の工程それぞれの前記最大工程不良チップ数を比較して改善が望まれる序列で前記所定数の工程を順位付けするステップ、
をさらに備える欠陥解析方法。 - 請求項５記載の欠陥解析方法において、
前記少なくとも１つの工程は前記複数の工程を含み、前記複数の工程それぞれに前記解析用データが得られ、前記ステップ(h)は前記複数の工程それぞれの前記最適感度新規不良チップを認識し、
(i)前記複数の工程それぞれの前記最適感度新規不良チップ数の合計値と前記ステップ(b)で不良と判定されたチップ数とを比較して不良原因の検出度合いを認識するステップ、
をさらに備える欠陥解析方法。 - 請求項５記載の欠陥解析方法において、
前記デバイスは同一構成の複数のデバイスを含み、前記複数のデバイスはそれぞれ複数の生産ライン上で前記複数の工程を経て製造され、前記ステップ(b)〜(h)は前記複数のデバイスそれぞれに対して行われ、前記ステップ(h)は前記複数の生産ラインそれぞれの前記少なくとも１つの工程における前記最大工程不良チップ数を認識し、
(i)前記複数の生産ライン間において、前記少なくとも１つの工程の前記最大工程不良チップ数を比較して前記複数の生産ラインの優劣を認識するステップ、をさらに備える欠陥解析方法。 - 請求項４記載の欠陥解析方法において、
前記少なくとも１つの工程は、工程内容は同じでかつ前記ステップ(a)の検出動作を行う検出装置が異なる２以上の所定数の工程を含み、前記所定数の工程それぞれに前記解析用データが得られ、
(h)前記所定数の工程間における同一検出レベルに対応する前記致命率を比較して前記所定数の検査装置間の感度の違いを認識するステップ、
をさらに備える欠陥解析方法。 - 請求項１ないし請求項５のうちいずれか１項に記載の欠陥解析方法において、
前記ステップ(c)の前記所定の識別条件は前記ウエハ上の特定の領域に前記新規欠陥が存在するいう条件を含む、
欠陥解析方法。 - 請求項１ないし請求項５のうちいずれか１項に記載の欠陥解析方法において、
前記ステップ(b)は、特定の電気的特性に基づき前記複数のチップそれぞれの良・不良判定を行うステップを含む、
欠陥解析方法。 - 請求項１ないし請求項５のうちいずれか１項に記載の欠陥解析方法において、
前記ステップ(c)の前記所定の識別条件は、前記少なくとも１つの工程よりも後の所定の工程において前記新規欠陥と同一平面位置で再度欠陥が検出されるという条件を含む、
欠陥解析方法。 - 請求項１ないし請求項５のうちいずれか１項に記載の欠陥解析方法において、
前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含む、
欠陥解析方法。 - 請求項１ないし請求項５のうちいずれか１項に記載の欠陥解析方法において、
前記ステップ(c)の前記所定の識別条件は、同一チップ内に存在する前記新規欠陥の個数に基づく制限を含む、
欠陥解析方法。 - 複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録した記録媒体であって、
前記欠陥解析システムは、
前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を出力するする少なくとも１つの検査装置と、
前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、
前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、
前記記録媒体は、
(a)前記複数の工程のうち少なくとも１つの工程の実行後に、前記検査装置による前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を検出するステップと、
(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、
(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、
(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、
(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップと、
を前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである記録媒体。 - 複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されるデバイスの欠陥解析処理をコンピュータを用いた欠陥解析システムに実行させるための欠陥解析プログラムを記録した記録媒体であって、
前記欠陥解析システムは、
前記複数の工程それぞれの実行後の前記ウエハ上における光学的に検出可能な欠陥の座標位置及び欠陥サイズを検出して欠陥情報を得る少なくとも１つの検査装置と、
前記複数の工程終了行後に前記ウエハ上における前記複数のチップそれぞれの前記集積回路の電気的動作の良・不良を判定して良・不良判定情報を出力する電気テスタと、
前記欠陥情報及び前記良・不良判定情報を受け前記欠陥解析プログラムを実行する制御部とを備え、
前記制御部あるいは前記少なくとも１つの検査装置は、前記複数の工程のうち少なくとも１つの工程の実行後に、前記欠陥情報に基づき、前記少なくとも１つの工程よりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記少なくとも１つの工程による光学的に検出可能な新規欠陥を求める機能を有し、
前記記録媒体は、
(a)前記少なくとも１つの工程による光学的に検出可能な新規欠陥を取り込むステップと、
(b)前記複数の工程終了後に、前記電気テスタによる前記良・不良判定情報に基づき、前記複数のチップそれぞれの前記集積回路の良・不良を判定するステップと、
(c)前記少なくとも１つの工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、
(d)前記少なくとも１つの工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、
(e)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程による前記新規欠陥によってのみ不良となったとチップ数と推定される新規不良チップ数を算出するステップと、
を前記コンピュータに実行させるための前記欠陥解析プログラムを記録したものである記録媒体。 - 請求項１５あるいは請求項１６記載の記録媒体において、
前記欠陥解析用プログラムは、
(f)前記ステップ(d)の４つの分類結果に基づき、前記少なくとも１つの工程の前記新規欠陥がチップを不良にする割合と推定される致命率を算出するステップを、
さらに前記コンピュータに実行させる記録媒体。 - 請求項１５あるいは請求項１６記載の記録媒体において、
前記欠陥解析用プログラムは、
(g)前記ステップ(d)の４つの分類結果及び前記致命率に基づき、前記少なくとも１つの工程によって不良となったとチップ数と推定される工程不良チップ数を算出するステップを、
さらに前記コンピュータに実行させる記録媒体。 - 複数の工程を経てウエハ上の複数のチップにそれぞれ集積回路が形成されたデバイスに対する解析処理を行った後、前記複数の工程と同じ工程からなる新たな複数の工程を経て新たなウエハ上の複数のチップにそれぞれ集積回路を新たに形成する際の歩留まりを工程単位に推定する工程管理方法であって、
(a)前記複数の工程それぞれの実行後に、前記複数の工程それぞれよりも前の工程で発生した光学的に検出可能な欠陥近傍領域を除いた前記ウエハの新規領域上で発生した前記複数の工程それぞれによる光学的に検出可能な新規欠陥を検出するステップと、
(b)前記複数の工程終了後に、前記複数のチップそれぞれの前記集積回路に対して、電気テスタによって電気的動作の良・不良を判定するステップと、
(c)前記複数の工程ごとに、前記複数のチップそれぞれについて所定の識別条件を満足する前記新規欠陥の有無を判定するステップと、
(d)前記複数の工程ごとに、前記ステップ(b)による判定結果及び前記ステップ(c)による判定結果の組合せに基づき前記複数のチップを４つに分類するステップと、
(e)前記ステップ(d)の４つの分類結果に基づき、前記複数の工程それぞれの前記新規欠陥がチップを不良にする割合と推定される致命率をそれぞれ算出するステップとを備え、
前記解析処理は前記ステップ(a)〜(e)を含み、
(f)前記新たな複数の工程を構成する一の工程ごとに、前記ステップ(a)及び(c)と同様なステップを経て、新たに検出された前記所定の識別条件を満足する前記新規欠陥数と、前記複数の工程に対する前記解析処理で求めた前記一の工程の致命率とに基づき、工程単位の推定歩留まりを算出するステップを、
さらに備える工程管理方法。 - 請求項１９記載の工程管理方法において、
(g)前記ステップ(f)の後、前記新たな複数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記新たな複数の工程全体の推定歩留まりを算出するステップをさらに備える、
工程管理方法。 - 請求項１９記載の工程管理方法において、
前記所定の識別条件は、前記新規欠陥を分類すべき複数の区分を規定した分類条件を含み、
前記ステップ(c)は、前記分類条件で規定された前記複数の区分それぞれついて前記新規欠陥の有無を判定するステップを含み、
前記ステップ(d)は、前記複数の区分それぞれについて、前記複数のチップを４つに分類するステップを含み、
前記ステップ(e)は、前記複数の工程それぞれの前記致命率を前記複数の区分ごとに算出するステップを含み、
前記ステップ(f)は、新たに検出された前記新規欠陥数を前記複数の区分に分類した数と、前記解析処理で求めた前記複数の区分それぞれの前記致命率とに基づき、前記工程単位の推定歩留まりを算出するステップを含む、
工程管理方法。 - 請求項２１記載の工程管理方法において、
前記複数の区分は、前記新規欠陥の検出サイズに基づき分類される区分を含む、
工程管理方法。 - 請求項２１記載の工程管理方法において、
前記複数の区分は、同一チップ内に存在する前記新規欠陥の個数に基づき分類される区分を含む、
工程管理方法。 - 請求項２１記載の工程管理方法において、
前記複数の区分は、前記新規欠陥の形状に基づき分類される区分を含む、
工程管理方法。 - 請求項１９記載の工程管理方法において、
前記ウエハは複数のウエハを含み、前記複数のチップは前記複数のウエハに形成されるチップをすべて含む、
工程管理方法。 - 請求項１９記載の工程管理方法において、
前記所定の識別条件は、検出された前記新規欠陥のうち、歩留まりに影響がないと判断されたものを前記新規欠陥とみなさないという新規欠陥判断条件を含む、
工程管理方法。 - 請求項２０記載の工程管理方法において、
(h) 前記ステップ (g) の後、過去の複数の工程全体の推定歩留まりと実際の歩留まりとの解析結果に基づく補正値で、前記新たな複数の工程全体の推定歩留まりを補正するステップを、
さらに備える、
工程管理方法。 - 請求項１９記載の工程管理方法において、
前記ステップ (f) は、前記新たな複数の工程のうち所定数の工程それぞれの前記工程単位の推定歩留まりに基づき、前記所定数の工程の推定歩留まりを算出するステップを含む、
工程管理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24815698A JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
| US09/206,150 US6341241B1 (en) | 1998-01-14 | 1998-12-07 | Defect analysis method and process control method |
| TW087120505A TW455972B (en) | 1998-01-14 | 1998-12-10 | Defect analysis method and process control method |
| KR1019980058675A KR100278333B1 (ko) | 1998-01-14 | 1998-12-24 | 결함 해석 방법, 기록 매체 및 공정 관리 방법 |
| DE19900343A DE19900343A1 (de) | 1998-01-14 | 1999-01-07 | Fehleranalyseverfahren und Prozeßsteuerverfahren |
| US09/920,818 US6473665B2 (en) | 1998-01-14 | 2001-08-03 | Defect analysis method and process control method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-5731 | 1998-01-14 | ||
| JP573198 | 1998-01-14 | ||
| JP24815698A JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007331974A Division JP4611369B2 (ja) | 1998-01-14 | 2007-12-25 | デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11264797A JPH11264797A (ja) | 1999-09-28 |
| JP4077951B2 true JP4077951B2 (ja) | 2008-04-23 |
Family
ID=26339730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24815698A Expired - Fee Related JP4077951B2 (ja) | 1998-01-14 | 1998-09-02 | 欠陥解析方法、記録媒体及び工程管理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6341241B1 (ja) |
| JP (1) | JP4077951B2 (ja) |
| KR (1) | KR100278333B1 (ja) |
| DE (1) | DE19900343A1 (ja) |
| TW (1) | TW455972B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
| JP3267580B2 (ja) | 1999-04-14 | 2002-03-18 | 日本電気株式会社 | データ処理方法および装置、情報記憶媒体 |
| US6368894B1 (en) * | 1999-09-08 | 2002-04-09 | Ming-Tung Shen | Multi-chip semiconductor module and manufacturing process thereof |
| US6742705B1 (en) * | 1999-10-29 | 2004-06-01 | Corning Cable Systems Llc | Data collection system |
| US6738954B1 (en) * | 1999-12-08 | 2004-05-18 | International Business Machines Corporation | Method for prediction random defect yields of integrated circuits with accuracy and computation time controls |
| US6701204B1 (en) * | 2000-05-22 | 2004-03-02 | Mosel Vitelic Inc. | System and method for finding defective tools in a semiconductor fabrication facility |
| DE10111831A1 (de) | 2000-09-07 | 2002-05-02 | Promos Technologies Inc | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern |
| JP2002090312A (ja) * | 2000-09-21 | 2002-03-27 | Hitachi Ltd | 欠陥分析システム |
| DE10108920A1 (de) * | 2001-02-23 | 2002-09-12 | Infineon Technologies Ag | Verfahren zum Überwachen einer Fertigung unter Verwendung von justierten Werten sowie zugehörige Komponenten |
| US20030014146A1 (en) * | 2001-07-12 | 2003-01-16 | Kabushiki Kaisha Toshiba | Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method |
| JP4926352B2 (ja) | 2001-09-25 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 欠陥解析方法、チップ分類データ検証方法及びプログラム |
| JP5031157B2 (ja) * | 2001-09-25 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 工程解析方法及びプログラム |
| AU2002343545A1 (en) * | 2001-10-19 | 2003-06-10 | Auburn University | Estimating reliability of components for testing and quality optimization |
| US6826738B2 (en) | 2002-05-10 | 2004-11-30 | Pdf Solutions, Inc. | Optimization of die placement on wafers |
| US7218772B2 (en) * | 2002-06-10 | 2007-05-15 | Ut-Battelle Llc | Method for non-referential defect characterization using fractal encoding and active contours |
| US7130709B2 (en) * | 2002-08-07 | 2006-10-31 | Kimberly-Clark Worldwide, Inc. | Manufacturing information and alarming system and method |
| US6904330B2 (en) * | 2002-08-07 | 2005-06-07 | Kimberly-Clark Worldwide, Inc. | Manufacturing information and troubleshooting system and method |
| US7359544B2 (en) * | 2003-02-12 | 2008-04-15 | Kla-Tencor Technologies Corporation | Automatic supervised classifier setup tool for semiconductor defects |
| US6836691B1 (en) * | 2003-05-01 | 2004-12-28 | Advanced Micro Devices, Inc. | Method and apparatus for filtering metrology data based on collection purpose |
| US6954711B2 (en) * | 2003-05-19 | 2005-10-11 | Applied Materials, Inc. | Test substrate reclamation method and apparatus |
| JP4538205B2 (ja) * | 2003-07-23 | 2010-09-08 | 株式会社日立ハイテクノロジーズ | 検査データの解析プログラム、検査データ解析装置 |
| US6947806B2 (en) * | 2003-09-04 | 2005-09-20 | Promos Technologies Inc. | System and method for effective yield loss analysis for semiconductor wafers |
| JP4244768B2 (ja) * | 2003-09-30 | 2009-03-25 | 株式会社日立製作所 | 不良影響度評価方法および設計支援システム |
| JP4633349B2 (ja) * | 2003-11-04 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 電子デバイスを製造するための欠陥解析方法及びそのプログラム |
| US6944561B2 (en) * | 2003-12-27 | 2005-09-13 | Shian-Shyong Tseng | Method for detection of manufacture defects |
| TWI231557B (en) * | 2004-05-10 | 2005-04-21 | Powerchip Semiconductor Corp | Method of defect inspection |
| US6998866B1 (en) * | 2004-07-27 | 2006-02-14 | International Business Machines Corporation | Circuit and method for monitoring defects |
| US7423442B2 (en) * | 2005-07-22 | 2008-09-09 | Texas Instruments Incorporated | System and method for early qualification of semiconductor devices |
| JP4679299B2 (ja) | 2005-08-18 | 2011-04-27 | 富士通セミコンダクター株式会社 | 検査方法、検査装置および半導体装置の製造方法 |
| DE102005039394B4 (de) * | 2005-08-20 | 2008-08-28 | Infineon Technologies Ag | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
| EP1932116A2 (en) * | 2005-08-26 | 2008-06-18 | Camtek Ltd. | Method and system for automatic defect detection of articles in visual inspection machines |
| KR100966479B1 (ko) * | 2005-09-27 | 2010-06-29 | 가부시키가이샤 어드밴티스트 | 관리 방법 및 관리 장치 |
| JP4692835B2 (ja) * | 2006-06-01 | 2011-06-01 | 横河電機株式会社 | 半導体試験システム |
| JP4357514B2 (ja) * | 2006-09-29 | 2009-11-04 | 株式会社東芝 | 液浸露光方法 |
| JP4866263B2 (ja) * | 2007-02-19 | 2012-02-01 | 株式会社日立製作所 | 電子デバイスの品質管理方法および電子デバイスの品質管理システム |
| JP5002291B2 (ja) * | 2007-03-16 | 2012-08-15 | 株式会社日立ハイテクノロジーズ | 解析装置、プログラム、欠陥検査装置、レビュー装置、解析システム及び解析方法 |
| US20080319568A1 (en) * | 2007-06-22 | 2008-12-25 | International Business Machines Corporation | Method and system for creating array defect paretos using electrical overlay of bitfail maps, photo limited yield, yield, and auto pattern recognition code data |
| US8079964B2 (en) * | 2008-02-25 | 2011-12-20 | Devicor Medical Products, Inc. | Method and apparatus for inserting biopsy site marker in marker body |
| US8068895B2 (en) * | 2008-02-25 | 2011-11-29 | Devicor Medical Products, Inc. | Biopsy site marker deployment instrument |
| US20110047519A1 (en) | 2009-05-11 | 2011-02-24 | Juan Andres Torres Robles | Layout Content Analysis for Source Mask Optimization Acceleration |
| JP5583766B2 (ja) * | 2009-07-01 | 2014-09-03 | ケーエルエー−テンカー・コーポレーション | 時間的に変化する欠陥分類性能の監視のための方法、システムおよびコンピュータ可読媒体 |
| JP5015227B2 (ja) * | 2009-12-02 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 欠陥解析方法、プログラム及び電子デバイスの製造方法 |
| US9058034B2 (en) | 2012-08-09 | 2015-06-16 | International Business Machines Corporation | Integrated circuit product yield optimization using the results of performance path testing |
| US10114071B2 (en) | 2016-04-26 | 2018-10-30 | International Business Machines Corporation | Testing mechanism for a proximity fail probability of defects across integrated chips |
| KR102566170B1 (ko) * | 2016-09-12 | 2023-08-10 | 삼성전자주식회사 | 웨이퍼 타공 장치 |
| KR101910268B1 (ko) * | 2017-02-23 | 2018-10-19 | 에스케이 주식회사 | 반도체 gp 예측 방법 및 시스템 |
| US10930597B2 (en) * | 2019-03-27 | 2021-02-23 | Kla-Tencor Corporation | Die screening using inline defect information |
| US11244440B2 (en) * | 2019-08-30 | 2022-02-08 | Intel Corporation | Ranking of objects with noisy measurements |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07201946A (ja) * | 1993-12-28 | 1995-08-04 | Hitachi Ltd | 半導体装置等の製造方法及びその装置並びに検査方法及びその装置 |
| US5665609A (en) | 1995-04-21 | 1997-09-09 | Sony Corporation | Prioritizing efforts to improve semiconductor production yield |
| US5991699A (en) * | 1995-05-04 | 1999-11-23 | Kla Instruments Corporation | Detecting groups of defects in semiconductor feature space |
| US5761064A (en) * | 1995-10-06 | 1998-06-02 | Advanced Micro Devices, Inc. | Defect management system for productivity and yield improvement |
| US5946213A (en) * | 1997-10-22 | 1999-08-31 | Advanced Micro Devices, Inc. | Intelligent adc reclassification of previously classified propagator defects |
| US6035244A (en) * | 1997-10-22 | 2000-03-07 | Advanced Micro Devices, Inc. | Automatic defect reclassification of known propagator defects |
| US5999003A (en) * | 1997-12-12 | 1999-12-07 | Advanced Micro Devices, Inc. | Intelligent usage of first pass defect data for improved statistical accuracy of wafer level classification |
| JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
-
1998
- 1998-09-02 JP JP24815698A patent/JP4077951B2/ja not_active Expired - Fee Related
- 1998-12-07 US US09/206,150 patent/US6341241B1/en not_active Expired - Lifetime
- 1998-12-10 TW TW087120505A patent/TW455972B/zh not_active IP Right Cessation
- 1998-12-24 KR KR1019980058675A patent/KR100278333B1/ko not_active IP Right Cessation
-
1999
- 1999-01-07 DE DE19900343A patent/DE19900343A1/de not_active Ceased
-
2001
- 2001-08-03 US US09/920,818 patent/US6473665B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020002415A1 (en) | 2002-01-03 |
| KR19990066870A (ko) | 1999-08-16 |
| US6473665B2 (en) | 2002-10-29 |
| JPH11264797A (ja) | 1999-09-28 |
| KR100278333B1 (ko) | 2001-01-15 |
| TW455972B (en) | 2001-09-21 |
| US6341241B1 (en) | 2002-01-22 |
| DE19900343A1 (de) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4077951B2 (ja) | 欠陥解析方法、記録媒体及び工程管理方法 | |
| US7062081B2 (en) | Method and system for analyzing circuit pattern defects | |
| JP5460662B2 (ja) | 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法 | |
| US8417477B2 (en) | Methods and apparatus for local outlier detection | |
| US8606536B2 (en) | Methods and apparatus for hybrid outlier detection | |
| US20020121915A1 (en) | Automated pattern clustering detection for wafer probe maps | |
| US7904279B2 (en) | Methods and apparatus for data analysis | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| JP3888938B2 (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 | |
| US7983859B2 (en) | System and method for analyzing defects on a wafer | |
| JP4611369B2 (ja) | デバイスの製造方法 | |
| CN111653500A (zh) | 判断晶圆良率损失的方法 | |
| JP4926352B2 (ja) | 欠陥解析方法、チップ分類データ検証方法及びプログラム | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| JP2005236094A (ja) | 半導体装置の製造方法、不良解析方法および不良解析システム | |
| US20080153184A1 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| US6931297B1 (en) | Feature targeted inspection | |
| JP5015227B2 (ja) | 欠陥解析方法、プログラム及び電子デバイスの製造方法 | |
| JP3913393B2 (ja) | 半導体欠陥解析システムおよび方法 | |
| JP4633349B2 (ja) | 電子デバイスを製造するための欠陥解析方法及びそのプログラム | |
| JP2004096121A (ja) | 半導体不良解析方法及び半導体不良原因絞込み方法 | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| KR20050072166A (ko) | 반도체 웨이퍼 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |