JP4633349B2 - 電子デバイスを製造するための欠陥解析方法及びそのプログラム - Google Patents

Description

この発明は、製造工程途中において製品の欠陥の有無が検査可能な電子デバイスに対する電気的特性等の不良原因を解析する工程（欠陥解析方法）を含む電子デバイスの製造方法に関する。

製造工程途中において製品の欠陥の有無が検査可能な電子デバイス（半導体デバイスを含む）に対する電気的特性等の不良原因を解析する欠陥解析方法として、例えば、特許文献１に開示された解析方法がある。

上記特許文献１において、所定の工程による新規欠陥の有無及び電気テスタによる良否判定を行った後、ウエハ上の複数のチップを「(1)新規欠陥無し・良品、(2)新規欠陥無し・不良品、(3)新規欠陥有り・良品、(4)新規欠陥有り・不良品」の４種類に分類し、この分類結果に基づき、所定の工程の新規欠陥によってのみ不良となったチップ数と推測される新規不良チップ数、所定の工程の新規欠陥によってチップが不良とにした割合と推定される致命率及び所定の工程によって不良となったチップ数と推定される工程不良チップ数を求めていた。

特開平１１−２６４７９７号公報

しかし、上記特許文献１で開示された欠陥検出方法は、欠陥検査の検出対象領域（欠陥検査対象領域）が電気的特性テスト（以下、「電気テスト」と略する場合有り）の対象領域（電気テスト対象領域）と同一と判断できると場合を前提としていた。

検査装置には、測定スループットを向上させる機能として、欠陥の検出対象面積を小さくして検査する機能（以下、「面積縮小機能」と略記）をもつものがある。一例としては検査走査を間引いて検出対象面積を小さくするものである。１回に間引く走査幅は数百μmであり、検査で検知される欠陥の大きさよりも充分に大きく、検査対象となる半導体チップより充分に小さい大きさである。これにより、測定スループットを向上させながら、欠陥検出位置を描画することで検査対象としたウエハ面内の欠陥分布状況を把握したり、検出対象面積比からウエハ全面の総欠陥数を類推することができる。

しかし、この面積縮小機能を用いた欠陥検査の結果では、欠陥検査対象外の領域の情報（検査結果）が無いため、特許文献１の方法を用いても正確な検査を行うことができないという問題点があった。なぜならば、面積縮小機能によって欠陥無しと測定されたチップでも欠陥検査対象外の領域に欠陥があった可能性が否定できないからである。

この発明は上記のような問題点を解決するためになされたもので、測定スループットを向上させ、かつ正確な解析結果を得ることができる欠陥解析方法を得て、その解析方法を用い、工程管理を行い、その結果をフィードバックし歩留まり等の向上を図ることを目的とする。

この発明に係る請求項１記載の電子デバイスを製造するための欠陥解析方法は、電子デバイスを製造するための複数の工程を経て、ウエハ上の複数のチップそれぞれに形成される電子デバイスの欠陥解析方法であって、(a) 前記複数の工程のうち少なくとも１つの工程それぞれの実行後に、１チップ当たりの全欠陥検査可能領域の一部の領域である欠陥検査対象領域を対象として前記複数のチップそれぞれについて欠陥の検出を行うステップと、(b) 前記欠陥が、前記少なくとも１つの工程内の所定の一工程において新たに発生したかどうかを、前記複数のチップそれぞれについて判定するステップと、前記欠陥検査対象領域の前記全欠陥検査可能領域に対する面積比を求めるステップと、(d) 前記ステップ(b)で判定した、新たに発生した前記欠陥を有するチップ数をＫ１、前記複数のチップ数をＫ０，前記ステップ(c)で求めた前記面積比をＲＳとしたとき、前記全欠陥検査可能領域に適合した前記欠陥を有するチップ数である推定欠陥有りチップ数ＥＫ１を、式(1)（EK1=K0・{1-(1-K1/K0)^(1/RS)｝… (1)）を用いて推定換算するステップとを備えている。

この発明における請求項１記載の欠陥解析方法はステップ(c) において、ステップ(b) で求めた面積比に基づき、チップの全欠陥検査可能領域に適合した推定欠陥有りチップ数を推定換算することにより、効率的なステップ(a) の検査を行いながら全欠陥検査可能領域に適合した解析結果を得ることができる。

＜前提技術＞
以下、実施の形態の内容を理解を容易にすべく、特許文献１に開示された内容の一部を前提技術として説明する。以下で述べる実施の形態は複数の製造工程における所定の工程の新規欠陥に着目した欠陥解析方法である。具体的な内容を示すため、電子デバイスがＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆの６工程を経て製造され、Ａ〜Ｆ工程後にそれぞれ検査装置を用いて欠陥検査を行っていると仮定する。

Ａ〜Ｆの６工程は例えばＤＲＡＭを製造する場合、Ａ工程…下地酸化膜パターンの形成工程、Ｂ工程…トランジスタ（メモリセルアレイ用，メモリセルアレイ制御用等）の形成工程、Ｃ工程…キャパシタ（メモリセル用）の形成工程、Ｄ工程…（層間）絶縁膜の形成工程、Ｅ工程…（行方向）金属配線の形成工程、Ｆ工程…（列方向）金属配線の形成工程という６工程が一例として考えられる。

以下では、Ａ〜Ｆの６工程のうちＤ工程を所定の工程として注目し解析する方法を説明する。

まずＤ工程の新規欠陥を抽出する。この場合、図１３に示すように、Ｄ工程後のウエハマップ４上には、パターン欠陥、異物、汚染物質付着、傷等の多くの欠陥５が検出される。これらウエハマップ４上の欠陥５のうち、Ｄ工程よりも前に実行されるＡ、Ｂ、Ｃの工程で既に検出されたウエハマップ１〜３上の新規欠陥６〜８の座標と誤差範囲１５を考慮した欠陥近傍領域の座標を除いた新規領域上で発生した、Ｄ工程のみの欠陥を新規欠陥９と判定する。

すなわち、図１４のグラフに示すように、Ｄ工程のウエハマップ４上の欠陥４のトータル数からＡ〜Ｃ工程でそれぞれ検出された新規欠陥６〜８とその誤差範囲１５と同じ座標にある欠陥を除いた欠陥数が新規欠陥９の個数となる。

次に、Ａ〜Ｆ工程終了後に電気的動作の良否を判定する電気テスタによって、ウエハ上の全チップそれぞれに形成された集積回路の良否判定結果を得る。なお、電気テスタはそれぞれが特定の電気的特性の良否を、テストする複数の部分電気テストの総合結果に基づき集積回路の良否テストを行うのが一般的である。

そして、図１５に示すように、抽出されたＤ工程のみの新規欠陥９の有無が判定された複数のチップと上記良否判定された複数のチップとを、ウエハマップ２０上で照合する。図１５に示すように、Ｄ工程の新規欠陥は５２個あり、それが４５チップに分布している。テスタにより検出された不良は７８チップ、良品は５７チップのあわせて１３５チップである。

この１３５チップをチップ単位で、図１６に示すように、(1)欠陥無し・良品４８チップ、(2)欠陥無し・不良品４２チップ、(3)欠陥有り・良品９チップ、(4)欠陥有り・不良品３６チップの４種類に分類する。以上が特許文献１に開示された４分類である。

なお、前提技術では、Ｄ工程について述べたが、上記４種類の分類はＡ〜Ｃ工程、Ｅ及びＦ工程後に行っても良い。すなわち、Ａ〜Ｆ工程（複数の工程）のうち、少なくとも一つの工程の実行後に欠陥の検出を行い、少なくとも一つの工程毎に欠陥の有無を判定し、少なくとも一つの工程それぞれについて４種類の分類を得ても良い。

＜実施の形態１＞
（原理）
チップの全領域（実施の形態１では電気テスタによる集積回路に対する電気テスト対象領域にも相当）に対して面積縮小機能で検査する欠陥検査領域が半分、すなわち、面積比が５０％の場合を５０％測定として考える。100チップ/Waferで、欠陥の有るチップが２チップであるとき、１００％測定（チップの全領域を検査対象とした欠陥検査）なら２倍の４チップと直感的に推定できる。しかし、５０％測定の際に欠陥の有るチップが60チップのとき、１００％測定なら２倍の120チップとは推定することは矛盾する。そこで、正確な推定欠陥有りチップ数を求める以下の考え方を導入する。

５０％測定で測定されたチップ中の領域をＲＡ、測定していないチップ中の領域をＲＢとする。欠陥の有るチップが60チップであったとき、それは６０個の欠陥が領域ＲＡ内に存在したということである。したがって、領域ＲＢにも６０個相当の欠陥が存在したことが比較的高い可能性として推定できる。

図１は１００％測定による欠陥のチップ判定と５０％測定等の面積縮小機能による欠陥のチップ判定との比較を示す説明図である。同図に示すように、１単位のチップ３０に欠陥検査対象領域３１と検査対象外領域３２とが割り当てられている場合、図１の(a) の場合は、欠陥検査対象領域３１及び検査対象外領域３２双方に欠陥が発生しているため、１００％測定及び面積縮小機能による測定（以下、「面積縮小測定」と略す場合有り）は共に欠陥有りと判定する。

図１の(b) の場合は、欠陥検査対象領域３１のみに欠陥３５が発生しているため、１００％測定及び面積縮小測定は共に欠陥有りと判定する。図１の(c) の場合は、検査対象外領域３２のみに欠陥３５が発生しているため、１００％測定のみ欠陥有りと判定し、面積縮小測定は欠陥無しと判定する。図１の(d) の場合は、欠陥検査対象領域３１及び検査対象外領域３２のいずれにも欠陥３５が発生していないため、１００％測定及び面積縮小測定は共に欠陥無しと判定する。

したがって、100個のチップにはそれぞれ領域ＲＡ（図１の欠陥検査対象領域３１相当）と領域ＲＢ（図１の検査対象外領域３２相当）とが存在する。「欠陥有りチップ」は、領域ＲＡあるいは領域ＲＢ、もしくは領域ＲＡ及び領域ＲＢの両方に欠陥が有るチップに該当する場合、すなわち、図１の(a) 〜(c) に該当する場合である。したがって、「欠陥無しチップ」は、領域ＲＡ及び領域ＲＢ双方に欠陥がないチップに該当する場合、すなわち、図１の(d) に該当する場合である。

したがって、「欠陥無しチップ」が存在する確率は、領域ＲＡ，ＲＢで同様に生じると推測できるため、｛(1- 60/100)×(1-60/100)=0.16｝として求めることができる。

すなわち、欠陥の有るチップの確率は、｛1-0.16=0.84｝となり、１ウエハにある欠陥の有るチップ数はその期待値となるため、｛100×0.84=84｝チップと推定される。

ここでは、面積比５０％（０．５）の例を取りあげたが、これを一般化する。面積比５０％の場合として同一面積の領域ＲＡ及びＲＢを想定したが、面積比2５％の場合には、同一面積の領域ＲＡ，ＲＢ，ＲＣ及びＲＤの４つの領域を想定でき、任意の面積比ＲＳ（ＲＳ＝0〜1）対しては、1/ＲＳ個の同一面積の領域を想定できる。したがって、欠陥の有るチップが生じる確率ＰＫは、ウェハ上の全チップ数をＫ０，面積縮小測定で欠陥測定されたチップ数をＫ１，面積縮小測定で行う欠陥検査対象領域の全欠陥検査可能領域（電気テスト対象領域）に対する面積比をＲＳとすると次の(I)式で一般化することができる。なお、(I)式において「^」は階乗を意味する。
PK=1-(1-K1/K0)^ (1/RS)…(I)

欠陥の有るチップ数はその期待値だから、推定欠陥有りチップ数ＥＫ１は次の(II)式で表すことができる。
EK1=K0・PK=K0・{1-(1-K1/K0)^ (1/RS)｝…(II)

したがって、前述の面積比ＲＳ＝０．5、面積縮小測定で欠陥測定されたチップ数Ｋ１=2、ウエハのチップ数Ｋ０=１００の場合、上記(II)式を適用して、推定欠陥有りチップ数ＥＫ１｛=100×(1-(1-2/100)^(1/0.5))=3.96｝チップを得ることができる。これは前述した直感的な推定とも合致した結果となる。

（推定欠陥有りチップ数の推定換算）
図２はこの発明による実施の形態１である推定欠陥有りチップ数の推定換算方法の処理手順を示すフローチャートである。

同図を参照して、ステップＳ１で、検査装置の面積縮小機能を用いて所定の工程後に所定の工程による新規欠陥の座標及び検出サイズを抽出する欠陥検出処理を行う。ステップＳ２で、全工程終了後に電気テスタによる集積回路の良否判定をチップ単位で行う。そして、ステップＳ３で、検出されたすべての新規欠陥を有効とする識別条件で新規欠陥の有無をチップ単位に判定する。

図３はステップＳ１で実行される欠陥検査領域と電気テスタによる電気テスト領域との関係を示す説明図である。実施の形態１では、欠陥検査領域と電気テスト領域との関係は図３(a) の関係となる。すなわち、面積縮小機能による欠陥検査は検査対象となるチップ３０に対し、欠陥検査対象領域３１と検査対象外領域３２とが設定されており、欠陥検査対象領域３１に対してのみ欠陥検出処理が行われ、検査対象外領域３２に対しては欠陥検出処理は行われない。一方、チップ１０の全領域に対して電気テスト対象領域３３が集積回路の良否判定用に割り当てられており、ステップＳ２のテスタによる電気テストはチップ１０の全領域に対して行われる。

図２に戻って、ステップＳ４において、図１５で示した前提技術の場合と同様、ステップＳ３で面積縮小機能によって検出された新規欠陥とステップＳ２で得た良否判定結果との照合をウエハマップ上で行い、新規欠陥の有無及び良・不良判定に基づき、図１６で示した前提技術の場合と同様、(1)〜(4)に示すようにチップを４種類に分類した原チップ分類データを得る。

そして、ステップＳ５において、面積縮小機能による欠陥検査対象領域の全欠陥検査可能領域に対する面積比を求める。例えば、図３の(a) の場合では、チップ３０の全欠陥検査可能領域の面積をＳ３０とし、欠陥検査対象領域３１の面積をＳ３１とすると、面積比はＳ３１／Ｓ３０となる。ここで、面積比が０．５であったと仮定する。

次に、ステップＳ６において、ステップＳ５で求めた面積比に基づき、推定欠陥有りチップ数を推定換算する。すなわち、面積縮小機能を用いて検出された欠陥有りチップ数に基づき、チップの全領域に対する１００％測定であった場合の推定欠陥有りチップ数を推定換算する。以下、その内容を説明する。まず、ステップＳ４での原チップ分類データが以下の内容であったと仮定する。なお、以下のデータは、検査領域が１００％測定された欠陥検査データに基づき、面積縮小機能を用いて高スループットでの測定をシミュレートするために、元の測定結果から検査面積を50%に減らして、面積比０．５を実現したデータである。
(1) 新規欠陥無し・良品 =157チップ、
(2) 新規欠陥無し・不良品=24チップ、
(3) 新規欠陥有り・良品 =32チップ、
(4) 新規欠陥有り・不良品=7チップ、
(1)+(2)+(3)+(4)：１ウエハのチップ数=220チップ。

面積比0.5のデータから、上述した(II)式を適用して、１００％測定の場合の推定欠陥有りチップ数ＥＫ１に推定換算する。すると、推定欠陥有りチップ数ＥＫ１は７１．１｛= 220×(1-(1-(32+7)/220)^ (1/0.5))｝として求めることができる。なお、推定換算された値のため推定欠陥有りチップ数は整数でなくてもよい。

図４は１００％測定欠陥有りチップと実施の形態１で求めた推定欠陥有りチップ数との比較結果を示すグラフである。上述したように、検査領域が１００％測定された欠陥検査データと、この欠陥検査データから欠陥検査対象領域となる面積を50%に減らして面積比０．５の面積縮小測定のシミュレーションデータとの比較を、４２２枚のウェハについて行った比較結果である。

同図に示すように、比較結果は１００％測定で欠陥有りチップ数が０〜２２０に近いものまであるが、実施の形態１で推定換算された推定欠陥有りチップ数（縦軸）と１００％測定による実際の欠陥有りチップ数実数(横軸)がほぼ一致しており、全体的にみて精度良く推定欠陥有りチップ数が推定換算できていると判断される。

このように、実施の形態１の推定欠陥有りチップ数の推定方法では、高スループットな面積縮小機能を用いて検出された欠陥有りチップ数に基づき、１００％測定の欠陥有りチップ数と推定される推定欠陥有りチップ数を、欠陥解析結果の一つとして正確に推定換算することができる。すなわち、面積縮小測定により欠陥検査を効率的に行いながら全検査可能領域（電気テスト対象領域）に適合した解析結果（推定欠陥有りチップ数）を得ることができる。

なお、実施の形態１では実行したステップＳ２のテスタによる電気テスト及びステップＳ４の４分類処理は、推定欠陥有りチップ数を求めることが主目的の場合は必ずしも必要はない。すなわち、実施の形態１の欠陥解析方法において推定欠陥有りチップ数を求める場合に不可欠なステップは図２のステップＳ１，Ｓ３，Ｓ５，及びＳ６である。

＜実施の形態２＞
（原理）
実施の形態１で推定欠陥有りチップ数を得た後、チップを推定後の欠陥の有無及び良・不良で４分類する場合、推定欠陥有りチップ数のうち、チップの全領域の１００％検査していた場合にどれだけが良品でどれだけが不良品であったかの内訳をさらに推定する必要がある。

この場合、特許文献１に定義した致命率を最大に見積もった場合の良品数と不良品数の内訳（第１推定方法）と、上記致命率を最小に見積もった場合の良品数と不良品数の内訳（第２推定方法）とに場合に分けて計算する。第１及び第２推定方法により、欠陥の影響を最大に見積もる場合と最小に見積もる場合でそれぞれ計算することにより、本来１００％検査していたら算出されたと推定される欠陥解析結果を推定有効範囲に限定して推定することができる。なお、欠陥解析結果としては、所定の工程の新規欠陥によってのみ不良となったチップ数と推測される新規不良チップ数、所定の工程の新規欠陥によってチップが不良となった割合と推定される致命率及び所定の工程によって不良となったチップ数と推定される工程不良チップ数等がある。

（第１推定方法）
図５は実施の形態１によって推定換算した推定欠陥有りチップ数を模式的に示した説明図である。同図に示すように、図２のステップＳ４直後に得られる原チップ分類データは、図５の(a) のように、欠陥無し・良品エリアＡ１、欠陥無し・不良エリアＡ２、欠陥有り・良品エリアＡ３及び欠陥有り・不良エリアＡ４に分類されたデータである。

その後、図２のステップＳ５，Ｓ６によって、推定欠陥有りチップ数が測定された結果、図５の(b) のように、欠陥無し・良品エリアＡ１及び欠陥無し・不良エリアＡ２の一部が推定欠陥有りエリアＡ５６に置き換わったと考えることができる。

図６は第１推定方法を模式的に示した説明図である。図６に示すように、推定欠陥有りエリアＡ５６を推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６に分類する必要がある。

第１推定方法として、推定欠陥有りチップ数のうち、不良品数が最大となる場合を考える。面積縮小機能を使った欠陥検査によって、すでに、欠陥有り・良品（Ａ３）と欠陥有り・不良品（Ａ４）と分類されたチップの割合、すなわち、欠陥有りチップの歩留りは、実際の欠陥有りチップの歩留りより低いと予想できる。その理由は以下の通りである。

１チップに存在する欠陥数が多いほど、面積縮小機能を使って欠陥検査をした場合においても欠陥有りと検知される確率は高くなる。すなわち、多くの欠陥を被り生存確率の低いチップが面積縮小測定によって多く検知されることにより、面積縮小測定によって検出された欠陥有りチップは、１００％測定で検出された実際の欠陥有りチップの歩留りより低いと予測できるのである。

そこで、欠陥の影響を最大に見積もる判断基準として、「面積縮小機能を使って欠陥検査をした結果、すでに、欠陥有り・良品と欠陥有り・不良品と分類されたチップの割合が、推定欠陥有りチップ数の換算後も変わらない」と仮定する。すなわち、図６において、Ａ３／Ａ４＝Ａ５／Ａ６の関係になると仮定する。

良品の合計(A1+A3)と不良品の合計(A2+A4)は、図２のステップＳ２の電気テストで既に得られているのであり、面積縮小測定とは無関係のため、変わらない。したがって、推定欠陥有り・良品エリアＡ５，推定欠陥有り・不良エリアＡ６が決まれば、必然的に推定欠陥無し・良品エリアＡ７(=A1-A5)及び推定欠陥無し・不良エリアＡ８(=A2-A6)は一義的に決まる。

（第２推定方法）
第２推定方法として、不良品数を最小に見積もった場合の良品数と不良品数の内訳を考える。

面積縮小測定によって得た結果をそのまま特許文献１と同様に用いて算出した致命率は、実際の致命率より小さく算出されることになる。なぜなら、本来、欠陥有り・不良であるはずのものが、原チップ分類データ上では欠陥無し・不良に分類されている可能性があるため、欠陥無しの良品率が実際より低くなっているからである。致命率は、欠陥有り・欠陥無しそれぞれの良品率の比により求められているので、欠陥無しの良品率が欠陥有りの良品率に近づいているときは、欠陥による致命率は低い値に計算される。

そこで、欠陥の影響を最小に見積もる判断基準として、「面積縮小機能を使って得た原チップ分類データに基づき算出された致命率は、推定欠陥有りチップ数を推定換算して得た後も変わらない」と仮定する。

以下、原チップ分類データに基づく致命率等の算出方法（特許文献１にも開示）について説明する。この際、新規欠陥は図１４のＤ工程のものであると仮定し、原チップ分類データは図５の(a) の場合を仮定して述べる。なお、説明の便宜上、各エリアＡ１〜Ａ４はその数を示しているものとする。領域A1，A2の不良率ＲＢ１（＝１−良品率＝１−歩留まり）は下記(III)式で表される。
RB1=A2/(A1+A2)…(III)

これを領域A3，A4で当てはめて、Ｄ工程以外のＡ、Ｂ、Ｃ、Ｅ、Ｆの５工程の影響による不良数ＮＥを計算すると下記(IV)式のようになる。
NE=(A3+A4)・RB1…(IV)

ここでA3とA4の領域での実際の不良数はA4であるから、Ｄ工程の新規欠陥によってのみ不良となったと推測される新規不良チップ数Ｎ１は下記(V)式のように求められる。
N1=A4-NE…(V)

次にＤ工程の新規欠陥の致命率ＲＦを計算する。A1とA2の領域の不良率ＲＢ１と、A3とA4の領域での不良率ＲＢ３＝A4／（A3＋A4）との関係からＤ工程の影響を考える。A3とA4の領域においてＤ工程の欠陥分布が均一であると仮定すれば、A1とA2の領域の良品率ｒｇ１（＝A1／（A1＋A2））と、A3とA4の領域の良品率ｒｇ３（＝A3／（A3＋A4））とに基づき、Ｄ工程における良品率ＲＧは確率の積の法則により、下記(VI)式のようになる。
RG=rg3/rg1…(VI)

すなわち、Ｄ工程における新規欠陥の致命率ＲＦは下記(VII)式で決定する。
RF=1-RG…(VII)

次にＤ工程で発生した不良チップ個数を計算する。検出した新規欠陥のあるチップのうち、致命率ＲＦに基づき、工程不良チップ数ＮＢは下記(VIII)式のように求めることができる。
NB=(A3+A4)・RF…(VIII)

以上が原チップ分類データに基づく致命率等の算出方法である。上述した算出方法で得られた致命率を用いて、図６で示す推定欠陥有りチップ数ＥＫ１の換算後の分布における工程不良チップ数ＮＢ２を以下の(IX)式で求めることができる。なお、説明の便宜上、各エリアＡ１〜Ａ８はその数を示しているものとする。
NB2 = EK1・RF = (A3＋A5+A4＋A6) ・RF…(IX)
ここで(A5＋A6)は、推定欠陥有りチップ数ＥＫ１に基づき（EK1−A1-A2)で算出可能であるため、エリアA5とA6の内訳を計算しなくとも工程不良チップ数ＮＢ１を計算することはできる。また、前述したように、致命率ＲＦは既に求まっている。しかし、推定換算後の新規不良チップ数Ｎ１２を求めるときなどは、推定換算後の４分類のデータ（第２のチップ分類データ）が必要なのでエリアA5とA6の内訳を計算することにする。致命率ＲＦが変わらないとの仮定より、次の(X)式及び(XI)式を解法して、A5とA6をそれぞれ求めればよい。
RF= 1-(rg13/rg11)…(X)
ただし、
rg11=(A1-A5)/(A1-A5+A2-A6)、
rg13=(A3+A5)/(A3+A5+A4+A6)
A5＋A6 = EK1−A3-A4 …(XI)

実際に解法するには、(XI)式を(X)式に代入して、一元式とし二分法で答えを求める。ただし、数値の組み合わせによっては、式が連続とは限らないので、必ず答えが求まるとは限らない。また、正数の範囲にもともと答えがない場合もある。そこで、二分法のループには制限を設けてある程度以上ループをまわったものは答えの探索をあきらめる。なお、二分法以外の方法を用いて(X)式及び(XI)式を解法してもよい。

（実施の形態２の欠陥解析方法）
図７はこの発明の実施の形態２である欠陥解析方法を示すフローチャートである。以下、同図を参照しつつ、その処理の流れを示す。

まず、ステップＳ１１において、面積縮小機能を用いた欠陥検査及びテスタによる検査結果及びテスト欠陥によって、４分類された原チップ分類データを得る（図２のステップＳ１〜Ｓ４に相当）。

次に、ステップＳ１２において、ステップＳ１１で求めた欠陥有りチップ数に基づき１００％測定の推定欠陥有りチップ数を推定換算する（図２のステップＳ５，Ｓ６に相当）。したがって、ステップＳ１１，Ｓ１２は実施の形態１の推定欠陥有りチップ数の推定方法によって実現可能である。

その後、ステップＳ１３において、推定欠陥有りチップ数の良・不良分類を、不良品数が最大の場合（第１推定方法）と最小の場合（第２推定方法）について行い、第１及び第２推定方法それぞれによる致命率や工程不良チップ数等の解析結果を得る。

図８は図７のステップＳ１３の処理の詳細を示すフローチャートである。以下、同図を参照して、第１推定方法に基づく第１の解析処理及び第２推定方法に基づく第２の解析処理の内容を説明する。

同図を参照して、ステップＳ２１で、最大不良見積もりによる第１推定方法を用い、推定欠陥の有無及び良・不良に基づき原チップ分類データを再構成して、第１のチップ分類データを得る。以下、ステップＳ２１の詳細を例を挙げて説明する。

まず、ステップＳ１１で、実施の形態１の同様、エリアＡ１〜Ａ４は以下のように４分類され、ステップＳ１２で推定欠陥有りチップ数Ｋ１が得られたと仮定する。
A1：新規欠陥無し・良品=157チップ、
A2：新規欠陥無し・不良品=24チップ、
A3：新規欠陥有り・良品=32チップ、
A4： 新規欠陥有り・不良品=7チップ、
A1+A2+A3+A4 １ウエハのチップ数=220チップ。

したがって、ステップＳ１２で、１００％測定であった場合の推定欠陥有りチップ数ＥＫ１は７１．1チップとなる。

第１推定方法では、欠陥有り・良品エリアＡ３と欠陥有り・不良エリアＡ４との比が推定欠陥有り・良品エリアＡ５と推定欠陥有り・不良エリアＡ６との比に等しいと仮定するため、以下のようにして、推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６は決定する。
A5+A6=71.1-(32+7)=32.1チップ、
A5=(A5+A6)・A3/(A3+A4)
=32.1・32/(32+7)=26.3チップ、
A6=(A5+A6)・A4/(A3+A4)
=32.1×7/(32+7)=5.8チップ。

したがって、第１推定方法により再構成された第１のチップ分類データは、以下のようになる。
A7=A1−A5=157-26.3=130.7チップ、
A8=A2−A6=24-5.8=18.2チップ、
A3’=A3＋A5=32+26.3=58.3チップ、
A4’=A4＋A6=7+5.8=12.8チップ。

以上のようにして不良品数を最大に見積もった第１推定方法よって、第１のチップ分類データを推定することができる。

次に、ステップＳ２２において、ステップＳ２１で得た第１のチップ分類データに基づき、上述した致命率等の算出方法である(III)〜(VIII)式を適用した第１の解析処理を行い、第１のチップ分類データに基づく致命率ＲＦ１、工程不良チップ数ＮＢ１、新規不良チップ数Ｎ１１を得る。以下、その計算結果を示す。
RF1=1-｛A3’/(A3’+A4’)｝・｛A7/(A7+A8)｝
=1-58.3/(58.3+12.8)×(130.7+18.2)/130.7=0.065、
NB1=(A3’+A4’)×RF1
=(58.3+12.8)×0.065=4.6チップ、
N11=A4’- (A3’+A4’)×A8/(A7+A8)
=12.8-(58.3+12.8)×18.2/(130.7+18.2)=4.1チップ。

以上のようにして不良品数を最大に見積もった場合の欠陥の致命率ＲＦ１、工程不良チップ数ＮＢ１及び新規不良チップ数Ｎ１１を求めることができた。

図９はステップＳ２２による第１の解析結果をベン図形式で示した説明図である。同図に示すように、推定欠陥有り・不良チップ数１２．８チップのうち、Ｄ工程の欠陥による新規不良チップ数が４．１、Ｄ工程による工程不良チップ数が４．６（4.1+0.5）等の第１の解析結果が示されている。

次に、ステップＳ２３において、最小不良品見積もりによる第２推定方法を用いた第２尾解析処理を行い、致命及び工程不良チップ数を計算する。致命率は原チップ分類データに基づき上述した(VI)式及び(VII)式を用いて得ることができ、工程不良チップ数は上述した(IX)式を用いて得ることができる。すなわち、第２推定方法では原チップ分類データに基づく致命率を用いるため、致命率は勿論、工程不良チップ数も、原チップ分類データを再構成する前に得ることができる。以下、上記したエリアＡ１〜Ａ４による場合の第２推定方法の致命率ＲＦ２とＮＢ２は以下のように求められる。
RF2=1-A3/(A3+A4)×(A1+A2)/ A1
=1-32/(32+7)×(157+24)/157=0.054、
A3’＋A4’=A3＋A4＋A5＋A6=71.1チップ、
NB2=(A3’+A4’)×RF2
=71.1×0.054=3.8チップ。

次に、ステップＳ２４において、ステップＳ２３で得た致命率を用いて、原チップ分類データを再構成して、１００％測定による新規欠陥の有無と良・不良による第２のチップ分類データを得る。すなわち、上述した(X)式及び(XI)式を解法することにより、推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６とを求めることにより、第２のチップ分類データを得る。以下、上記したエリアＡ〜Ａ６（Ａ５，Ａ６は未知）の場合に以下の２つの式を解法することにより、推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６を得ることができる。

RF2= 1-(rg13/rg11)、
ただし、
rg11=(A1-A5)/(A1-A5+A2-A6)、
rg13=(A3+A5)/(A3+A5+A4+A6)、
A5＋A6 = 71.1-(32+7)=32.1チップ。

ここでは、第二式（A5+A6の式）を第一式（RF2の式）に代入して、一元式とし、二分法で答えを求めた。その結果、推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６は以下のように決定した。
A5=26.8チップ、
A6=5.3チップ。

したがって、第２推定方法により再構成された第２のチップ分類データは、以下のようになる。

A7=A1−A5=157-26.8=130.2チップ、
A8=A2−A6=24-5.3=18.7チップ、
A3’=A3＋A5=32+26.8=58.8チップ、
A4’=A4＋A6=7+5.3=12.3チップ。

次に、ステップＳ２５において、ステップＳ２４で得た第２のチップ分類データに基づき、以下の(XII)式を適用した第２の解析処理を実行することにより、新規不良チップ数Ｎ１２を求めることができる。

N12=A4’- (A3’+A4’)×A8/(A7+A8)…(XII)
したがって、新規不良チップ数ＮＢ１２は以下のように求まる。
N12=12.3-(58.8+12.3)・18.7/(130.2+18.7)=3.4チップ

図１０はステップＳ２３〜Ｓ２５による第２の解析結果をベン図形式で示した説明図である。同図に示すように、推定欠陥有り・不良チップ数１２．３チップのうち、Ｄ工程の欠陥による新規不良チップ数が３．４、Ｄ工程による工程不良チップ数が４．６（4.1+0.5）等の第２の解析結果が示されている。

そして、ステップＳ２６において、ステップＳ２２で得た第１の解析結果とステップＳ２３及びＳ２５で得た第２の解析結果とを比較出力する。本例においては、不良品数を最大に見積もった第１推定方法と最小に見積もった第２推定方法との欠陥の致命率ＲＦ１，ＲＦ２は、それぞれ0.065と0.054になり狭い推定有効範囲（0.054〜0.065）で収まる結果となった。同様に解析で最も重要な値である工程不良チップ数ＮＢ１，ＮＢ２も4.6チップ，3.8チップになり狭い推定有効範囲（3.8〜4.6）で収まる結果となった。

図１１は面積縮小測定による工程不良チップ数最大値（第１推定方法）と工程不良チップ数最小値（第２推定方法）との比較結果を示すグラフである。図４で示したグラフ同様、検査領域が１００％測定された欠陥検査データから検査面積を50%に減らして面積比０．５の面積縮小測定をシミュレーションして得たデータを有する４２２枚のウェハについて行った比較結果である。

同図に示すように、工程不良チップ数の最小値NB2(縦軸)は工程不良チップ数の最大値NB1(横軸)に比べて、１点を除き、およそ20%以内にあり、第１推定方法及び第２推定方法により狭い推定有効範囲で精度良い解析結果を得ていることがわかる。

このように、実施の形態２の欠陥検査解析方法によれば、高スループットな面積縮小機能を用いて欠陥検出された結果で、ほとんどの場合、１００％測定による解析結果との差異がほとんどない推定有効範囲で解析結果を得ることができ、精度良く推定することができる。すなわち、面積縮小測定により欠陥検査を効率的に行いながら全検査可能領域（電気テスト対象領域）に適合した解析結果（致命率、工程不良チップ数、新規不良チップ数）を得ることができる。

＜実施の形態３＞
（原理）
実施の形態１及び実施の形態２では欠陥検査は面積縮小機能を用いてチップの一部領域である欠陥検査対象領域に対して行い、テスタによる集積回路の電気テストをチップの全領域である電気テスト対象領域に対して行う場合を示した。

実施の形態３では、実施の形態１及び実施の形態２と異なり、欠陥検査態様領域をチップの全領域に設定して行い、電気テスト対象領域をチップの一部領域に設定して行う場合を想定してる。すなわち、図３の(c) に示すように、チップ３０の全領域が欠陥検査対象領域３１として欠陥検査が行われるのに対し、チップ３０の一部領域である電気テスト領域３３に対してのみ電気テストが行われ（以下、「部分テスト処理」と略記）、他の領域である電気テスト対象外領域３４に対しては電気テストが行われない場合を想定している。

部分テスト処理が行われる例として、チップ内のレイアウトがブロック状に分かれていて、各ブロックが異なる機能を有するため、各ブロックに対して異なる内容の電気テストを行う場合があり、この際、一部ブロックに対する電気テストを省略する場合等が考えられる。

このように、部分テスト処理が行われる場合は、実際に電気テストが行われた領域に適合させて４分類した方が正確な解析結果が期待できる。そこで、実施の形態１で用いた面積比を部分テスト処理の対象となる電気テスト対象領域に対する欠陥検査対象領域の面積比として決定することにより、実施の形態１の推定欠陥有りチップ数の推定方法、実施の形態２の欠陥解析方法をそのまま適用することができる。

（欠陥解析方法）
図１２は実施の形態３による欠陥解析方法を示すフローチャートである。以下、同図を参照しつつ、その処理の流れを示す。

まず、ステップＳ４１において、１００％測定による欠陥検査及びテスタによる部分テスト処理により原チップ分類データを得る（図２のステップＳ１〜Ｓ４に相当）。

次に、ステップＳ４２において、ステップＳ４１で求めた欠陥有りチップ数に部分テスト処理に適合した推定欠陥有りチップ数を推定換算する（図２のステップＳ５，Ｓ６に相当）。この際、面積比ＲＳを部分テスト処理の対象となる領域に対する欠陥検査領域面積の比として決定する。

例えば、図３の(c) に示すように、１００％測定の欠陥解析と電気テスト対象領域３３のみ対して電気テストを行う部分テスト処理とが行われて、ステップＳ４１で原チップ分類データが得られたとする。この場合、欠陥検査対象領域３１の面積をＳ３１、電気テスト対象領域３３の面積をＳ３３とすると、面積比ＲＳはＳ３１／Ｓ３３となる。このとき、電気テスト対象領域３３の面積Ｓ３３がチップ３０の全面積（すなわち、欠陥検査対象領域３１の面積）の半分である場合、面積比ＲＳは「２」となる。

その後、ステップＳ４３において、実施の形態２のステップＳ１３と同様、推定欠陥有りチップ数の良・不良分類を行い第１及び第２のチップ分類データを得、不良品数が最大の場合（第１推定方法）と最小の場合（第２推定方法）それぞれにおける解析処理（第１及び第２の解析処理）を行って、致命率や工程不良チップ数等の第１及び第２の解析結果を得る。

なお、上述したように、面積比ＲＳが１を上回るため、推定欠陥有りチップ数ＥＫ１は欠陥有り・良品エリアＡ３及び欠陥有り・不良エリアＡ４のチップ数の和（Ａ３＋Ａ４）を下回り、推定欠陥有り・良品エリアＡ５及び推定欠陥有り・不良エリアＡ６は共に負の数となる。この場合、第１推定方法が不良品数を最小に見積もった場合に相当し、第２推定方法が不良品数を最大に見積もった場合に相当する。

このように、実施の形態３の欠陥解析方法は、電気テスト対象領域に対する欠陥検査対象領域の面積が大きい（ＲＳ＞１）のときにも、実施の形態１及び実施の形態２の欠陥解析方法をそのまま適用することにより、効率的な部分テスト処理を用いて電気テストされた場合も、精度良く欠陥解析を行うことができる。すなわち、部分テスト処理により集積回路の良否判定を行いながら電気テスト対象領域に適合した解析結果（推定欠陥有りチップ数、致命率、工程不良チップ数、新規不良チップ数）を得ることができる。

なお、実施の形態１及び実施の形態２の場合、電気テストがチップの全領域に対して行われるため、実施の形態３と同様、面積比ＲＳは電気テスト領域に対する欠陥検査領域の面積の比となる。すなわち、実施の形態１及び実施の形態２と実施の形態３とは電気テスト処理内容がチップの全領域に対して行われるか一部領域に対して行われている点が異なるが、双方とも、電気テスト処理内容に適合した推定欠陥有りチップ数を求めている点において同じである。

また、実施の形態１〜実施の形態３では、欠陥検査対象領域及び電気テスト対象領域のうち一方がチップの全領域である場合を示したが、欠陥検査対象領域及び電気テスト対象領域のうち一方の領域が他方の領域を包含すれば、電気テスト処理内容に適合した欠陥解析処理が可能となる。

なお、実施の形態３とは直接関係はないが、電気テスト対象領域の面積が欠陥検査対象領域の面積より小さい場合は、面積比ＲＳは“１”より大きな値となり、推定欠陥有りチップ数は、元のデータより少なくなる。したがって、欠陥の存在するチップ内座標が認識可能な場合には、チップ内のレイアウトに合わせて、電気テスト対象外領域の欠陥に関するデータを取捨てることによっても、部分テスト処理に適合した欠陥有りチップ数を求めることが可能である。しかしながら、上記チップ内座標の認識できない場合でも実施の形態３の欠陥解析方法による精度の高い解析処理が可能である。

＜実施の形態４＞
実施の形態２あるいは実施の形態３の欠陥解析方法を用い、工程管理を行い、その結果をフィードバックし、歩留まり等の向上を図りながら電子デバイスを製造するのが実施の形態４である。

図１７はこの発明の実施の形態４である電子デバイスの製造方法を示すフローチャートである。図１７では、Ａ〜Ｆ工程を経て電子デバイスが製造される際に、実施の形態２あるいは実施の形態３を用いて得られる解析結果を得、この解析結果に基づきＤ工程を改良する場合を示している。以下、同図を参照しつつその処理手順を説明する。

まず、ステップＳ５１において、複数の工程（Ａ〜Ｆ工程）を経て、ウエハ上の複数のチップにそれぞれ集積回路が形成される電子デバイスを製造する。

そして、ステップＳ５２において、上記複数の工程の実行中（Ｄ工程の実行後の欠陥検出処理（図２のステップＳ１に相当））及び実行後（他の処理）に、実施の形態２あるいは実施の形態３による欠陥解析方法を実行し、解析結果（第１及び第２の解析結果）を得る。

次に、ステップＳ５３において、ステップＳ５２で得られたＤ工程に関する解析結果（致命率、工程不良チップ数、新規不良チップ数等）に基づき、Ｄ工程が所定の基準を満足したか否かを判定する。例えば、第１及び第２の解析結果によるＤ工程の工程不良チップ数の最大値が所定の工程不良チップ数を下回っていれば所定の基準を満足していると判定し、工程不良チップ数の最大値が所定の工程不良チップ数を上回っていれば所定の基準を満足していないと判定する。

ステップＳ５３においてＤ工程は所定の基準を満足したと判定した場合、Ｄ工程は改善の必要無しと判断し、Ｄ工程の内容を変更することなくステップＳ５１に戻り、新たな電子デバイスを製造する。

一方、ステップＳ５３でＤ工程が所定の基準を満足していない（不満足）と判定した場合、ステップＳ５４に移行し、ステップＳ５４において、Ｄ工程の内容変更処理を実行し、その後、ステップＳ５１に戻り、新たな電子デバイスを製造する。

このように、実施の形態４の製造方法は、実施の形態２あるいは実施の形態３による欠陥解析方法を用いながら、Ｄ工程の内容を適宜改良することにより、製造プロセス（Ａ〜Ｆ工程）の改善を図り、製造される製品（電子デバイス）の歩留まりの向上を図ることができる。

なお、実施の形態４では、Ｄ工程について欠陥解析（ステップＳ５２）及び判定（ステップＳ５３）・内容変更（ステップＳ５４）を行う例を示したが、この例に限定されず、例えば、複数の工程のすべての工程（Ａ〜Ｆ工程）に対し、Ｄ工程と同様な欠陥解析及び検証・内容変更を行っても良い。すなわち、電子デバイスを製造する複数の工程のうち少なくとも１つの工程に対して欠陥解析及び検証・内容変更処理を行うことにより、複数の工程の改善を図り、製造される電子デバイスの歩留まりの向上を図ることができる。

＜その他＞
（プログラムへの応用）
実施の形態１で示した欠陥解析方法の少なくとも一部（図２のステップＳ５，Ｓ６）、実施の形態２で示した欠陥解析方法（図７のステップＳ１１〜Ｓ１３，図８のステップＳ２１〜Ｓ２６）及び実施の形態３で示した欠陥解析方法（図１２のステップＳ４１〜Ｓ４３）はコンピュータ実行可能なプログラムとして記述することができる。

したがって、上記したプログラムをコンピュータに実行させることにより、各実施の形態において欠陥解析処理を自動的に実行することができ、解析処理の労力を大幅に削減することができる。

なお、実施の形態１において、図２の全ステップＳ１〜Ｓ６をプログラムによる制御下で行うことも可能である。この場合、ステップＳ１の処理は欠陥検出用の検査装置を制御することにより行い、ステップＳ２の処理は良否判定用の電気テスタを制御することにより行い、ステップＳ３〜Ｓ４は検査装置及び電気テスタより得られた欠陥情報及び良否判定情報に基づき行うことができる。また、図７のステップＳ１１及び図１２のステップＳＳ４１における図２のステップＳ１，Ｓ２に相当する処理も同様に行われる。

１００％測定による欠陥のチップ判定と面積縮小機能による欠陥のチップ判定との比較を示す説明図である。 実施の形態１の欠陥解析方法における推定欠陥有りチップ数の推定換算方法の処理手順を示すフローチャートである。 図２のステップＳ１で実行される欠陥検査領域と電気テスタによる電気テスト領域との関係を示す説明図である。 １００％測定欠陥有りチップと実施の形態１で求めた推定欠陥有りチップ数との比較結果を示すグラフである。 実施の形態１によって推定換算した推定欠陥有りチップ数を模式的に示した説明図である。 第１推定方法を模式的に示した説明図である。 この発明の実施の形態２である欠陥解析方法を示すフローチャートである。 図７のステップＳ１３の処理の詳細を示すフローチャートである。 図７のステップＳ２２による第１の解析結果をベン図形式で示した説明図である。 図７のステップＳ２３〜Ｓ２５による第２の解析結果をベン図形式で示した説明図である。 面積縮小測定による工程不良チップ数最大値（第１推定方法）と工程不良チップ数最小値（第２推定方法）との比較結果を示すグラフである。 実施の形態３による欠陥解析方法を示すフローチャートである。 新規欠陥を検出する方法を示す説明図である。 各工程の検出欠陥個数と新規欠陥個数との関係を示すグラフである。 ウエハマップ上における新規欠陥の有無と良・不良との照合状態を示す説明図である。 ４分類されたチップの状態を示す説明図である。 実施の形態４による電子デバイスの製造方法を示すフローチャートである。

符号の説明

６〜１１ 新規欠陥、Ａ１ 欠陥無し・良品エリア、Ａ２ 欠陥無し・不良エリア、Ａ３ 欠陥有り・良品エリア、Ａ４ 欠陥有り・不良エリア、Ａ５ 推定欠陥有り・良品エリア、Ａ６ 推定欠陥有り・不良エリア、Ａ７ 推定欠陥無し・良品エリア、Ａ８ 推定欠陥無し・不良エリア、Ａ５６ 推定欠陥有りエリア。

Claims (2)

1. 電子デバイスを製造するための複数の工程を経て、ウエハ上の複数のチップそれぞれに形成される電子デバイスの欠陥解析方法であって、
   (a) 前記複数の工程のうち少なくとも１つの工程それぞれの実行後に、１チップ当たりの全欠陥検査可能領域の一部の領域である欠陥検査対象領域を対象として前記複数のチップそれぞれについて欠陥の検出を行うステップと、
   (b) 前記欠陥が、前記少なくとも１つの工程内の所定の一工程において新たに発生したかどうかを、前記複数のチップそれぞれについて判定するステップと、
   (c) 前記欠陥検査対象領域の前記全欠陥検査可能領域に対する面積比を求めるステップと、
   (d) 前記ステップ(b)で判定した、新たに発生した前記欠陥を有するチップ数をＫ１、前記複数のチップ数をＫ０，前記ステップ(c)で求めた前記面積比をＲＳとしたとき、前記全欠陥検査可能領域に適合した前記欠陥を有するチップ数である推定欠陥有りチップ数ＥＫ１を、以下の式(1)を用いて推定換算するステップとを備えた、
   EK1=K0・{1-(1-K1/K0)^(1/RS)｝… (1)
   電子デバイスを製造するための欠陥解析方法。
2. 請求項１記載の電子デバイスを製造するための欠陥解析方法における前記ステップ(c) 及び(d) をコンピュータに実行させるためのプログラム。

Images