JP3307304B2 - 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 - Google Patents
電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法Info
- Publication number
- JP3307304B2 JP3307304B2 JP34249897A JP34249897A JP3307304B2 JP 3307304 B2 JP3307304 B2 JP 3307304B2 JP 34249897 A JP34249897 A JP 34249897A JP 34249897 A JP34249897 A JP 34249897A JP 3307304 B2 JP3307304 B2 JP 3307304B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- defect inspection
- electronic device
- data
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Description
【０００１】
【発明の属する技術分野】本発明は、電子デバイスの製
造ラインに適用される電子デバイス検査システムおよび
その検査システムを用いた製造方法に係り、特に各種検
査装置を用いて収集した検査データを用いた解析処理を
行う電子デバイスシステム及びその検査システムを用い
た製造方法に関する技術である。
造ラインに適用される電子デバイス検査システムおよび
その検査システムを用いた製造方法に係り、特に各種検
査装置を用いて収集した検査データを用いた解析処理を
行う電子デバイスシステム及びその検査システムを用い
た製造方法に関する技術である。
【０００２】
【従来の技術】従来の電子デバイスは、ウエハに対して
露光、現像、エッチング等の複数の処理工程を繰り返す
ことにより形成されている。
露光、現像、エッチング等の複数の処理工程を繰り返す
ことにより形成されている。
【０００３】一方、この複数の処理工程の内の所定の処
理工程において処理されたウエハは、必要に応じて異物
検査装置や外観検査装置等により検査され、ウエハに付
着した異物や外観不良の個数、種類、大きさ等が検出さ
れている。以後、異物検査装置の検出対象である異物
と、外観検査装置の検出対象である外観不良とを総称し
て欠陥と呼ぶ。
理工程において処理されたウエハは、必要に応じて異物
検査装置や外観検査装置等により検査され、ウエハに付
着した異物や外観不良の個数、種類、大きさ等が検出さ
れている。以後、異物検査装置の検出対象である異物
と、外観検査装置の検出対象である外観不良とを総称し
て欠陥と呼ぶ。
【０００４】従来の電子デバイス検査システムでは、こ
の検査結果を必要に応じて解析し、その解析結果に基づ
いて電子デバイスの製造ラインを管理していた。例え
ば、特開平３−４４０５４号公報に開示されるように、
ある工程で処理したウエハから検出された欠陥数と、そ
のウエハが完成した後に得られる良品チップの数（歩留
まり）との相関関係から製造ラインで必要となる管理基
準を設定し、その管理基準を超える欠陥数が検出される
か否かを判別して管理していた。そして、検出した欠陥
数が設定した管理基準を超える場合、製造ラインに何ら
かの異常が発生したと判断して、異常の発生原因の解明
と対策を行っていた。
の検査結果を必要に応じて解析し、その解析結果に基づ
いて電子デバイスの製造ラインを管理していた。例え
ば、特開平３−４４０５４号公報に開示されるように、
ある工程で処理したウエハから検出された欠陥数と、そ
のウエハが完成した後に得られる良品チップの数（歩留
まり）との相関関係から製造ラインで必要となる管理基
準を設定し、その管理基準を超える欠陥数が検出される
か否かを判別して管理していた。そして、検出した欠陥
数が設定した管理基準を超える場合、製造ラインに何ら
かの異常が発生したと判断して、異常の発生原因の解明
と対策を行っていた。
【０００５】
【発明が解決しようとする課題】しかし、ウエハに付着
した異物はウエハを洗浄することによって洗い流された
り、ウエハが受ける種々の加工プロセスによって消滅す
る場合があり、単に欠陥数が管理基準を超えたからとい
って、それが直ちに歩留まりの低下に結びつくものでは
ないことが経験されている。
した異物はウエハを洗浄することによって洗い流された
り、ウエハが受ける種々の加工プロセスによって消滅す
る場合があり、単に欠陥数が管理基準を超えたからとい
って、それが直ちに歩留まりの低下に結びつくものでは
ないことが経験されている。
【０００６】製造ラインのスループットを向上させるに
は、異常発生の原因の解明と対策を最小限に抑えなけれ
ばならないが、従来の管理手法では、単に欠陥数を管理
するだけであるため不必要な解析や対策を行う可能性が
あった。
は、異常発生の原因の解明と対策を最小限に抑えなけれ
ばならないが、従来の管理手法では、単に欠陥数を管理
するだけであるため不必要な解析や対策を行う可能性が
あった。
【０００７】また、そのような情報では、有効な解析や
対策が行うことが難しく、効率的に歩留まりを向上させ
ることが出来なかった。
対策が行うことが難しく、効率的に歩留まりを向上させ
ることが出来なかった。
【０００８】本発明は、従来の問題を解決するためにな
されたものであり、全く新規な情報を用いて製造ライン
での異常発生を高信頼に通知する電子デバイス検査シス
テムを提供することを目的とする。
されたものであり、全く新規な情報を用いて製造ライン
での異常発生を高信頼に通知する電子デバイス検査シス
テムを提供することを目的とする。
【０００９】また、その異常の発生を高信頼に通知する
ことで製造ラインのスループット及び歩留まりを向上さ
せる半導体装置の製造方法を提供することを目的とす
る。
ことで製造ラインのスループット及び歩留まりを向上さ
せる半導体装置の製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】そこで、本発明は、上記
目的を達成するために、同一ウエハ上の同一箇所に複数
の工程にまたがって検出される欠陥数に基づいて製造ラ
インを管理することとした。ここで同一ウエハとは、固
有の識別番号を付されたウエハが、各処理工程で処理さ
れたそれぞれの状態にあるものを意味する。
目的を達成するために、同一ウエハ上の同一箇所に複数
の工程にまたがって検出される欠陥数に基づいて製造ラ
インを管理することとした。ここで同一ウエハとは、固
有の識別番号を付されたウエハが、各処理工程で処理さ
れたそれぞれの状態にあるものを意味する。
【００１１】より具体的には、複数の処理工程で処理さ
れることで電子デバイスとなる複数のワークに対して、
該複数の処理工程の内の少なくとも第一、第二の処理工
程で処理された同一のワークの欠陥を検出する検査装置
と、該検査装置が検出した検査データを記憶する記憶手
段と、該記憶した検査データを用いて該第一の処理工程
で処理されたワークの有する欠陥の位置と該第二の処理
工程で処理されたワークの有する欠陥の位置とがほぼ同
一となる欠陥数を算出する算出手段と、該算出した結果
を該第一の処理工程もしくは該第二の処理工程が処理し
たワークの順に時系列に出力する出力手段とを有する解
析装置とを備えることで上記目的を達成する。これによ
って従来に比べてよりフェイルビットとなり易い情報を
用いた製造ラインの管理が可能となる。
れることで電子デバイスとなる複数のワークに対して、
該複数の処理工程の内の少なくとも第一、第二の処理工
程で処理された同一のワークの欠陥を検出する検査装置
と、該検査装置が検出した検査データを記憶する記憶手
段と、該記憶した検査データを用いて該第一の処理工程
で処理されたワークの有する欠陥の位置と該第二の処理
工程で処理されたワークの有する欠陥の位置とがほぼ同
一となる欠陥数を算出する算出手段と、該算出した結果
を該第一の処理工程もしくは該第二の処理工程が処理し
たワークの順に時系列に出力する出力手段とを有する解
析装置とを備えることで上記目的を達成する。これによ
って従来に比べてよりフェイルビットとなり易い情報を
用いた製造ラインの管理が可能となる。
【００１２】この場合、前記第一の処理工程で処理した
ワークの欠陥を検査する検査装置と、前記第二の処理工
程で処理したワークの欠陥を検査する検査装置とが異な
っても良い。
ワークの欠陥を検査する検査装置と、前記第二の処理工
程で処理したワークの欠陥を検査する検査装置とが異な
っても良い。
【００１３】また、前記解析装置を、少なくとも前記記
憶手段を有するサーバと、少なくとも前記出力手段を有
するパーソナルコンピュータとで構成し、該サーバもし
くは該パーソナルコンピュータが前記算出手段を有する
ようにしても良い。
憶手段を有するサーバと、少なくとも前記出力手段を有
するパーソナルコンピュータとで構成し、該サーバもし
くは該パーソナルコンピュータが前記算出手段を有する
ようにしても良い。
【００１４】また、前記複数の処理工程で処理されたワ
ークに対して、該ワークに形成されたチップのビット単
位の電気的特性を検査する検査装置と、前記第一の処理
工程で処理された欠陥の位置と前記第二の処理工程で処
理された欠陥の位置とがほぼ同一となる欠陥の位置と、
該電気的特性が不良であるビットの位置とがほぼ同一と
なる割合を算出する算出手段とをさらに備えることで、
その割合に基づいて複数の工程にまたがって検出される
欠陥が不良ビットとなり易い工程を選定することが可能
となり、不良ビットとなり易い情報に基づいた効率的な
製造ラインの管理が可能となる。
ークに対して、該ワークに形成されたチップのビット単
位の電気的特性を検査する検査装置と、前記第一の処理
工程で処理された欠陥の位置と前記第二の処理工程で処
理された欠陥の位置とがほぼ同一となる欠陥の位置と、
該電気的特性が不良であるビットの位置とがほぼ同一と
なる割合を算出する算出手段とをさらに備えることで、
その割合に基づいて複数の工程にまたがって検出される
欠陥が不良ビットとなり易い工程を選定することが可能
となり、不良ビットとなり易い情報に基づいた効率的な
製造ラインの管理が可能となる。
【００１５】また、本発明は、複数の処理工程で処理さ
れることで電子デバイスとなるワークに対して、該複数
の処理工程の内の少なくとも第一、第二の処理工程で処
理された同一のワークの欠陥を検査し、該第一の処理工
程で処理されたワークの有する欠陥の位置と該第二の処
理工程で処理されたワークの有する欠陥の位置とがほぼ
同一となる欠陥数を管理しながら、該ワークを該複数の
処理工程で処理することでも上記目的を達成することが
できる。
れることで電子デバイスとなるワークに対して、該複数
の処理工程の内の少なくとも第一、第二の処理工程で処
理された同一のワークの欠陥を検査し、該第一の処理工
程で処理されたワークの有する欠陥の位置と該第二の処
理工程で処理されたワークの有する欠陥の位置とがほぼ
同一となる欠陥数を管理しながら、該ワークを該複数の
処理工程で処理することでも上記目的を達成することが
できる。
【００１６】この場合、前記複数の処理工程で処理され
たワークに対して、該ワークに形成されたチップのビッ
ト単位の電気的特性を検査し、前記第一の処理工程で処
理されたワークの有する欠陥の位置と前記第二の処理工
程で処理されたワークの有する欠陥の位置とがほぼ同一
となる欠陥の位置と、該電気的特性が不良となるビット
の位置がほぼ同一となる割合を算出し、該算出した割合
を用いて前記検査装置で検査するワークが処理された第
一、第二の処理工程を選定しても良い。
たワークに対して、該ワークに形成されたチップのビッ
ト単位の電気的特性を検査し、前記第一の処理工程で処
理されたワークの有する欠陥の位置と前記第二の処理工
程で処理されたワークの有する欠陥の位置とがほぼ同一
となる欠陥の位置と、該電気的特性が不良となるビット
の位置がほぼ同一となる割合を算出し、該算出した割合
を用いて前記検査装置で検査するワークが処理された第
一、第二の処理工程を選定しても良い。
【００１７】図１は、ウエハ上の同一箇所に複数の工程
にまたがって存在する欠陥とフェイルビットとの関係を
示したものであり、検出した欠陥数と、その欠陥とフェ
イルビットの位置とが一致した数との比を、Ｆ．Ｂ．
（フェイルビット）対応率として表したものである。こ
のＦ．Ｂ．対応率が高いほど、欠陥が原因で不良となる
確率が高いことを示している。なお、フェイルビットと
は、最終的に電気的特性を満足しないビットのことを意
味する。
にまたがって存在する欠陥とフェイルビットとの関係を
示したものであり、検出した欠陥数と、その欠陥とフェ
イルビットの位置とが一致した数との比を、Ｆ．Ｂ．
（フェイルビット）対応率として表したものである。こ
のＦ．Ｂ．対応率が高いほど、欠陥が原因で不良となる
確率が高いことを示している。なお、フェイルビットと
は、最終的に電気的特性を満足しないビットのことを意
味する。
【００１８】事例１においては、工程Cで処理したウエ
ハ上の欠陥数と、その欠陥とフェイルビットの位置とが
一致した数との比を算出したところ、そのＦ．Ｂ．対応
率は６２.９％であったが、工程cと工程yとの両方に存
在した欠陥数と、その欠陥とフェイルビットの位置とが
一致した数との比をAND１０１として算出したところ、
そのＦ．Ｂ．対応率は１００％に上昇していることが判
る。すなわち、欠陥が複数の工程をまたがって存在する
ことでフェイルビットとなる確率が上昇した。
ハ上の欠陥数と、その欠陥とフェイルビットの位置とが
一致した数との比を算出したところ、そのＦ．Ｂ．対応
率は６２.９％であったが、工程cと工程yとの両方に存
在した欠陥数と、その欠陥とフェイルビットの位置とが
一致した数との比をAND１０１として算出したところ、
そのＦ．Ｂ．対応率は１００％に上昇していることが判
る。すなわち、欠陥が複数の工程をまたがって存在する
ことでフェイルビットとなる確率が上昇した。
【００１９】同様に事例２においても、工程dで処理し
たウエハ上の欠陥数と、その欠陥とフェイルビットの位
置とが一致した数との比を算出したところ、そのＦ．
Ｂ．対応率は１２.４％であったが、工程dと工程eとの
両方に存在した欠陥数と、その欠陥とフェイルビットの
位置とが一致した数との比をAND１０１として算出した
ところ、そのＦ．Ｂ．対応率は２６.７％に上昇した。
たウエハ上の欠陥数と、その欠陥とフェイルビットの位
置とが一致した数との比を算出したところ、そのＦ．
Ｂ．対応率は１２.４％であったが、工程dと工程eとの
両方に存在した欠陥数と、その欠陥とフェイルビットの
位置とが一致した数との比をAND１０１として算出した
ところ、そのＦ．Ｂ．対応率は２６.７％に上昇した。
【００２０】このように事例１、事例２のいずれの場合
も、単工程で検出された欠陥のＦ．Ｂ．対応率よりも、
AND１０１に示すような複数の工程にまたがって検出さ
れた欠陥のＦ．Ｂ．対応率の方が高いことがわかる。ま
た、またがる工程数が多いほどＦ．Ｂ．対応率が高いこ
とが判る。これからして、複数工程にまたがってウエハ
上の同一座標で検出される欠陥数を管理すれば、不良ビ
ットになる確率の高い情報で管理することとなり、従来
に比べて高信頼に対策すべきか否かを判断することが可
能となる。
も、単工程で検出された欠陥のＦ．Ｂ．対応率よりも、
AND１０１に示すような複数の工程にまたがって検出さ
れた欠陥のＦ．Ｂ．対応率の方が高いことがわかる。ま
た、またがる工程数が多いほどＦ．Ｂ．対応率が高いこ
とが判る。これからして、複数工程にまたがってウエハ
上の同一座標で検出される欠陥数を管理すれば、不良ビ
ットになる確率の高い情報で管理することとなり、従来
に比べて高信頼に対策すべきか否かを判断することが可
能となる。
【００２１】以後、このような複数工程にまたがって検
出される欠陥を流れ込み欠陥と呼ぶ。
出される欠陥を流れ込み欠陥と呼ぶ。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
【００２３】図２は、本発明の検査システムの全体構成
を示した図である。
を示した図である。
【００２４】図において、２０１はウエハを処理する製
造工程、２０２はその製造途中のウエハを検査する異物
検査装置や外観検査装置等の各種検査装置、２０３は各
種検査装置２０２の検査した結果を記憶するデータベー
ス、２０４はその記憶した検査結果を用いて解析処理を
行う解析装置、２０５は検査装置２０２、データベース
２０３、解析装置２０４と接続するネットワークであ
る。
造工程、２０２はその製造途中のウエハを検査する異物
検査装置や外観検査装置等の各種検査装置、２０３は各
種検査装置２０２の検査した結果を記憶するデータベー
ス、２０４はその記憶した検査結果を用いて解析処理を
行う解析装置、２０５は検査装置２０２、データベース
２０３、解析装置２０４と接続するネットワークであ
る。
【００２５】まず、製造ライン２０１では、ウエハを投
入したのち、成膜、露光、エッチング等の処理を繰り返
し、さらに必要に応じてイオン打ち込み等の処理を経て
ウエハを加工する。その一方で各製造処理工程を経たウ
エハは、必要に応じて異物検査装置や外観検査装置等の
検査装置２０２を用いてウエハ上に付着した異物や外観
不良等の欠陥を検査する。各検査装置２０２で検査する
ウエハは、各製造処理工程を通して同一のものを選択す
るようにする。この検査では、欠陥数、欠陥の発生箇
所、ウエハの処理工程、ロット番号、ウエハ番号を収集
する。さらにここで各欠陥の大きさや種類も併せて収集
することが好ましい。
入したのち、成膜、露光、エッチング等の処理を繰り返
し、さらに必要に応じてイオン打ち込み等の処理を経て
ウエハを加工する。その一方で各製造処理工程を経たウ
エハは、必要に応じて異物検査装置や外観検査装置等の
検査装置２０２を用いてウエハ上に付着した異物や外観
不良等の欠陥を検査する。各検査装置２０２で検査する
ウエハは、各製造処理工程を通して同一のものを選択す
るようにする。この検査では、欠陥数、欠陥の発生箇
所、ウエハの処理工程、ロット番号、ウエハ番号を収集
する。さらにここで各欠陥の大きさや種類も併せて収集
することが好ましい。
【００２６】この収集した検査データはネットワーク２
０５を介してデータベース２０３に送信され、図３に示
すようなデータフォーマットにより記憶しておく。
０５を介してデータベース２０３に送信され、図３に示
すようなデータフォーマットにより記憶しておく。
【００２７】そして解析装置２０４では、データベース
２０３に記憶された検査データを抽出して解析処理を行
う。
２０３に記憶された検査データを抽出して解析処理を行
う。
【００２８】図４は、解析装置２０４での解析処理を表
したフローチャートである。図４では第n工程から第m工
程までをまたがって存在したと考えられる流れ込み欠陥
を解析対象とした例である。なお、この解析対象となる
工程群は、特に流れ込み欠陥が不良ビットの原因となり
易いと考えられるものを選定するが、この選定方法につ
いては後述する。
したフローチャートである。図４では第n工程から第m工
程までをまたがって存在したと考えられる流れ込み欠陥
を解析対象とした例である。なお、この解析対象となる
工程群は、特に流れ込み欠陥が不良ビットの原因となり
易いと考えられるものを選定するが、この選定方法につ
いては後述する。
【００２９】まず、同一ウエハに対して第n工程と第m工
程(n＜m）で検出された検査データをデータベース２０
３から抽出する（ステップ４０１）。
程(n＜m）で検出された検査データをデータベース２０
３から抽出する（ステップ４０１）。
【００３０】次に、第n工程と第m工程で検出された欠陥
の位置がそれぞれ一致するか否かを判定する（ステップ
４０２）。例えば、ｎ工程で現れた欠陥の位置をＮ(X
n、Yn)、m工程の欠陥の位置を(Xm、Ym)とするとき、こ
の２点の距離Ｒmnが、所定値R以下であるか否かを判定
する。そして、所定値R以下である欠陥は、第n工程の欠
陥の位置と第m工程の欠陥の位置が一致したと判定す
る。すなわち、流れ込み欠陥として判定する。なお、Ｒ
mnは数１の通りである。
の位置がそれぞれ一致するか否かを判定する（ステップ
４０２）。例えば、ｎ工程で現れた欠陥の位置をＮ(X
n、Yn)、m工程の欠陥の位置を(Xm、Ym)とするとき、こ
の２点の距離Ｒmnが、所定値R以下であるか否かを判定
する。そして、所定値R以下である欠陥は、第n工程の欠
陥の位置と第m工程の欠陥の位置が一致したと判定す
る。すなわち、流れ込み欠陥として判定する。なお、Ｒ
mnは数１の通りである。
【００３１】
【数１】
【００３２】この処理を第n工程で検出されたウエハ欠
陥の全てに行い、その一致した欠陥数をそのウエハの流
れ込み欠陥数として記憶する（ステップ４０３）。
陥の全てに行い、その一致した欠陥数をそのウエハの流
れ込み欠陥数として記憶する（ステップ４０３）。
【００３３】同様にして、ステップ４０１〜４０３の処
理を解析に必要な各ウエハについて行う。
理を解析に必要な各ウエハについて行う。
【００３４】以上の処理により得られた流れ込み欠陥数
を、図５に示すような製造工程６０１で処理したウエハ
の順にプロットし、流れ込み欠陥数の推移を表示する
（ステップ４０４）。
を、図５に示すような製造工程６０１で処理したウエハ
の順にプロットし、流れ込み欠陥数の推移を表示する
（ステップ４０４）。
【００３５】これによって流れ込み欠陥数の推移が把握
できるので、流れ込み欠陥数が所定値を満足しない場合
は、製造工程６０１に異常があるとして製造装置や製造
条件の検査、検討等の対策を行うことが可能となる。流
れ込み欠陥による製造工程の管理は、従来の管理に比べ
てフェイルビットとなる確率が高いので、より高信頼な
情報として取り扱うことができる。すなわち、従来の管
理よりもフェイルビットとの因果関係が強い情報を用い
た管理を実現できるので、不要な解析や対策の回数を削
減でき、結果として製造ラインのスループットを向上さ
せることが出来る。また、流れ込み欠陥を減らすように
早期に解析、対策を行うことが可能となるので、従来に
比べて歩留まりも向上する。
できるので、流れ込み欠陥数が所定値を満足しない場合
は、製造工程６０１に異常があるとして製造装置や製造
条件の検査、検討等の対策を行うことが可能となる。流
れ込み欠陥による製造工程の管理は、従来の管理に比べ
てフェイルビットとなる確率が高いので、より高信頼な
情報として取り扱うことができる。すなわち、従来の管
理よりもフェイルビットとの因果関係が強い情報を用い
た管理を実現できるので、不要な解析や対策の回数を削
減でき、結果として製造ラインのスループットを向上さ
せることが出来る。また、流れ込み欠陥を減らすように
早期に解析、対策を行うことが可能となるので、従来に
比べて歩留まりも向上する。
【００３６】次に、図２に示す検査システムにおいて解
析すべき第n工程から第m工程を選定する一例を説明す
る。
析すべき第n工程から第m工程を選定する一例を説明す
る。
【００３７】図６は、その検査システムの全体構成であ
る。
る。
【００３８】図において、６０１はウエハを処理する製
造工程、６０２はその製造途中のウエハを検査する異物
検査装置や外観検査装置等の各種検査装置、６０３は各
種検査装置６０２の検査した結果を記憶する第一のデー
タベース、６０４は第一のデータベースに記憶した検査
結果を用いて解析処理を行う第一の解析装置、６０５は
検査装置６０２、第一のデータベース６０３、解析装置
６０４と接続するネットワーク、６０６は製造工程６０
１での処理を経てウエハに形成されたチップの電気的特
性を検査するテスト工程、６０７はその電気的特性を検
査するテスタ、６０８はテスタ６０７の検査した結果を
記憶する第二のデータベース、６０９は第二のデータベ
ースに記憶した検査結果を用いて解析処理を行う第二の
解析装置である。なお、テスタ６０７および第二のデー
タベース６０８もネットワーク６０５と接続している。
造工程、６０２はその製造途中のウエハを検査する異物
検査装置や外観検査装置等の各種検査装置、６０３は各
種検査装置６０２の検査した結果を記憶する第一のデー
タベース、６０４は第一のデータベースに記憶した検査
結果を用いて解析処理を行う第一の解析装置、６０５は
検査装置６０２、第一のデータベース６０３、解析装置
６０４と接続するネットワーク、６０６は製造工程６０
１での処理を経てウエハに形成されたチップの電気的特
性を検査するテスト工程、６０７はその電気的特性を検
査するテスタ、６０８はテスタ６０７の検査した結果を
記憶する第二のデータベース、６０９は第二のデータベ
ースに記憶した検査結果を用いて解析処理を行う第二の
解析装置である。なお、テスタ６０７および第二のデー
タベース６０８もネットワーク６０５と接続している。
【００３９】図６では、図２に示すシステムでの処理の
他に、全製造工程６０１での処理が終了した後、ウエハ
に形成された各チップのビット単位の電気的特性を検査
する。具体的にはテスタ６０７を用いて全チップの全ビ
ットの良・不良の判定を行う。この収集された検査デー
タは、ネットワーク６０５を介して第二のデータベース
６０８へ送信され、図７に示すようなデータフォーマッ
トにより記憶される。
他に、全製造工程６０１での処理が終了した後、ウエハ
に形成された各チップのビット単位の電気的特性を検査
する。具体的にはテスタ６０７を用いて全チップの全ビ
ットの良・不良の判定を行う。この収集された検査デー
タは、ネットワーク６０５を介して第二のデータベース
６０８へ送信され、図７に示すようなデータフォーマッ
トにより記憶される。
【００４０】図８は、解析すべき第n工程から第m工程の
選定方法を示すフローチャートである。
選定方法を示すフローチャートである。
【００４１】まず、第一の解析端末６０４若しくは第二
の解析端末６０９は、第一のデータベースから検査デー
タを取得し（ステップ８０１）、流れ込み欠陥を判定す
る（ステップ８０２）。具体的にはA工程とB工程、A工
程とC工程、…A工程とZ工程、B工程とC工程、B工程とD
工程…と言ったように、各工程間の欠陥座標が位置する
か否かを全ての工程の組み合わせについて行い、一致し
た工程をそれぞれ流れ込み欠陥が発生した最初の工程、
終了した最後の工程として判定する。なお、欠陥座標が
一致するか否かは、前述の数１を用いた方法と同様にし
て算出する。また、欠陥が初めて検出された工程から同
一座標の欠陥の有無を判定し、同一座標の欠陥として連
続して検出された工程を流れ込み欠陥の発生した工程と
して判定するようにしても良い。
の解析端末６０９は、第一のデータベースから検査デー
タを取得し（ステップ８０１）、流れ込み欠陥を判定す
る（ステップ８０２）。具体的にはA工程とB工程、A工
程とC工程、…A工程とZ工程、B工程とC工程、B工程とD
工程…と言ったように、各工程間の欠陥座標が位置する
か否かを全ての工程の組み合わせについて行い、一致し
た工程をそれぞれ流れ込み欠陥が発生した最初の工程、
終了した最後の工程として判定する。なお、欠陥座標が
一致するか否かは、前述の数１を用いた方法と同様にし
て算出する。また、欠陥が初めて検出された工程から同
一座標の欠陥の有無を判定し、同一座標の欠陥として連
続して検出された工程を流れ込み欠陥の発生した工程と
して判定するようにしても良い。
【００４２】次に、この判定処理を行った第一の解析端
末６０４若しくは第二の解析端末６０９は、第二のデー
タベースから該当するウエハのフェイルビットデータを
取得し（ステップ８０４）、流れ込み欠陥と判定した欠
陥位置と、第二のデータベースに記憶されたフェイルビ
ットの位置とを照合する（ステップ８０５）。この照合
においても前述の数１を用いた方法と同様にして算出す
る。そして、ウエハに付着した流れ込み欠陥がファイル
ビットを引き起こしているか否かを判定し、流れ込み欠
陥がフェイルビットとなる確率（致命率）を算出する
（ステップ８０６）。
末６０４若しくは第二の解析端末６０９は、第二のデー
タベースから該当するウエハのフェイルビットデータを
取得し（ステップ８０４）、流れ込み欠陥と判定した欠
陥位置と、第二のデータベースに記憶されたフェイルビ
ットの位置とを照合する（ステップ８０５）。この照合
においても前述の数１を用いた方法と同様にして算出す
る。そして、ウエハに付着した流れ込み欠陥がファイル
ビットを引き起こしているか否かを判定し、流れ込み欠
陥がフェイルビットとなる確率（致命率）を算出する
（ステップ８０６）。
【００４３】そして、この算出結果を図９のようなフォ
ーマットで出力する（ステップ８０７）。図９は、縦軸
に欠陥の流れ込みが検出された最初の工程、横軸に欠陥
の流れ込みが検出された最終の工程を表している。表中
の数値は、該当する流れ込み欠陥が付着した場合のフェ
イルビットとなる確率を表している。例えば、図９で
は、流れ込み欠陥がB工程からD工程まで確認された場合
のフェイルビットの確率は１０％となることを示してい
る。
ーマットで出力する（ステップ８０７）。図９は、縦軸
に欠陥の流れ込みが検出された最初の工程、横軸に欠陥
の流れ込みが検出された最終の工程を表している。表中
の数値は、該当する流れ込み欠陥が付着した場合のフェ
イルビットとなる確率を表している。例えば、図９で
は、流れ込み欠陥がB工程からD工程まで確認された場合
のフェイルビットの確率は１０％となることを示してい
る。
【００４４】そして、図９においてフェイルビットとな
る確率が所定値以上となる工程間を特に管理すべき工程
間として選定する（ステップ８０８）。
る確率が所定値以上となる工程間を特に管理すべき工程
間として選定する（ステップ８０８）。
【００４５】これによって、流れ込み欠陥によりフェイ
ルビットに成りやすい工程が判定できるので、その工程
間に対して図５に示すような管理を行うことが有効とな
る。
ルビットに成りやすい工程が判定できるので、その工程
間に対して図５に示すような管理を行うことが有効とな
る。
【００４６】図９に示すような計算結果は、製品変更等
が行われる時などに逐次改めるのが好ましい。
が行われる時などに逐次改めるのが好ましい。
【００４７】その他、図６に示す検査システムでは、テ
スタ６０７を用いてウエハに形成された良品チップ数
（歩留まり）を算出することも可能なので、管理すべき
工程間における流れ込み欠陥数と歩留まりとの相関を求
め、必要な歩留まりを得るための流れ込み欠陥数を決定
し、図１０に示すように管理基準として利用することが
好ましい。
スタ６０７を用いてウエハに形成された良品チップ数
（歩留まり）を算出することも可能なので、管理すべき
工程間における流れ込み欠陥数と歩留まりとの相関を求
め、必要な歩留まりを得るための流れ込み欠陥数を決定
し、図１０に示すように管理基準として利用することが
好ましい。
【００４８】また、これまでは流れ込み欠陥数を処理し
たウエハ毎に表示する例を説明してきたが、同一のウエ
ハに対して流れ込み欠陥数の推移を表示するようにして
も良い。これによっても流れ込み欠陥が多発する工程を
特定することが可能となり、その解析、対策が容易とな
ることは言うまでもない。
たウエハ毎に表示する例を説明してきたが、同一のウエ
ハに対して流れ込み欠陥数の推移を表示するようにして
も良い。これによっても流れ込み欠陥が多発する工程を
特定することが可能となり、その解析、対策が容易とな
ることは言うまでもない。
【００４９】また、第n工程と第m工程とを照合する方法
は、数１に記載する方法に限らず、欠陥位置が一致する
か否かが判定できれば、どのような方法であっても同様
の効果が得られるのは言うまでもない。
は、数１に記載する方法に限らず、欠陥位置が一致する
か否かが判定できれば、どのような方法であっても同様
の効果が得られるのは言うまでもない。
【００５０】また、これまでは解析すべき第n工程と第m
工程とを照合することで流れ込み欠陥を判定したが、第
n工程から第m工程までに含まれる全ての検査データを照
合するようにしても同様の効果が得られることは言うま
でもない。
工程とを照合することで流れ込み欠陥を判定したが、第
n工程から第m工程までに含まれる全ての検査データを照
合するようにしても同様の効果が得られることは言うま
でもない。
【００５１】また、データベースを解析処理の可能なサ
ーバ等で構成する場合は、これまで説明してきた解析処
理をサーバで、もしくはサーバと解析端末とで分散させ
て処理させても良い。
ーバ等で構成する場合は、これまで説明してきた解析処
理をサーバで、もしくはサーバと解析端末とで分散させ
て処理させても良い。
【００５２】
【発明の効果】以上のように、本発明によれば、流れ込
み欠陥数の管理を行うことで、製造ラインでの異常発生
を高信頼に通知することが可能となる。
み欠陥数の管理を行うことで、製造ラインでの異常発生
を高信頼に通知することが可能となる。
【００５３】また、その異常の発生を高信頼に通知する
ことで製造ラインのスループット及び歩留まりを向上さ
せることが可能となる。
ことで製造ラインのスループット及び歩留まりを向上さ
せることが可能となる。
【図１】本発明の原理を説明する図
【図２】本発明の一実施の形態の構成を示すシステム図
【図３】本発明の一実施の形態である検査データを示す
図
図
【図４】本発明の一実施の形態の処理を示すフローチャ
ート図
ート図
【図５】本発明の一実施の形態の出力例を示す図
【図６】本発明の一実施の形態の構成を示すシステム図
【図７】本発明の一実施の形態である検査データを示す
図
図
【図８】本発明の一実施の形態の処理を示すフローチャ
ート図
ート図
【図９】本発明の一実施の形態の出力例を示す図
【図１０】本発明の一実施の形態の出力例を示す図
２０１、６０１…製造工程 ２０２、６０２、６０７…各種検査装置 ２０３、６０３、６０８…データベース ２０４、６０４、６０９…解析装置 ２０５、６０５…ネットワーク
フロントページの続き (72)発明者 宮崎 功 東京都小平市上水本町五丁目20番１号株 式会社日立製作所半導体事業部内 (56)参考文献 特開 平４−253350（ＪＰ，Ａ) 特開 平６−275688（ＪＰ，Ａ) 特開 平10−221269（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66
Claims (6)
- 【請求項１】複数の製造工程でワークが処理され、複数
の欠陥検査工程で当該ワークが処理されることで製造さ
れる電子デバイスの検査システムであって、 前記複数の欠陥検査工程により得られる検査データを記
憶する記憶手段と、 前記記憶手段に記憶される欠陥検査工程毎の検査データ
の内、任意の 第一、第二の欠陥検査工程に係る検査デー
タを抽出する第一の処理ステップと、当該第一と第二の
欠陥検査工程で同一位置にある流れ込み欠陥の個数を計
数処理する第二の処理ステップと、フェイルビットデー
タと照合処理することで当該流れ込み欠陥がフェイルビ
ットとなる致命率を算出する第三の処理ステップとを、
第一と第二の欠陥検査工程の複数通りの組合せについて
演算処理する解析手段と、 該算出した各組合せ毎の解析結果を出力する出力手段
と、 を有することを特徴とする電子デバイス検査システム。 - 【請求項２】請求項１に記載の電子デバイス検査システ
ムにおいて、 前記各組合せ毎の解析結果を、表形式で出力することを
特徴とする 電子デバイス検査システム。 - 【請求項３】請求項１に記載の電子デバイス検査システ
ムにおいて、 前記解析手段は、前記各組合せ毎の解析結果に基づき、
管理基準を超える欠陥検査工程を抽出し、 前記出力手段は、当該欠陥検査工程を通過したウエハの
流れ込み欠陥数を、ウエハ毎にグラフ表示出力すること
を特徴とする 電子デバイス検査システム。 - 【請求項４】請求項３に記載の電子デバイス検査システ
ムにおいて、 前記解析手段は、管理基準を超える前記欠陥検査工程を
通過するウエハに関して、複数の欠陥検査工程毎に計数
される流れ込み欠陥数を表示出力することを特徴とする
電子デバイス検査システム。 - 【請求項５】複数の製造工程でワークが処理され、複数
の欠陥検査工程で当該ワークが処理されることで製造さ
れる電子デバイスの検査方法であって、 前記複数の欠陥検査工程において、検査装置により当該
ワークの検査をし、 前記複数の欠陥検査工程により得られる検査データを記
憶し、 前記記憶手段に記憶される欠陥検査工程毎の検査データ
の内、任意の第一、第 二の欠陥検査工程に係る検査デー
タを抽出する第一の処理ステップと、当該第一と第二の
欠陥検査工程で同一位置にある流れ込み欠陥の個数を計
数処理する第二の処理ステップと、フェイルビットデー
タと照合処理することで当該流れ込み欠陥がフェイルビ
ットとなる致命率を算出する第三の処理ステップとを、
第一と第二の欠陥検査工程の複数通りの組合せについて
演算処理し、 該算出した各組合せ毎の解析結果を出力することを特徴
とする電子デバイス検査方法。 - 【請求項６】複数の製造工程でワークが処理され、複数
の欠陥検査工程で当該ワークが処理されることで製造さ
れる電子デバイスの製造方法であって、 所定の製造工程後の前記複数の欠陥検査工程において、
検査装置により当該ワークの検査をし、 前記複数の欠陥検査工程により得られる検査データを記
憶し、 前記記憶手段に記憶される欠陥検査工程毎の検査データ
の内、任意の第一、第二の欠陥検査工程に係る検査デー
タを抽出する第一の処理ステップと、当該第一と第二の
欠陥検査工程で同一位置にある流れ込み欠陥の個数を計
数処理する第二の処理ステップと、フェイルビットデー
タと照合処理することで当該流れ込み欠陥がフェイルビ
ットとなる致命率を算出する第三の処理ステップとを、
第一と第二の欠陥検査工程の複数通りの組合せについて
演算処理し、 該算出した各組合せ毎の解析結果に基づいて、前記電子
デバイスの製造管理を実行することを特徴とする電子デ
バイスの製造方法
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34249897A JP3307304B2 (ja) | 1997-12-12 | 1997-12-12 | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 |
| PCT/JP1998/005125 WO1999031727A1 (fr) | 1997-12-12 | 1998-11-13 | Systeme de controle de dispositifs electroniques et procede de fabrication de dispositifs electroniques utilisant celui-ci |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34249897A JP3307304B2 (ja) | 1997-12-12 | 1997-12-12 | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176892A JPH11176892A (ja) | 1999-07-02 |
| JP3307304B2 true JP3307304B2 (ja) | 2002-07-24 |
Family
ID=18354220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34249897A Expired - Fee Related JP3307304B2 (ja) | 1997-12-12 | 1997-12-12 | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3307304B2 (ja) |
| WO (1) | WO1999031727A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335491B1 (ko) * | 1999-10-13 | 2002-05-04 | 윤종용 | 공정 파라미터 라이브러리를 내장한 웨이퍼 검사장비 및 웨이퍼 검사시의 공정 파라미터 설정방법 |
| JP5095278B2 (ja) | 2006-08-10 | 2012-12-12 | 株式会社日立製作所 | 半導体デバイス歩留り予測システムおよび方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04253350A (ja) * | 1991-01-28 | 1992-09-09 | Hitachi Electron Eng Co Ltd | 異物検査データのマップ表示方法 |
| JP3370379B2 (ja) * | 1993-03-19 | 2003-01-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
-
1997
- 1997-12-12 JP JP34249897A patent/JP3307304B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-13 WO PCT/JP1998/005125 patent/WO1999031727A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999031727A1 (fr) | 1999-06-24 |
| JPH11176892A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473665B2 (en) | Defect analysis method and process control method | |
| US7756658B2 (en) | Systems and methods for detecting defects on a wafer and generating inspection results for the wafer | |
| US5539752A (en) | Method and system for automated analysis of semiconductor defect data | |
| US6404911B2 (en) | Semiconductor failure analysis system | |
| US8606536B2 (en) | Methods and apparatus for hybrid outlier detection | |
| US6842866B2 (en) | Method and system for analyzing bitmap test data | |
| US6701204B1 (en) | System and method for finding defective tools in a semiconductor fabrication facility | |
| JP2009010405A (ja) | 局所的外れ値の検出のための方法および装置 | |
| JP2001230289A (ja) | 欠陥解析方法および欠陥解析システム | |
| WO2000014790A1 (fr) | Systeme d'inspection et procede de production d'un dispositif electronique l'utilisant | |
| JP2002071575A (ja) | 欠陥検査解析方法および欠陥検査解析システム | |
| KR20030051064A (ko) | 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템 | |
| JP2002057078A (ja) | 半導体製造施設で集積欠陥を引き起こす動作／ツールを見つけるシステム及び方法 | |
| US20100004775A1 (en) | Method and system for defect detection in manufacturing integrated circuits | |
| JPH10214866A (ja) | 不良解析方法および装置 | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| JP3307304B2 (ja) | 電子デバイス検査システムおよびそれを用いた電子デバイスの製造方法 | |
| JP2000269276A (ja) | 欠陥解析システムおよびその方法 | |
| JP4611369B2 (ja) | デバイスの製造方法 | |
| TW202328665A (zh) | 分析缺陷的方法 | |
| JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
| JPH11176899A (ja) | 欠陥警告方法及び欠陥警告システム | |
| US20050114058A1 (en) | Method for analyzing inspected data, apparatus and its program | |
| JP2000012640A (ja) | 半導体装置の製造装置および方法、ならびに半導体装置 | |
| CN115795772A (zh) | 测试数据的评估方法、系统、晶圆测试系统及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |