DE102005039394B4 - Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung - Google Patents
Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung Download PDFInfo
- Publication number
- DE102005039394B4 DE102005039394B4 DE102005039394A DE102005039394A DE102005039394B4 DE 102005039394 B4 DE102005039394 B4 DE 102005039394B4 DE 102005039394 A DE102005039394 A DE 102005039394A DE 102005039394 A DE102005039394 A DE 102005039394A DE 102005039394 B4 DE102005039394 B4 DE 102005039394B4
- Authority
- DE
- Germany
- Prior art keywords
- section
- layout
- class
- sections
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Verfahren
zum Suchen potentieller Fehler eines Layouts einer integrierten
Schaltung, wobei das Layout mehrere Flächenelemente (70, 72, 80, 82,
84, 90, 92, 94) umfasst, die die Form und Anordnung von Strukturen
der integrierten Schaltung definieren, mit folgenden Schritten:
a) Zerlegen des Layouts in Abschnitte (20, 22, 24, 26, 28, 30, 32, 34, 36, 38);
b) Zuordnen von einer von mehreren vorbestimmten Klassen zu einem Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) anhand von Zuordnungskriterien, wobei jeder Klasse ein Bewertungskriterium zugeordnet ist;
c) Anwenden des Bewertungskriteriums, das der Klasse zugeordnet ist, die dem Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) in Schritt b) zugeordnet wurde, auf den Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38), wodurch ein Bewertungsergebnis erhalten wird; und
d) Identifizieren des Abschnitts (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) als...
a) Zerlegen des Layouts in Abschnitte (20, 22, 24, 26, 28, 30, 32, 34, 36, 38);
b) Zuordnen von einer von mehreren vorbestimmten Klassen zu einem Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) anhand von Zuordnungskriterien, wobei jeder Klasse ein Bewertungskriterium zugeordnet ist;
c) Anwenden des Bewertungskriteriums, das der Klasse zugeordnet ist, die dem Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) in Schritt b) zugeordnet wurde, auf den Abschnitt (20, 22, 24, 26, 28, 30, 32, 34, 36, 38), wodurch ein Bewertungsergebnis erhalten wird; und
d) Identifizieren des Abschnitts (20, 22, 24, 26, 28, 30, 32, 34, 36, 38) als...
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung. Derartige Verfahren werden auch als „Design Rule Checks" (DRC) bezeichnet.
- Ein wichtiger Schritt bei der Entwicklung einer integrierten Halbleiterschaltung ist die Entwicklung bzw. der Entwurf des Layouts. Das Layout besteht aus einer Vielzahl von Flächenelementen, die die Form und Anordnung von Strukturen der integrierten Schaltung definieren. Die Strukturen sind in der Regel in mehreren übereinander liegenden Ebenen in der fertigen integrierten Schaltung angeordnet. Entsprechend sind auch die Elemente des Layouts verschiedenen Ebenen bzw. Schichten zugeordnet. Meist entwirft ein Ingenieur das Layout manuell mit Softwareunterstützung.
- Eine integrierte Halbleiterschaltung kann eine sehr große Anzahl von Transistoren, Widerständen, Kondensatoren und anderen Schaltungselementen enthalten. Hinzu kommen Verdrahtungsleitungen innerhalb mehrerer Ebenen und zwischen diesen Ebenen. Jedes dieser Elemente wird durch eine, in der Regel jedoch durch mehrere Flächenelemente des Layouts definiert. Die Funktion aller Schaltungselemente und der integrierten Schaltung insgesamt ist von den Abmessungen der Flächenelemente, von ihrer relativen Anordnung und insbesondere von ihren Abmessungen und Abständen abhängig. Deshalb gelten beispielsweise in der Regel Mindestbreiten, Mindestflächen und Mindestabstände. Wenn diese nicht eingehalten werden, werden Strukturen beispielsweise bei Lithographieschritten nicht oder nicht vollständig erzeugt oder umgekehrt durch ungewollte Brücken miteinander verbunden, oder es werden bei Ätzschrit ten Öffnungen in einer Schicht nicht vollständig erzeugt oder zu kleine Strukturen vollständig entfernt.
- Um derartige Fehler bei der Herstellung der integrierten Schaltung zu vermeiden, wird ein Layout nach seinem Entwurf und noch vor der Herstellung von Lithographiemasken einer umfangreichen Prüfung unterzogen. Diese Prüfung läuft in der Regel in zwei Phasen ab. In einer ersten Phase werden mögliche Fehler identifiziert. Dies erfolgt oft automatisiert durch entsprechende Software und wird auch als Design-Rule-Check bezeichnet. In der zweiten Phase werden alle als potentielle Fehler identifizierte Stellen des Layouts überprüft und erforderlichenfalls korrigiert.
- In der Regel wird ein Layout nicht nur einem einzigen, sondern einer Vielzahl von Design-Rule-Checks unterzogen. Mit herkömmlichen Design-Rule-Checks werden insbesondere die linearen Abmessungen der in dem Layout enthaltenen Flächenelemente daraufhin überprüft, ob Mindestabstände und Mindestbreiten eingehalten sind.
- Es existieren jedoch weitere wichtige Entwurfskriterien, deren Überprüfung zu einer Vermeidung von Fehlern führt.
- Die
US 6 397 373 B1 befasst sich mit dem Problem, dass das Ergebnis eines Design-Rule-Checks typischerweise eine sehr hohe Anzahl potentieller Fehler ist. Um diese zu reduzieren, werden die (potentiellen) Fehler klassifiziert und aus jeder Klasse ein repräsentativer Fehler ausgewählt. Ferner wird jedem Fehler ein „level of seriousness" zugeordnet. - Die
US 5 705 301 A befasst sich mit einer optical proximity correction, die auf ein korrigiertes Layout angewendet werden kann, um bei der lithographischen Abbildung einer Maske auf einem Substrat auftretenden Verrundungen von Ecken, Variationen von Linienbreiten und anderen unerwünschten Effekten – beispielsweise durch eine Überzeichnung von Ecken – auf einer Lithographiemaske entgegenzuwirken. - Gemäß der
US 2005/0125756 A1 - Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung, mit dem weitere, durch herkömmliche Design-Rule-Checks nicht identifizierte potentielle Fehler identifiziert werden, sowie ein Verfahren zum Korrigieren eines Layouts und ein Verfahren zum Herstellen einer integrierten Schaltung zur Verfügung zu stellen.
- Diese Aufgabe wird durch Verfahren gemäß den Ansprüchen 1, 13 und 14 gelöst.
- Bevorzugte Weiterbildungen der vorliegenden Erfindung sind in den abhängigen Ansprüchen definiert.
- Die vorliegende Erfindung beruht auf der Idee, bei der Suche potentieller Fehler eines Layouts dieses zunächst in Abschnitte zu zerlegen und dann auf jeden Abschnitt Bewertungskriterien anzuwenden, die seiner schaltungstechnischen und topologischen Funktion entsprechen. Dazu wird jeder Abschnitt zunächst durch Anwendung von Zuordnungskriterien einer von mehreren vorbestimmten Klassen zugeordnet. Jeder Klasse ist ein oder sind mehrere Bewertungskriterien zugeordnet, die dann auf den Abschnitt angewendet werden. Das Ergebnis ist ein oder sind mehrere Bewertungsergebnisse für den Abschnitt, in Abhängigkeit von denen eine Identifizierung des Abschnitts als potentiell fehlerbehaftet stattfindet.
- Ein besonderer Aspekt der vorliegenden Erfindung beruht ferner auf der Erkenntnis, dass konkave und konvexe Ecken eines Layouts (Jogs und Notches) häufig Quellen von Fehlern bei der Herstellung von integrierten Schaltungen und insbesondere bei Lithographieschritten sind, und dass Ecken bei herkömmlichen Design-Rule-Checks einen hohen Rechenaufwand generieren und zu Fehlern führen können. Die Anzahl der Ecken eines Layouts ist deshalb so weit wie möglich zu reduzieren. Dieser Aspekt der Erfindung beruht deshalb auf der Idee, jeder Klasse eine bestimmte Maximalzahl von konvexen Ecken und/oder eine Maximalzahl von konkaven Ecken zuzuordnen, bei deren Überschreitung in der Regel ein Fehler vorliegt.
- Gemäß einem besonderen Aspekt der vorliegenden Erfindung wird das Verfahren zum Suchen potentieller Fehler in einem Verfahren zum Korrigieren eines Layouts verwendet, das seinerseits gemäß einem weiteren besonderen Aspekt in einem Verfahren zum Herstellen einer integrierten Schaltung verwendet wird.
- Ein Vorteil der vorliegenden Erfindung besteht darin, dass sie potentielle Fehler auf ganz andere Weise identifiziert als herkömmliche Design-Rule-Checks. Mit der vorliegenden Erfindung werden deshalb kritische Stellen bzw. potentielle Fehler identifiziert, die bisher unbeachtet blieben.
- Ein weiterer Vorteil besteht darin, dass das erfindungsgemäße Verfahren nicht auf Längen Bezug nimmt und deshalb bei einer Skalierung des Layouts ohne Änderungen weiter verwendet werden kann. Das erfindungsgemäße Verfahren ist deshalb besonders wartungsarm.
- Ein weiterer Vorteil besteht darin, dass das erfindungsgemäße Verfahren als eine im Wesentlichen topologische Prüfung Probleme bzw. Schwachstellen eines Layouts in ihrem Ursprung erfasst. Es passiert deshalb viel seltener als nach einem herkömmlichen Design-Rule-Check, dass statt einer echten Korrektur des zugrunde liegenden Problems lediglich eine Vermeidung der aufgetretenen Fehlermeldung bei gleichzeitiger Erzeugung eines anderen Fehlers erfolgt, der seinerseits jedoch nicht vom Design-Rule-Check erfasst wird.
- Ferner ist das erfindungsgemäße Verfahren besonders kompakt und deshalb auch mit besonders wenigen Code-Zeilen in Software zu implementieren.
- Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen:
-
1 bis4 schematische Ansichten von Ausschnitten eines Layouts; und -
5 ein schematisches Flussdiagramm eines Verfahrens zum Suchen potentieller Fehler. -
1 ist eine schematische Darstellung eines Beispiels eines Ausschnitts eines Layouts einer integrierten Schaltung. Insbesondere ist ein Teil eines Flächenelements10 gezeigt, das jenseits der willkürlichen Brüche12 ,14 willkürlich fortgesetzt sein kann. Das Flächenelement10 ist in diesem Beispiel ein rechtwinkliges Polygon. Sein Rand16 weist des halb ausschließlich Abschnitte auf, die in insgesamt nur zwei zueinander senkrechten Richtungen angeordnet sind. Alternativ weist das Flächenelement10 abweichend von der Darstellung in1 auch gerade Randabschnitte mit anderen Richtungen auf, beispielsweise mit Richtungen parallel zur Winkelhalbierenden der beiden in1 erkennbaren Richtungen. Die vorliegende Erfindung ist ferner auch auf Flächenelemente mit beliebigen Rändern erweiterbar. - Das Flächenelement
10 wird zunächst in Abschnitte20 ,22 ,24 ,26 ,28 ,30 zerlegt. Grenzen40 ,42 ,44 ,46 ,48 zwischen den Abschnitten20 ,22 ,24 ,26 ,28 ,30 werden durch gerade Verlängerungen gerader Randabschnitte über angrenzende konvexe Ecken50 ,52 ,54 ,56 ,58 hinaus gebildet. Durch diese Konstruktionsvorschrift entstehen neben den genannten tatsächlichen Grenzen40 bis48 weitere mögliche Grenzlinien60 ,62 , die jedoch nicht zur Trennung zweier Abschnitte verwendet werden. Wenn diese möglichen Grenzlinien60 ,62 verwendet würden, entstünden sehr kleine Abschnitte64 ,66 , die für die nachfolgende Bewertung keinen weiteren Vorteil bringen. Diese kleinen Abschnitte64 ,66 werden deshalb den Abschnitten22 und28 zugeschlagen bzw. es wird von vorn herein auf eine Verwendung der möglichen Grenzlinien60 ,62 als Grenzen zur Trennung von Abschnitten verzichtet. - Als Kriterium für die Verwendung einer möglichen Grenzlinie als Grenze zwischen zwei Abschnitten kann beispielsweise die Größe der entstehenden Abschnitte verwendet werden. Ein weiteres vorteilhaftes Kriterium ist, ob die mögliche Grenzlinie am Rand
16 des Flächenelements10 endet, ohne vorher eine andere Grenze zu schneiden. Dies ist bei der möglichen Grenzlinie62 nicht der Fall. Unter Verwendung dieses Kriteriums gelangt man somit zu einer Zerlegung in die Abschnitte20 ,22 ,24 ,26 ,28 ,30 und64 . - Es ist offensichtlich, dass die Zerlegung des Flächenelements
10 in die Abschnitte20 ,22 ,24 ,26 ,28 ,30 stark von dem da bei verwendeten Verfahren bzw. von den dafür aufgestellten Kriterien abhängig ist, die wiederum bis zu einem gewissen Grad willkürlich sind. Als weiteres Beispiel vorteilhafter Zerlegungskriterien ist die Konstruktion möglicher Grenzlinien als Senkrechte auf geraden Abschnitten des Rands16 in konvexen Ecken, die an die geraden Randabschnitte angrenzen, zu nennen. Dies ist insbesondere bei nicht-rechtwinkligen Polygonen vorteilhaft. - Nachfolgend wird anhand der
2 bis4 ausgehend von einer bestehenden Zerlegung die Zuordnung von Klassen zu den einzelnen Abschnitten und die Bewertung jedes Abschnitts anhand von Bewertungskriterien, die den verschiedenen Klassen zugeordnet sind, beschrieben. Es ist offensichtlich, dass diese Zuordnung und Bewertung jeweils auch bei einer anderen Zerlegung möglich und sinnvoll sein kann, wobei unter Umständen die Bewertungskriterien anzupassen sind. -
2 zeigt eine schematische Darstellung von Flächenelementen70 ,72 in einer ersten Ebene, Flächenelementen80 ,82 ,84 in einer zweiten Ebene und Flächenelement90 ,92 ,94 in einer dritten Ebene eines Layouts. Die Flächenelemente70 ,72 in der ersten Ebene des Layouts definieren Form, Größe und Anordnung von aktiven Bereichen (Active Areas) in Halbleitermaterial. Die elektrische Leitfähigkeit dieser aktiven Bereiche kann durch ein elektrisches Feld beeinflusst werden, dass durch eine darüber liegende Gate-Elektrode erzeugt wird. Die Flächenelemente80 ,82 ,84 in der zweiten Ebene repräsentieren beispielsweise Polysiliziumstrukturen mit der Funktion von Gate-Elektroden oder Verdrahtungsleitern bzw. Leiterstücken. Die Flächenelemente90 ,92 ,94 in der dritten Ebene des Layouts definieren Form, Größe und Anordnung von Durchgangslochleitern, die in vertikaler Richtung eine elektrisch leitfähige Verbindung zwischen Elementen in übereinander liegenden Ebenen der integrierten Schaltung bilden. - Jedes Flächenelement
80 ,82 ,84 in der zweiten Ebene des Layouts ist in2 bereits in drei Abschnitte20 ,22 ,24 zerlegt. Jedem der Abschnitte20 ,22 ,24 wird nun eine von mehreren vorbestimmten Klassen zugeordnet. Diese Zuordnung erfolgt anhand von Zuordnungskriterien und deren logischen Verknüpfungen. Beispielsweise überlappen jeweils die ersten Abschnitte20 und die dritten Abschnitte24 mit den Flächenelementen70 ,72 in der ersten Ebene des Layouts, die, wie oben erwähnt, aktive Bereiche repräsentieren. Die ersten und dritten Abschnitte20 ,24 der Flächenelemente80 ,82 ,84 in der zweiten Ebene des Layouts werden deshalb der Klasse für Gate-Elektroden zugeordnet. - Die zweiten Abschnitte
22 der Flächenelemente80 ,82 ,84 in der zweiten Ebene des Layouts überlappen jeweils mit Flächenelementen90 ,92 ,94 in der dritten Ebene des Layouts, die Durchgangslochleiter bzw. „vias" repräsentieren. Den zweiten Abschnitten22 der Flächenelemente80 ,82 ,84 in der zweiten Ebene des Layouts wird deshalb eine Klasse für Kontaktflächen für Durchgangslochleiter zugeordnet. - Jeder Klasse ist ein Satz von Bewertungskriterien zugeordnet, der aus einem Bewertungskriterium oder mehreren miteinander boolsch verknüpften Bewertungskriterien gebildet ist. Zu diesen Bewertungskriterien zählen insbesondere die Anzahl der konvexen Ecken
102 ,104 ,106 ,108 ,110 ,112 ,114 ,116 und die Anzahl der konkaven Ecken122 ,124 ,126 ,128 des Rands16 des jeweiligen Flächenelements80 ,82 ,84 , die unmittelbar an den jeweiligen Abschnitt20 ,22 ,24 angrenzen. - An den ersten Abschnitt
20 des ersten Flächenelements80 grenzen in der zweiten Ebene des Layouts zwei konvexe Ecken102 ,104 und zwei konkave Ecken122 ,128 an. An die ersten Abschnitte20 des zweiten Flächenelements82 und des dritten Flächenelements84 in der zweiten Ebene des Layouts grenzen jeweils nur zwei konvexe Ecken102 ,104 und eine konkave Ecke128 an. - An die dritten Abschnitte
24 des ersten Flächenelements80 und des zweiten Flächenelements82 in der zweiten Ebene des Layouts grenzen jeweils zwei konvexe Ecken110 ,112 und zwei konkave Ecken124 ,126 an. An den dritten Abschnitt24 des dritten Flächenelements84 in der zweiten Ebene des Layouts grenzen nur zwei konvexe Ecke110 ,112 und eine konkave Ecke126 an. - An den zweiten Abschnitt
22 des ersten Flächenelements80 in der zweiten Ebene des Layouts grenzen vier konvexe Ecken106 ,108 ,114 ,116 und vier konkave Ecken122 ,124 ,126 ,128 an. An den zweiten Abschnitt22 des zweiten Flächenelements82 in der zweiten Ebene des Layouts grenzen drei konvexe Ecken108 ,114 ,116 und drei konkave Ecken124 ,126 ,128 an. An den zweiten Abschnitt22 des dritten Flächenelements84 in der zweiten Ebene des Layouts grenzen nur zwei konvexe Ecken114 ,116 und zwei konkave Ecken126 ,128 an. - Wie oben bereits erwähnt wurde, ist grundsätzlich eine Minimierung der Anzahl aller Ecken vorteilhaft und erwünscht. In diesem Sinn ist die Form des zweiten Flächenelements
82 günstiger als die des ersten Flächenelements80 und die Form des dritten Flächenelements84 noch günstiger als die des zweiten Flächenelements82 . Dabei ist jedoch zu berücksichtigen, dass bei dem ersten Flächenelement80 und dem zweiten Flächenelement82 die ersten Abschnitte20 und die zweiten Abschnitte24 jeweils leicht gegeneinander versetzt sind. Da der zweite Abschnitt22 jeweils eine Kontaktfläche für einen Durchgangslochleiter repräsentiert, deren Breite nicht beliebig, insbesondere nicht beliebig klein wählbar ist, kann in der Regel nur höchstens eine Außenkante des zweiten Abschnitts22 mit einer Außenkante des ersten Abschnitts20 oder des zweiten Abschnitts24 ausgerichtet werden, wie dies beim zweiten Flächenelement82 der Fall ist. Der zweite Abschnitt22 weist in diesem Fall immer noch drei konvexe Ecken108 ,114 ,116 und drei konkave Ecken124 ,126 ,128 auf. - Im Fall des dritten Flächenelements
84 sind sowohl jeweils eine Kante des ersten Abschnitts20 und des zweiten Abschnitts22 als auch jeweils eine Kante des zweiten Abschnitts22 und des dritten Abschnitts24 ausgerichtet bzw. fluchtend. Insgesamt tritt deshalb die geringste Anzahl an Ecken auf. Diese Situation ist jedoch nicht immer erzielbar, da ein gegenseitiger Versatz des ersten Abschnitts20 und des dritten Abschnitts24 oft durch andere Randbedingungen erzwungen ist. - Anders sähe die Situation aus, wenn der zweite Abschnitt
22 nicht eine Kontaktfläche für einen Durchgangslochleiter, sondern ein einfaches gerades Stück Verbindungsleitung repräsentierte. Die Breite einer Verbindungsleitung ist weitgehend frei wählbar. Deshalb muss es in der Regel möglich sein, ein Verbindungsleiterstück, das an zwei gegenüberliegenden Seiten an andere Elemente angrenzt, so auszurichten, dass höchstens zwei konvexe Ecken und zwei konkave Ecken auftreten. - Entsprechende Überlegungen lassen sich auch anstellen für den Fall, dass ein Abschnitt der Klasse für Kontaktflächen für Durchgangslochleiter an einen einzigen Abschnitt der Klasse für Gate-Elektroden oder an zwei gegenüberliegenden Seiten an insgesamt drei Abschnitte der Klasse für Gate-Elektroden oder an drei verschiedenen Seiten an je einen Abschnitt der Klasse für Gate-Elektroden oder mit vier verschiedenen Seiten an je einen Abschnitt der Klasse für Gate-Elektroden angrenzt, etc.
-
3 ist eine schematische Darstellung eines weiteren Layouts oder eines weiteren Ausschnitts eines Layouts. In einer ersten Ebene des Layouts ist ein erstes Flächenelement70 angeordnet, das einen aktiven Halbleiterbereich repräsentiert. In einer zweiten Ebene sind Flächenelement80 ,82 angeordnet, die beispielsweise Polysiliziumstrukturen repräsentieren. In einer dritten Ebene sind Flächenelemente90 ,92 angeordnet, die Durchgangslochleiter bzw. Vias repräsentieren. - Das erste Flächenelement
80 und das zweite Flächenelement82 in der zweiten Ebene des Layouts umfassen jeweils zwei Abschnitte20 ,24 , die mit dem einen aktiven Bereichen repräsentierenden Flächenelement70 in der ersten Ebene des Layouts überlappen. Den Abschnitten20 ,24 ist deshalb die Klasse der Gate-Elektroden zugeordnet. Die Abschnitte22 der Flächenelemente80 ,82 in der zweiten Ebene des Layouts überlappen mit den Durchgangslochleiter repräsentierenden Flächenelementen90 ,92 in der dritten Ebene des Layouts. Sie sind deshalb der Klasse für Kontaktflächen für Durchgangslochleiter zugeordnet. - Die Abschnitte
26 ,28 ,30 ,32 ,34 ,36 ,38 der Flächenelemente80 ,82 in der zweiten Ebene überlappen nicht mit Flächenelementen in den unmittelbar benachbarten ersten und dritten Ebenen. Daraus wird geschlossen, dass die Abschnitte26 bis38 Leiterstücke zur Verdrahtung innerhalb der Ebene repräsentieren. - Die Abschnitte
28 ,32 ,36 grenzen jeweils mit zwei gegenüberliegenden Seiten an zwei andere Abschnitte an. Sie repräsentieren somit gerade Leiterstücke. Deshalb wird den Abschnitten28 ,32 ,36 die Klasse für gerade Leiterstücke zugeordnet. - Die Abschnitte
26 ,34 ,38 grenzen jeweils mit zwei benachbarten Seiten an andere Abschnitte. Sie repräsentieren somit Leiterstück-Knicke. Ihnen wird deshalb die Klasse für Leiterstück-Knicke zugeordnet. - Die Abschnitte
30 grenzen jeweils mit drei Seiten an andere Abschnitte. Sie repräsentieren somit Leiterstückverzweigungen. Den Abschnitten30 ist deshalb die Klasse für Leiterstückverzweigungen zuzuordnen. - Es ist erkennbar, dass ein Abschnitt der Klasse der Leiterstück-Knicke an mindestens eine konvexe Ecke
102 ,104 ,110 und eine konkave Ecke122 ,128 ,136 angrenzt, wie dies bei den Abschnitten34 und im Fall des zweiten Flächenelements82 auch bei den Abschnitten26 und38 der Fall ist. Wenn ein Abschnitt der Klasse der Leiterstück-Knicke an zwei konvexe Ecken104 ,106 und/oder zwei konkave Ecken134 ,136 angrenzt, wie dies bei den Abschnitten26 ,38 des ersten Flächenelements80 der Fall ist, kann dies in der Regel durch eine Korrektur des Layouts verhindert werden. Dies ist am Vergleich der Flächenelement80 ,82 ohne weiteres erkennbar. - Ferner ist erkennbar, dass ein Abschnitt
30 der Klasse der Leiterstückverzweigungen an mindestens zwei konvexe Ecken124 ,130 angrenzt, wie dies bei dem zweiten Flächenelement82 der Fall ist. Wenn ein Abschnitt30 der Klasse der Leiterstückverzweigungen an eine konvexe Ecke108 und/oder an drei konkave Ecken124 ,130 ,132 angrenzt, ist dies durch eine Korrektur des Layouts in der Regel vermeidbar. Dies ist ebenfalls durch Vergleich der Flächenelement80 ,82 ohne weiteres erkennbar. - Entsprechende Überlegungen können für Abschnitte der Klasse der geraden Leiterstücke angestellt werden.
-
4 ist eine schematische Darstellung eines weiteren Layouts oder eines weiteren Ausschnitts eines Layouts einer integrierten Schaltung. In einer ersten Ebene des Layouts sind zwei Flächenelemente70 ,72 angeordnet, die aktive Halbleiterbereiche repräsentieren. In einer zweiten Ebene des Layouts sind Flächenelemente80 ,82 angeordnet, die Polysilizium-Strukturen repräsentieren. Jedes Flächenelement80 ,82 ist in einem ersten Abschnitt20 und einem zweiten Abschnitt24 zerlegt. Da jeder Abschnitt20 ,24 beider Flächenelemente80 ,82 in der zweiten Ebene des Layouts mit einem aktiven Halbleiterbereich repräsentierenden Flächenelement70 ,72 in der darunter liegenden ersten Ebene des Layouts überlappt, sind alle in4 dargestellten Abschnitte20 ,24 der Flächenelemente80 ,82 der zweiten Ebene des Layouts der Klasse der Gate-Elektroden zuzuordnen. Die Abschnitte20 ,24 grenzen jeweils direkt aneinander. - Bei dem Flächenelement
80 weisen die Abschnitte20 ,24 unterschiedliche Breiten auf. Der erste Abschnitt20 des ersten Flächenelements80 der zweiten Ebene des Layouts grenzt an zwei konvexe Ecken102 ,104 und eine konkave Ecke128 an. Der zweite Abschnitt24 des ersten Flächenelements80 grenzt an drei konvexe Ecken110 ,112 ,116 und eine konkave Ecke128 . Der erste Abschnitt20 des zweiten Flächenelements82 grenzt an drei konvexe102 ,104 ,106 und eine konkave Ecke128 . Der zweite Abschnitt24 des zweiten Flächenelements82 grenzt an drei konvexe Ecken110 ,112 ,116 und zwei konkave Ecken122 ,128 . Da die Breite und häufig auch die genaue Anordnung von Gate-Elektroden durch andere Randbedingungen vorgegeben sind, kann für einen Abschnitt der Klasse der Gate-Elektroden, der lediglich an einen anderen Abschnitt der Klasse der Gate-Elektroden angrenzt, in der Regel kein wirkungsvolles Bewertungskriterium angegeben werden. Dies macht deutlich, dass die einer Klasse zugeordneten Bewertungskriterien die Klassen berücksichtigen müssen, die den angrenzenden Abschnitten zugeordnet sind. - Ausgehend von den oben anhand der
2 bis4 dargestellten Überlegungen sind somit für verschiedene Klassen beispielsweise folgende komplexe Bewertungskriterien vorteilhaft, die sich jeweils als boolsche Verknüpfung einzelner Kriterien darstellen lassen:
Ein Abschnitt der Klasse für Gate-Elektroden, der an einer einzigen Seite an einen weiteren Abschnitt angrenzt, sollte an höchstens zwei konvexe Ecken und eine konkave Ecke angrenzen. Dieses Bewertungskriterium kann dahingehend differenziert werden, dass ein Abschnitt der Klasse der Gate-Elektroden, der an einen weiteren Abschnitt der Klasse der Gate-Elektroden angrenzt, an mehr Ecken angrenzen darf und dass ein Abschnitt der Klasse für Gate-Elektroden, der an ei nen Abschnitt der Klasse für Kontaktflächen für Durchgangslochleiter angrenzt, an bis zu zwei konvexe Ecken und zwei konkave Ecken angrenzen darf. - Ein Abschnitt der Klasse der Kontaktflächen für Durchgangslochleiter, der an einer einzigen Seite an einen weiteren Abschnitt angrenzt, darf an bis zu drei konvexe Ecken und eine konkave Ecke angrenzen. Dieses Bewertungskriterium wird vorzugsweise dahingehend differenziert, dass ein Abschnitt der Klasse der Kontaktfläche für Durchgangslochleiter, der an einer einzigen Seite an einen Abschnitt der Klasse für Leiterstück-Knicke angrenzt, nur an zwei konvexe Ecken und eine konkave Ecke angrenzen darf.
- Ein Abschnitt der Klasse für Leiterstück-Knicke, der definitionsgemäß an genau zwei benachbarten Seiten an zwei andere Abschnitte angrenzt, darf an eine konvexe Ecke und eine konkave Ecke angrenzen.
- Ein Abschnitt der Klasse für Leiterstückverzweigungen, der mit genau drei Seiten an andere Abschnitte angrenzt, sollte an nicht mehr als zwei konkave Ecken angrenzen.
- Ein Abschnitt der Klasse für gerade Leiterstücke, der definitionsgemäß an genau zwei gegenüberliegenden Seiten an zwei andere Abschnitte angrenzt, sollte an höchstens zwei konkave Ecken angrenzen, wenn beide benachbarten Abschnitte der Klasse für Leiterstück-Knicke zugeordnet sind. Er darf an drei konkave Ecken angrenzen, wenn einer der beiden angrenzenden Abschnitte der Klasse für Leiterstückverzweigungen zugeordnet ist, und an vier konkave Ecken, wenn beide angrenzenden Abschnitte der Klasse für Leiterstückverzweigungen zugeordnet sind. Die als Beispiele der oben genannten komplexen Bewertungskriterien können nahezu beliebig weiter differenziert werden, insbesondere wenn weitere Klassen definiert sind. Ferner können entsprechende komplexe Bewertungskriterien für weitere Klassen definiert werden.
- Ein Abschnitt der Klasse für gerade Leiterstücke, der an zwei gegenüberliegenden Seiten an zwei aneinander ausgerichtete und gleich breite Abschnitte für Gate-Elektroden angrenzt, sollte nicht auftreten, da die beiden Abschnitte der Klasse für Gate-Elektroden verlängert werden können, um unmittelbar verbunden zu sein, bzw. einstückig ausgeführt werden können.
- Ein Abschnitt der Klasse für gerade Leiterstücke, der lediglich an einen weiteren Abschnitt angrenzt, sollte nicht auftreten, da er schaltungstechnisch keine Funktion erfüllt.
- Jedes komplexe Bewertungskriterium ist als eine Boolsche Verknüpfung einfacher Bewertungskriterien darstellbar. Ein einfaches Bewertungskriterium ist beispielsweise, ob die Anzahl der angrenzenden konvexen Ecken oder die Anzahl der angrenzenden konkaven Ecken einen vorbestimmten Grenzwert überschreitet, die Anzahl und die Klassifizierungen der angrenzenden Abschnitte etc.
- Es ist offensichtlich, dass entsprechende Bewertungskriterien auch für eine andere Zerlegung und auch für ein Layout, das nicht-rechtwinklige Polygone oder beliebig geformte Flächenelemente aufweist, aufgestellt werden können. Anstelle der Anzahl der konvexen und konkaven Ecken sind auch andere Kriterien zur Bewertung vorteilhaft, wobei auf jede Klasse aus einer Mehrzahl von vorbestimmten Klassen angepasste Bewertungskriterien angewendet werden.
- Alle Abschnitte eines Layouts, die einem (komplexen) Bewertungskriterium nicht entsprechen, werden gekennzeichnet, bzw. in einer Liste, Datei oder Datenbank als potentiell fehlerbehaftet identifiziert. Anschließend werden alle potentiell fehlerbehafteten Abschnitte geprüft bzw. anhand weiterer Kriterien bewertet und gegebenenfalls als tatsächlich fehlerhaft identifiziert. Diese Identifikation erfolgt beispielsweise durch einen Ingenieur, der fehlerbehaftete Abschnitte dann vorzugsweise auch gleich korrigiert. Das korrigierte Layout dient später zur Fertigung einer integrierten Schaltung, wozu in der Regel zunächst ein Lithographie-Maskensatz auf der Grundlage des korrigierten Layouts erstellt wird.
-
5 ist ein schematisches Flussdiagramm eines Verfahrens zum Herstellen einer integrierten Schaltung gemäß der vorliegenden Erfindung. Dieses Verfahren startet mit dem Entwerfen eines Layouts in einem ersten Schritt142 . - Der anschließende Teil des Verfahrens vom zweiten Schritt
144 bis zum achten Schritt156 ist ein Verfahren zum Korrigieren des Layouts. Der Verfahrensabschnitt vom zweiten Schritt144 bis zum sechsten Schritt152 ist ein Verfahren zum Suchen bzw. Identifizieren potentiell fehlerbehafteter Abschnitte. - Im zweiten Schritt
144 wird das Layout, wie oben insbesondere anhand der1 beschrieben, in Abschnitte zerlegt. Der dritte Schritt146 , der vierte Schritt148 , der fünfte Schritt150 und der sechste Schritt152 werden vorzugsweise für jeden im zweiten Schritt144 erzeugten Abschnitt des Layouts durchgeführt. - Im dritten Schritt
146 wird anhand von Zuordnungskriterien einem Abschnitt eine von mehreren vorbestimmten Klassen zugeordnet, wobei jeder Klasse eines oder mehrere boolsch verknüpfte Bewertungskriterien zugeordnet sind. Im vierten Schritt148 werden das oder die Bewertungskriterien, die der Klasse zugeordnet sind, die dem Abschnitt im dritten Schritt146 zugeordnet wurde, auf den Abschnitt angewendet. Man erhält eines oder mehrere Bewertungsergebnisse. Aus dem Bewertungsergebnis oder den Bewertungsergebnissen bzw. deren boolscher Verknüpfung wird in einem fünften Schritt150 eine Güte des Abschnitts bestimmt. Im sechsten Schritt152 wird der Abschnitt als potentiell fehlerbehaftet identifiziert, wenn die im fünften Schritt150 bestimmte Güte des Abschnitts geringer als eine vorbestimmte Mindestgüte ist. Ein Beispiel für eine Güte ist das Verhältnis zwischen einer tatsächlichen Anzahl konvexer Ecken und einer erwünschten bzw. in der Regel realisierbaren Anzahl konvexer Ecken. Ein Abschnitt kann als potentiell fehlerbehaftet identifizieret werden, wenn diese Güte größer als 1 oder größer als eine beliebige andere vorbestimmte Schwelle ist. - Im siebten Schritt
154 wird ein im sechsten Schritt152 als potentiell fehlerbehaftet identifizierter Abschnitt anhand weiterer Kriterien bewertet und gegebenenfalls als tatsächlich fehlerbehaftet identifiziert. Im achten Schritt156 wird der fehlerbehaftete Abschnitt korrigiert. - Wenn alle im sechsten Schritt
152 als potentiell fehlerbehaftet und im siebten Schritt154 als tatsächlich fehlerbehaftet identifizierten Abschnitte im achten Schritt156 korrigiert sind, liegt ein korrigiertes Layout vor. Auf der Grundlage des korrigierten Layouts wird im neunten Schritt158 ein Lithographie-Maskensatz erzeugt, mit dem anschließend eine integrierte Schaltung hergestellt wird. - Das vorstehend beschriebene erfindungsgemäße Verfahren ist vorzugsweise in Software oder auch in Firmware implementiert.
-
- 10
- Flächenelement
- 12
- Bruch
- 14
- Bruch
- 16
- Rand
des Flächenelements
10 - 20
- Abschnitt
- 22
- Abschnitt
- 24
- Abschnitt
- 26
- Abschnitt
- 28
- Abschnitt
- 30
- Abschnitt
- 32
- Abschnitt
- 34
- Abschnitt
- 36
- Abschnitt
- 38
- Abschnitt
- 40
- Grenze
zwischen den Abschnitten
20 ,22 - 42
- Grenze
zwischen den Abschnitten
22 ,24 - 44
- Grenze
zwischen den Abschnitten
26 ,28 - 46
- Grenze
zwischen den Abschnitten
24 ,28 - 48
- Grenze
zwischen den Abschnitten
28 ,30 - 50
- konvexes
Eck des Rands
16 des Flächenelements10 - 52
- konvexes
Eck des Rands
16 des Flächenelements10 - 54
- konvexes
Eck des Rands
16 des Flächenelements10 - 56
- konvexes
Eck des Rands
16 des Flächenelements10 - 58
- konvexes
Eck des Rands
16 des Flächenelements10 - 60
- mögliche Grenzlinie
- 62
- mögliche Grenzlinie
- 64
- möglicher Abschnitt
- 66
- möglicher Abschnitt
- 70
- Flächenelement in einer ersten Ebene eines Layouts
- 72
- Flächenelement in einer ersten Ebene eines Layouts
- 80
- Flächenelement in einer zweiten Ebene eines Layouts
- 82
- Flächenelement in einer zweiten Ebene eines Layouts
- 84
- Flächenelement in einer zweiten Ebene eines Layouts
- 90
- Flächenelement in einer dritten Ebene eines Layouts
- 92
- Flächenelement in einer dritten Ebene eines Layouts
- 94
- Flächenelement in einer dritten Ebene eines Layouts
- 102
- konvexes Eck
- 104
- konvexes Eck
- 106
- konvexes Eck
- 108
- konvexes Eck
- 110
- konvexes Eck
- 112
- konvexes Eck
- 114
- konvexes Eck
- 116
- konvexes Eck
- 122
- konkaves Eck
- 124
- konkaves Eck
- 126
- konkaves Eck
- 128
- konkaves Eck
- 142
- erster Schritt
- 144
- zweiter Schritt
- 146
- dritter Schritt
- 148
- vierter Schritt
- 150
- fünfter Schritt
- 152
- sechster Schritt
- 154
- siebter Schritt
- 156
- achter Schritt
- 158
- neunter Schritt
Claims (15)
- Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung, wobei das Layout mehrere Flächenelemente (
70 ,72 ,80 ,82 ,84 ,90 ,92 ,94 ) umfasst, die die Form und Anordnung von Strukturen der integrierten Schaltung definieren, mit folgenden Schritten: a) Zerlegen des Layouts in Abschnitte (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ); b) Zuordnen von einer von mehreren vorbestimmten Klassen zu einem Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) anhand von Zuordnungskriterien, wobei jeder Klasse ein Bewertungskriterium zugeordnet ist; c) Anwenden des Bewertungskriteriums, das der Klasse zugeordnet ist, die dem Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) in Schritt b) zugeordnet wurde, auf den Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ), wodurch ein Bewertungsergebnis erhalten wird; und d) Identifizieren des Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) als potentiell fehlerbehafteter Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) in Abhängigkeit von dem Bewertungsergebnis. - Verfahren nach Anspruch 1, bei dem im Schritt b) die Zuordnung anhand einer logischen Verknüpfung von Zuordnungskriterien erfolgt.
- Verfahren nach Anspruch 1 oder 2, bei dem mindestens einer Klasse mehrere Bewertungskriterien zugeordnet sind, bei deren Anwendung in Schritt c) mehrere Bewertungsergebnisse erhalten werden, wobei die Identifizierung in Schritt d) aufgrund einer logischen Verknüpfung dieser Bewertungsergebnisse erfolgt.
- Verfahren nach Anspruch 1 oder 2, bei dem der Schritt d) folgende Schritte umfasst: d1) Bestimmen einer Güte des Abschnitts (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) aus dem Bewertungsergebnis; d2) Identifizieren des Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) als potentiell fehlerbehaftet, wenn die Güte des Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) geringer als eine vorbestimmte Mindestgüte ist. - Verfahren nach Anspruch 3, bei dem der Schritt d) folgende Schritte umfasst: d1) Bestimmen einer Güte des Abschnitts (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) aufgrund einer logischen Verknüpfung der Bewertungsergebnisse; d2) Identifizieren des Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) als potentiell fehlerbehaftet, wenn die Güte des Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) geringer als eine vorbestimmte Mindestgüte ist. - Verfahren nach einem der Ansprüche 4 oder 5, bei dem die Güte des Abschnitts (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) durch einen Vergleich eines Verhältnisses zwischen einer tatsächlichen Anzahl konvexer Ecken und einer erwünschten Anzahl konvexer Ecken mit einem festgelegten Schwellwert bestimmt wird. - Verfahren nach einem der Ansprüche 1 bis 6, bei dem die Schritte b), c) und d) auf jeden Abschnitt (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) angewendet werden. - Verfahren nach einem der Ansprüche 1 bis 7, bei dem im Schritt a) das Layout in Abschnitte (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) einheitlicher schaltungstechnischer Funktion zerlegt wird. - Verfahren nach einem der Ansprüche 1 bis 8, bei dem im Schritt a) das Layout nach geometrischen Kriterien zerlegt wird.
- Verfahren nach Anspruch 9, bei dem eine Grenze (
40 ,42 ,44 ,46 ,48 ) zwischen zwei Abschnitten (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) durch eine Verlängerung eines geraden Randabschnitts über ein konvexes Eck (50 ,52 ,54 ,56 ,58 ;102 ,104 ,106 ,108 ,110 ,112 ,114 ,116 ), an das der gerade Randabschnitt angrenzt, hinaus gebildet wird. - Verfahren nach einem der Ansprüche 1 bis 10, bei dem eine der mehreren vorbestimmten Klassen in der Gruppe enthalten ist, die eine Klasse für Gate-Elektroden, eine Klasse für Kontaktflächen für Durchgangslochleiter, eine Klasse für gerade Leiterstücke, eine Klasse für Leiterstück-Knicke und eine Klasse für eine Leiterstückverzweigung umfasst.
- Verfahren nach einem der Ansprüche 1 bis 11, bei dem ein Bewertungskriterium durch die Anzahl der an einen Abschnitt (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) angrenzenden konvexen Ecken (102 ,104 ,108 ,110 ,112 ,114 ,116 ) im Rand eines Flächenelements (80 ,82 ,84 ), dessen Bestandteil der Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) ist, gebildet wird. - Verfahren nach einem der Ansprüche 1 bis 12, bei dem ein Bewertungskriterium durch die Anzahl der an einen Abschnitt (
20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) angrenzenden konkaven Ecken (122 ,124 ,126 ,128 ) im Rand eines Flächenelements (80 ,82 ,84 ), dessen Bestandteil der Abschnitt (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) ist, gebildet wird. - Verfahren zum Korrigieren eines Layouts einer integrierten Schaltung, wobei das Layout mehrere Flächenelemente (
70 ,72 ,80 ,82 ,84 ,90 ,92 ,94 ) umfasst, die die Form und Anordnung von Strukturen der integrierten Schaltung definieren, mit folgenden Schritten: Suchen potentiell fehlerbehafteter Abschnitte (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) des Layouts nach einem Verfahren nach einem der Ansprüche 1 bis 13; Identifizieren (154 ) eines potentiell fehlerbehafteten Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ) als tatsächlich fehlerbehaftet; und Korrigieren (156 ) eines Abschnitts (20 ,22 ,24 ,26 ,28 ,30 ,32 ,34 ,36 ,38 ), wenn er im vorangehenden Schritt (154 ) als tatsächlich fehlerbehaftet identifiziert wurde. - Verfahren zum Herstellen einer integrierten Schaltung, mit folgenden Schritten: Entwerfen (
142 ) eines Layouts für die integrierte Schaltung; Korrigieren des Layouts nach Anspruch 14; und Fertigen (158 ) der integrierten Schaltung entsprechend dem korrigierten Layout.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039394A DE102005039394B4 (de) | 2005-08-20 | 2005-08-20 | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
US11/506,201 US7484189B2 (en) | 2005-08-20 | 2006-08-18 | Method for searching for potential faults in a layout of an integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005039394A DE102005039394B4 (de) | 2005-08-20 | 2005-08-20 | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005039394A1 DE102005039394A1 (de) | 2007-03-01 |
DE102005039394B4 true DE102005039394B4 (de) | 2008-08-28 |
Family
ID=37715312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005039394A Expired - Fee Related DE102005039394B4 (de) | 2005-08-20 | 2005-08-20 | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7484189B2 (de) |
DE (1) | DE102005039394B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4762288B2 (ja) * | 2008-09-26 | 2011-08-31 | 株式会社東芝 | パターン形成不良領域算出方法 |
US8146025B2 (en) * | 2009-07-30 | 2012-03-27 | United Microelectronics Corp. | Method for correcting layout pattern using rule checking rectangle |
EP3220169B1 (de) * | 2014-01-08 | 2023-01-04 | TotalEnergies OneTech | Verfahren zur bestimmung der frontausbreitung in einem unterirdischen volumen |
CN112965111B (zh) * | 2021-02-05 | 2023-05-12 | 中国石油化工股份有限公司 | 一种断层解释方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US6397373B1 (en) * | 1999-07-12 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Efficient design rule check (DRC) review system |
US20050125756A1 (en) * | 2003-12-03 | 2005-06-09 | International Business Machines Corporation | Autonomic graphical partitioning |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
US5659717A (en) * | 1995-07-31 | 1997-08-19 | Altera Corporation | Methods for partitioning circuits in order to allocate elements among multiple circuit groups |
US6289488B1 (en) * | 1997-02-24 | 2001-09-11 | Lucent Technologies Inc. | Hardware-software co-synthesis of hierarchical heterogeneous distributed embedded systems |
JP4077951B2 (ja) * | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
US6823500B1 (en) * | 1999-11-01 | 2004-11-23 | Intel Corporation | 2-dimensional placement with reliability constraints for VLSI design |
JP4250347B2 (ja) * | 2000-08-21 | 2009-04-08 | 株式会社東芝 | 不良クラスタリング検索方法、不良クラスタリング検索装置、不良クラスタリング検索プログラムを格納した記録媒体、救済回路最適化方法、工程管理方法、クリーンルーム管理方法、半導体装置の製造方法、問題工程及び問題装置の抽出方法、問題工程及び問題装置の抽出プログラムを格納した記録媒体、問題工程及び問題装置の抽出装置、及び検索母体のスクラップ判断方法 |
WO2004034463A1 (ja) * | 2002-10-10 | 2004-04-22 | Fujitsu Limited | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
JP3974081B2 (ja) * | 2003-06-20 | 2007-09-12 | 株式会社東芝 | ノイズ解析システム、及びノイズ解析方法 |
US7260790B2 (en) * | 2004-04-27 | 2007-08-21 | International Business Machines Corporation | Integrated circuit yield enhancement using Voronoi diagrams |
US7194706B2 (en) * | 2004-07-27 | 2007-03-20 | International Business Machines Corporation | Designing scan chains with specific parameter sensitivities to identify process defects |
US7346865B2 (en) * | 2004-11-01 | 2008-03-18 | Synopsys, Inc. | Fast evaluation of average critical area for IC layouts |
US7313776B2 (en) * | 2005-06-28 | 2007-12-25 | Synopsys, Inc. | Method and apparatus for routing an integrated circuit |
-
2005
- 2005-08-20 DE DE102005039394A patent/DE102005039394B4/de not_active Expired - Fee Related
-
2006
- 2006-08-18 US US11/506,201 patent/US7484189B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
US6397373B1 (en) * | 1999-07-12 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Efficient design rule check (DRC) review system |
US20050125756A1 (en) * | 2003-12-03 | 2005-06-09 | International Business Machines Corporation | Autonomic graphical partitioning |
Also Published As
Publication number | Publication date |
---|---|
DE102005039394A1 (de) | 2007-03-01 |
US20070044050A1 (en) | 2007-02-22 |
US7484189B2 (en) | 2009-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006037162B4 (de) | Verfahren und Vorrichtung und deren Verwendung zur Prüfung des Layouts einer elektronischen Schaltung | |
DE102015200107B4 (de) | Verfahren zum Strukturieren von linienartigen Merkmalen unter Verwendung eines Multistrukturierungsprozesses, der die Verwendung engerer Kontakteinschlußabstandsregeln ermöglicht | |
DE69836167T2 (de) | Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil | |
DE102016118811B4 (de) | Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung | |
DE102015200694A1 (de) | Verfahren, computersystem und computerlesbares speichermedium zum erzeugen eines layouts eines integrierten schaltkreises | |
DE102011086195A1 (de) | Inspektionsverfahren | |
DE102005039394B4 (de) | Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung | |
EP1141867B1 (de) | Verfahren und anordnung zur verifikation eines layouts einer integrierten schaltung mit hilfe eines rechners sowie dessen anwendung zur herstellung einer integrierten schaltung | |
WO2006037313A2 (de) | Verfahren zum aufbau von vertikalen leistungstransistoren mit unterschiedlichen leistungen durch kombination von vordefinierten teilstücken | |
DE69833720T2 (de) | Integrierte Halbleiterschaltung mit On-Chip Kondensatoren | |
DE10138142A1 (de) | Verfahren zur Analyse einer integrierten elektrischen Schaltung | |
EP1910952B1 (de) | Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene | |
DE10393430T5 (de) | Verfahren zur Korrektur eines Maskenmusters | |
DE10206658B4 (de) | Verfahren zum Überprüfen einer integrierten elektrischen Schaltung | |
EP1146393A2 (de) | Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen | |
DE10063099A1 (de) | Verfahren zum überprüfen von über einer Photomaske ausgebildeten Belichtungsmustern | |
DE10149021B4 (de) | Datenverarbeitungssystem zum Entwurf eines Layouts einer integrierten elektronischen Schaltung aus einer Vielzahl von elektronischen Bauelementen | |
DE10304674A1 (de) | Verfahren zum Belichten eines Substrates mit einem den optischen Proximity-Effekt ausgleichenden Strukturmuster | |
DE10303186B4 (de) | Verfahren zur Simulation einer elektrischen Schaltung | |
DE4104332A1 (de) | Entwurfsvorschriftentestgeraet und betriebsverfahren dafuer | |
DE10127689B4 (de) | Verfahren zur Erzeugung von Streulinien in Maskenstrukturen zur Herstellung von integrierten elektrischen Schaltungen | |
DE112004000877T5 (de) | Verfahren zur Herstellung von Widerstandsstrukturen | |
DE102019132881B4 (de) | Ein selbstroutender Metall-Oxid-Metall-Kondensator hoher Dichte | |
DE10151379C1 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE19530951C2 (de) | Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche von Halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |