DE69836167T2 - Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil - Google Patents

Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil Download PDF

Info

Publication number
DE69836167T2
DE69836167T2 DE69836167T DE69836167T DE69836167T2 DE 69836167 T2 DE69836167 T2 DE 69836167T2 DE 69836167 T DE69836167 T DE 69836167T DE 69836167 T DE69836167 T DE 69836167T DE 69836167 T2 DE69836167 T2 DE 69836167T2
Authority
DE
Germany
Prior art keywords
laminated
inner electrodes
electronic component
electrodes
edge surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69836167T
Other languages
English (en)
Other versions
DE69836167D1 (de
Inventor
Ryo Yuri-gun Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of DE69836167D1 publication Critical patent/DE69836167D1/de
Application granted granted Critical
Publication of DE69836167T2 publication Critical patent/DE69836167T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/304Stacked capacitors obtained from a another capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

  • 1. Gegenstand der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Beurteilung der richtigen Schnittlage für eine laminierte Platine in laminierten elektronischen Keramikbauteilen, wie beispielsweise einen laminierten Keramikkondensator, und ein laminiertes elektronisches Keramikbauteil mit einem für die Anwendung des Verfahrens geeigneten Aufbau.
  • 2. Beschreibung des Stands der Technik
  • Mit der Miniaturisierung von elektronischen Vorrichtungen wurde auch eine Miniaturisierung darauf befestigter elektronischer Bauteile erforderlich. Folglich wurde eine weitere Miniaturisierung von Kondensatoren bei gleichbleibender Kapazität benötigt. Je kleiner die Größe elektronischer Bauteile ist, wie beispielsweise für laminierte Keramikkondensatoren, desto größer ist teils durch die kleine Ausführung dieser Erzeugnisse die Anzahl der elektronischer Bauteile, die je laminierter Platine durch das Laminieren keramischer Rohschichten erzielt wird. Ein großes Problem, das in dem Stand der Technik zu lösen ist, betrifft dem gemäß die Verbesserung des Ertrages.
  • Insbesondere, ist es bei einem in der 6A gezeigten Prozess, der das Schneiden einer eine Keramik 1 und eine innere Elektrode 2 aufweisenden laminierten Platine 3 entlang einer Schnittlinie 4 umfasst, um ein in der 6B gezeigtes laminiertes Erzeugnis (einen Chip) 5 anzufertigen, wichtig, den Schneideprozess unter Beibehaltung eines hohen Ertrages auszuführen. Unter diesen Voraussetzungen schlagen die Dokumente JP-B-7-97537 (mit der Bezeichnung „JP-B" ist eine „ungeprüfte japanische Patentveröffentlichung" gemeint) und JP-A-8-306579 vor (mit der Bezeichnung „JP-A" ist eine „ungeprüfte japanische Patentveröffentlichung" gemeint (kokai)), dass die Schnittlinien durch Ablesen des Niveauunterschiedes bestimmt werden, der sich aufgrund des Vorhandenseins oder des nicht Vorhandenseins der inneren Elektrode 2 bildet. Das japanische Patent No. 2,504,229 schlägt vor, auf der obersten Schicht der laminierten Platine 3 eine Markierung für die Schnittlage zu setzen.
  • Der zuvor erwähnte Ansatz, der das Markieren der laminierten Platine 3 oder das Schneiden entlang der Unebenheiten auf der Fläche der laminierten Platine 3 beinhaltet, erweist sich jedoch als Nachteil, da sehr schwer zu sehen ist, ob bei jedem Erzeugnis der Schneideprozess in der gewünschten Position ausgeführt wird. Dem gemäß muss dieser Nachweis in der Praxis durch das Aussortieren fehlerhafter Erzeugnisse in einem Messschritt nach der Fertigstellung der Erzeugnisse erbracht werden. Selbst wenn sich die Schnittlinie von der gewünschten Position 4 zu einer Position 4a verschiebt und der Abstand L, der sich zwischen der Randfläche 5a des laminierten Erzeugnisses 5, auf der der Endbereich eines der zwei inneren Elektrodenbauteile ausgebildet ist, und dem Endbereich a einer inneren Elektrode 2X befindet, die vertikal gegenüber der inneren Elektrode 2X angeordnet ist, somit klein ist, kann das Erzeugnis für gut befunden werden obwohl in diesem Fall die Beurteilung negativ ausfallen sollte, wodurch wahrscheinlich mit der Zeit eine Verschlechterung der Eigenschaften des Erzeugnisses nach der Befestigung auf der elektronischen Vorrichtung zunimmt. Anschlusselektroden (nicht gezeigt), die an das Ende der inneren Elektroden 2, 2X anzuschließen sind, sind dann mithilfe einer Wärmebehandlung oder eines Beschichtungsprozesses an der Randfläche 5a des geschnittenen laminierten Erzeugnisses 5 bereit gestellt.
  • Der herkömmliche Fertigungsprozess erweist sich jedoch als Nachteil, denn da die innere Elektrode 2 mit derselben Breite wie die innere Elektrode 2X, die vertikal dazu angeordnet ist, geschnitten wird, kann die Schnittlage nicht als falsch beurteilt werden, selbst wenn der Abstand L zwischen dem Endbereich a der inneren Elektrode 2X, die vertikal zu der inneren Elektrode 2 angeordnet ist, und der Schnittlinie 4 (Randfläche 5a) äußerst klein ist, wie in der 7 gezeigt. Wenn aus Versehen das laminierte Erzeugnis 5 an der anhand des Bezugszeichens 4b in der 7 gezeigten Stelle zugeschnitten wird, wird ferner die Anzahl der an der Randfläche 5a des laminierten Erzeugnisses freigelegten inneren Elektroden verdoppelt. Indem darauf geachtet wird, ob die Anzahl der freigelegten inneren Elektroden groß oder klein ist, ist es nicht nur mit dem Auge sondern auch unter dem Mikroskop schwierig, die richtige Schnittlage bei Kondensatoren, die eine Keramikschicht mit einer Dicke von einigen Mikrometer zwischen den inneren Elektroden 2 und 2X aufweisen, zu beurteilen.
  • Des Weiteren ist der Ansatz, der ein Markieren der obersten Rohschicht umfasst, von Nachteil, da sich die Markierung oder die inneren Elektroden in dem Prozessschritt, der das Pressen der laminierten Platine umfasst, verschiebt, wodurch es unmöglich ist, das laminierte Erzeugnis an der festgelegten Stelle zu schneiden und dadurch Ertragseinbußen verursacht werden. Je schmäler die Dicke der Keramikschicht 1 zwischen den inneren Elektroden 2 und 2X ist, oder je höher die Anzahl der Schichtungen ist, desto schwieriger ist es bei der Miniaturisierung von elektronischen Vorrichtungen, die Schnittlage unter dem Mikroskop oder auch durch eine Markierung oder einen Niveauunterschied zu bestätigen.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Beurteilung der richtigen Schnittlage für eine laminierte Platine bereitzustellen, bei dem die richtige Schnittlage auf der laminierten Platine für jede Platineneinheit oder für jedes laminierte Erzeugnis und auf diese Weise gewonnene laminierte elektronische Keramikbauteile leicht festgestellt werden kann.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines laminierten elektronischen Keramikbauteils die in Anspruch 1 bestimmten Merkmale.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst ein laminiertes elektronisches Keramikbauteil die in Anspruch 2 bestimmten Merkmale.
  • Wenn die Randfläche der auf diese Weise geschnittenen laminierten Platine betrachtet wird, zeigt sich in der vorliegenden Erfindung, dass Farbunterschiede und Helligkeitsunterschiede zwischen der Keramik und der inneren Elektrode auftreten. Wenn somit die laminierte Platine an der gewünschten Stelle zerschnitten wird, kann die Freilegung eines nur sehr schmalen Bereiches, der als ein Anschlussbereich dient, leicht mit dem Auge beurteilt werden. Selbstverständlich kann der Genauigkeit halber ein Mikroskop oder eine andere optische Vorrichtung verwendet werden.
  • Wenn andererseits die laminierte Platine an einer nicht bevorzugten Stelle zugeschnitten wird, werden die inneren Elektroden an einer Stelle freigelegt, an der sie nicht freigelegt werden sollen. Deshalb ist es möglich, diesen Zustand visuell auf einfache Weise als Schnittlagenfehler zu beurteilen.
  • Somit wird das laminierte Erzeugnis durch Feststellen eines Unterschiedes in der freigelegten Breite oder durch das Vorhandensein oder das nicht Vorhandensein eines nicht freigelegten Bereiches untersucht, wodurch auf einfache Weise das Schneiden des laminierten Erzeugnisses an der gewünschten Position beurteilt und somit der Zeitaufwand, der zur Beurteilung benötigt wird, verringert werden kann. Des Weiteren kann vorher festgestellt werden, ob das laminierte Erzeugnis an der richtigen Stelle zugeschnitten wurde, wodurch nach dem Schneiden die Schnittlage für die darauf folgende laminierte Platine leicht korrigiert werden kann.
  • Wenn zwei Anschlussbereiche auf der gleichen Randfläche einer inneren Elektrode ausgebildet sind, kann die Breite des Anschlussbereiches in der vorliegenden Erfindung, d.h., die Breite des nicht freigelegten Bereiches der inneren Elektrode, nicht weniger als 20 μm und die halbe Breite der Randfläche eines Chips betragen, um eine elektrische Verbindung zwischen der Anschlusselektrode und dem Anschlussbereich herzustellen.
  • Des Weiteren kann die Tiefe des Anschlussbereiches auf einer inneren Elektrode nicht weniger als 10 μm betragen und kleiner als ein Abstand zwischen der Randfläche des laminierten Erzeugnisses und dem Endbereich einer weiteren inneren Elektrode sein, die vertikal gegenüber der inneren Elektrode liegt, so dass der gegenüberliegende Bereich der zwei nebeneinander liegenden inneren Elektroden wie ein herkömmlicher Bereich ausgebildet sein kann. Bei dieser Anordnung wird die Kapazität eines derartigen Kondensators verglichen mit dem herkömmlichen Erzeugnis nicht verringert.
  • Kurze Beschreibung der Zeichnungen
  • In den begleitenden Zeichnungen zeigt:
  • 1A eine perspektivische Ansicht, die eine Ausführungsform des laminierten elektronischen Keramikbauteils gemäß der vorliegenden Erfindung in der Form eines laminierten Erzeugnisses darstellt, das noch keine Anschlusselektroden aufweist, die im Endbereich des Erzeugnisses ausgebildet sind, wobei das elektronische Bauteil ein Keramikkondensator ist;
  • 1B eine Ansicht eines Endbereiches, die eine Ausführungsform des laminierten elektronischen Keramikbauteils gemäß der vorliegenden Erfindung in der Form eines laminierten Erzeugnisses darstellt, das noch keine Anschlusselektroden aufweist, die im Endbereich des Erzeugnisses ausgebildet sind, wobei das elektronische Bauteil ein Keramikkondensator ist;
  • 1C eine perspektivische Ansicht, die den laminierten Aufbau einer inneren Elektrode des vorliegenden Beispiels darstellt;
  • 1D eine Draufsicht, die eine Ausführungsform einer Rohschicht mit einer darin ausgebildeten inneren Elektrode darstellt;
  • 1E ein Diagramm, welches das Muster einer inneren Elektrode darstellt;
  • 2 eine weiter entwickelte Ansicht, die den laminierten Aufbau des vorliegenden Beispiels darstellt;
  • 3A eine Schnittansicht, welche die Position der inneren Elektrode in der laminierten Anordnung des vorliegenden Beispiels darstellt, die noch nicht geschnitten wurde;
  • 3B eine teilweise vergrößerte Draufsicht eines inneren Elektrodenmusters des vorliegenden Beispiels;
  • 4A eine Draufsicht, die das laminierte elektronische Keramikbauteil des vorliegenden Beispiels darstellt;
  • 4B und 4C Ansichten des Endbereiches, die jeweils eine gute und eine schlechte Schnittlage für die laminierte Platine darstellen;
  • 5A eine Ansicht eines Endbereiches, in der dargestellt ist, wie das laminierte elektronische Keramikbauteil der vorliegenden Erfindung vor der Ausbildung von Anschlusselektroden aussieht;
  • 5B eine perspektivische Ansicht des laminierten elektronischen Keramikbauteils der 5A;
  • 5C eine Draufsicht, die eine weitere Ausführungsform des laminierten elektronischen Keramikbauteils gemäß der vorliegenden Erfindung darstellt;
  • 6A eine perspektivische Ansicht, die eine herkömmliche laminierte Platine darstellt;
  • 6B eine Ansicht eines Endbereiches, welche die herkömmliche laminierte Platine darstellt, die geschnitten wurde; und
  • 7 eine Schnittansicht, welche die herkömmliche laminierte Platine darstellt.
  • Ausführliche Beschreibung der Erfindung
  • Eine ausführliche Beschreibung der vorliegenden Erfindung wird im Nachfolgenden mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Die 1A und 1B zeigen jeweils eine perspektivische Ansicht und eine Ansicht eines Endbereiches, die beide eine Ausführungsform des laminierten elektronischen Keramikbauteils gemäß der vorliegenden Erfindung in der Form eines laminierten Erzeugnisses darstellen, das noch keine Anschlusselektroden aufweist, die im Endbereich des Erzeugnisses ausgebildet sind, wobei das elektronische Bauteil ein Keramikkondensator ist. Die 1C zeigt eine perspektivische Ansicht, die den laminierten Aufbau einer inneren Elektrode des vorliegenden Beispiels darstellt. Die 1D zeigt eine Draufsicht, die eine Ausführungsform einer Rohschicht mit einer darin ausgebildeten inneren Elektrode darstellt. Die 1E zeigt ein Diagramm, welches das Muster einer inneren Elektrode darstellt.
  • In der vorliegenden Erfindung wurde zur Erzielung einer Rohschicht, wie in der 1D gezeigt, ein dielektrisches Keramikpulver für eine innere Elektrode aus Nickel mit Charakteristiken gemäß dem JIS B mit den notwendigen Bestandteilen, wie beispielsweise einem organischen Lösungsmittel, einem Weichmacher, und einem Bindemittel in einer Trommelmühle geknetet, um eine keramische Masse anzufertigen. Die so angefertigte keramische Masse wurde dann einem Beschichtungsprozess mit einem Abstreichmesser unterzogen, um eine Rohschicht 7 mit einer Dicke von 7 μm anzufertigen. Unter Verwendung einer Plattenfertigungsmaske mit darauf ausgebildeten mehreren inneren Elektrodenmustern 2A, wie in der 1E gezeigt, wurde als eine inneren Elektrode Nickel auf die Rohschicht 7 gedruckt.
  • Das innere Elektrodenmuster 2A weist einen teilweise nicht bedruckten Bereich 9 (Leermuster) auf, der im Nachfolgenden als Teilausschnitt 9 bezeichnet wird, der zwischen den Hauptteilen 8 der inneren Elektrode ausgebildet ist. Wie in der entwickelten Ansicht der 2, einer Teilansicht der 3A, und einer Draufsicht der 3B gezeigt, werden innere Elektrodenschichten laminiert, so dass der Teilausschnitt 9 in einer inneren Elektrode auf einer Schicht nicht dem Teilausschnitt in einer weiteren inneren Elektrode gegenüber liegt, die in vertikale Richtung an diese angrenzt. Insbesondere wurden 200 Schichten mit einer derartigen Anordnung laminiert, so dass Erzeugnisse mit jeweils einer Größe von 3,2 mm × 1,6 mm gebildet wurden.
  • Wie in den 3A und 3B gezeigt, wurden die Breite b des Teilausschnitts 9 entlang der Schnittlinie 4 und die Tiefe c, die rechtwinklig zu und von der Schnittlinie 4 angeordnet ist, jeweils vorher auf 200 μm und 100 μm festgelegt. Der Längsabstand d zwischen dem Rand des Teilausschnitts 9 in einer inneren Elektrode und dem Ende des Musters 2A in einer weiteren inneren Elektrode, die in vertikale Richtung an diese angrenzt, wurde vorher auf 200 μm festgelegt. Die dadurch gebildete Breite der Anschlussbereiche 2a ist jeweils kleiner als die des Hauptteils 8, der die Kapazität der inneren Elektrode 2, 2X bildet.
  • Die so gebildete laminierte Platine wurde dann mit einer Schneiderolle für Nassverfahren geschnitten. Danach wurde, wie in der 4A gezeigt, eine Anschlusselektrode 6 an beiden Enden von dieser durch eine Wärmebehandlung oder einem Beschichtungsprozess gebildet.
  • Die dadurch erzielte Kapazität umfasst ein laminiertes Erzeugnis 5 mit Anschlussbereichen 2a für die inneren Elektroden 2, 2X, die in zwei Reihen an beiden Enden von diesem, wie in den 1A und 1B gezeigt, freigelegt sind.
  • Die Untersuchung der richtigen Schnittlage wird bei jeder Schnittlinie durchgeführt, d.h. jeder Bereich von mehreren Chips, während Anschlussbereiche 11 an den Randbereichen des laminierten Erzeugnisses, das wie in der 4B und 4C gezeigt in Querrichtung geschnitten wurde, freigelegt sind. Wenn in dem Randbereich von jedem der verschiedenen laminierten Erzeugnisse 5 zwei Leitungen der Anschlussbereiche 2a der inneren Elektrode 2 freigelegt werden und ein in der 4B gezeigter nicht freigelegter Bereich 10 zwischen den beiden Leitungen der Anschlussbereiche 2a vorhanden ist, wird die Schnittlage richtig beurteilt. Wenn der nicht freigelegte Bereich 10 nicht vorhanden ist, wie in der 4c gezeigt, wird die Schnittlage falsch beurteilt. Die Beurteilung der richtigen Schnittlage kann bei jedem laminierten Erzeugnis 5 durchgeführt werden.
  • Auf diese Weise wurden bei einem herkömmlichen laminierten Keramikkondensator und einem laminierten Keramikkondensator gemäß der vorliegenden Erfindung die Anzahl falsch geschnittener Platinen je 50 Platinen, die Anzahl der Platinen, die für das Bestimmen der Schnittlage benötigt werden, die Zeit, die für das Bestätigen jeder falsch geschnittenen Platine benötigt wird, die Streuung der Kapazität (3σ/Durchschnitt), und das prozentuale Auftreten von Kurzschlüssen untersucht. Die Ergebnisse sind in den Tabellen 1-(1) und 1-(2) dargelegt.
  • Tabelle 1-(1)
    Figure 00080001
  • Tabelle 1-(2)
    Figure 00080002
  • Wie man aus der Tabelle 1 erkennen kann, schneidet der laminierte Keramikkondensator mit einem Aufbau gemäß der vorliegenden Erfindung im Vergleich zu dem herkömmlichen Erzeugnis bei der Anzahl der Fehlschnitte, der Zeit, die zur Untersuchung der Fehlschnitte benötigt wird, der Anzahl der Platinen, die zur Bestimmung der Schnittbedingungen benötigt werden, und dem prozentualen Auftreten von Kurzschlüssen hervorragend ab. Des Weiteren zeigte der laminierte Keramikkondensator gemäß der vorliegenden Erfindung keine Kapazitätsveränderung und keine Zunahme der Kondensatorstreuung aufgrund des quergerichteten Ausschnitts auf der bedruckten inneren Elektrode 2.
  • In der vorliegenden Erfindung kann eine richtige Schnittposition leicht gefunden werden, da die Platine einen Bereich aufweist, auf dem die innere Elektrode 2 nicht bedruckt ist. Somit ist die Anzahl der Platinen, die zur Bestimmung der Schnittlage benötigt werden, im Vergleich zu der Anzahl der herkömmlichen Erzeugnisse sehr klein. Da eine richtige Schnittposition leicht gefunden werden kann, zeigten einige Erzeugnisse gemäß der vorliegenden Erfindung keine Fehlschnitte. Die Tabellen 1-(1) und 1-(2) zeigen ein Beispiel eines Schneidevorganges anhand einer Schneiderolle für Nassverfahren. Ein Trockenschneideverfahren ergab jedoch beinahe dieselbe Anzahl von Fehlschnitten wie zuvor.
  • Die quergerichtete Abmessung des Teilausschnittes 9, auf dem die innere Elektrode 2 nicht bedruckt wurde, wurde an jedem laminierten Erzeugnis 1 überprüft. Die Ergebnisse sind in der Tabelle 2-(1) dargelegt. Wie aus der Tabelle 2-(1) ersichtlich wird, ist es sehr schwierig, den unbedruckten Bereich visuell zu bestätigen, wenn die Breite des unbedruckten Bereichs unter 20 μm liegt. Da ferner die durch eine Plattenfertigungsmaske hergestellten Abdrücke keine hohe Präzision aufweisen, können die unbedruckten Bereiche nur schwer beurteilt werden.
  • Andererseits kann man sehen dass, wenn die Breite der unbedruckten Bereiche auf einer Schicht 800 μm übersteigt, wobei dieser Bereich der Hälfte der Breite des so fertig gestellten keramischen Erzeugnisses entspricht (da die Breite des keramischen Erzeugnisses des vorliegenden Beispiels 1,6 mm beträgt, ist die Hälfte dieses Wertes 0,8 mm), sich die Größe des Anschlussbereiches der inneren Elektrode 2 verringert, wodurch eine Fehlverbindung zu der Anschlusselektrode auftritt, die zu einer erhöhten Kapazitätsveränderung führt und somit ist es nicht möglich, dieses Erzeugnis zweckmäßig einzusetzen.
  • Die Tabelle 2-(2) zeigt die Untersuchungsergebnisse der Tiefe c des quergerichteten unbedruckten Bereichs an der freigelegten inneren Elektrode 2 je laminierten elektronischen Keramikbauteil. Die Abmessung b in Querrichtung des unbedruckten Bereichs betrug 200 μm. Als die Tiefe c des unbedruckten Bereichs unter 10 μm fiel, strahlte die Farbe der inneren Elektrode, die sich innerhalb des laminierten Erzeugnisses befindet, auf den unbedruckten Bereich, wodurch es schwierig wurde, den unbedruckten Bereich und die freigelegte innere Elektrode anhand der Farbe voneinander zu unterscheiden. Somit konnte das Ergebnis der vorliegenden Erfindung nicht bestätigt werden. Im Gegensatz dazu wurde, wenn die Tiefe c des unbedruckten Bereichs den Abstand d zu der gegenüber liegenden Elektrode 2X (200 μm) überstieg, die sich daraus ergebende Kapazität verringert, wodurch sich das Erzeugnis vom Gesichtspunkt der Bauform als ungünstig erwies. Das Ergebnis der Schnittpositionsbestimmung konnte jedoch ausreichend beurteilt werden.
  • Tabelle 2-(1)
    Figure 00100001
  • Tabelle 2-(2)
    Figure 00100002
  • Wenn der Abstand d zwischen der Schnittlinie 4 (Randfläche 5a einer inneren Elektrode 2) und dem Ende a der inneren Elektrode 2X, das neben dieser liegt, verkleinert wird, wie in den 3A und 3B gezeigt, liegt die Endfläche 5a des laminierten Erzeugnisses näher an dem Ende a der inneren Elektrode 2X, die neben der inneren Elektrode 2 liegt, wodurch gelegentlich die zuvor erwähnte Änderung mit der Zeit auftritt. Deshalb wird die oben erwähnte Tiefe c vorzugsweise kleiner als der oben erwähnte Abstand d (d > c) eingestellt. Wenn ferner die Anzahl der inneren Elektroden 2, 2X 10 oder mehr beträgt, könnte die Schnittlage leicht anhand des Farbunterschiedes oder des Glanzunterschiedes zwischen der inneren Elektrode und der Keramik festgestellt werden.
  • Der in der Beschreibung verwendete Ausdruck „Streuung der Kapazität" gibt den Prozentsatz an, der erzielt wird, wenn die Standardabweichung σ der Kapazitätswerte mit 3 multipliziert wird, und das Produkt durch den Durchschnittswert der Kapazität dividiert wird (Streuung der Kapazität = 3σ/Durchschnittskapazität (%)). Je höher der Prozentsatz ist, desto größer ist die Streuung der Kapazität.
  • Gemäß der vorliegenden Erfindung kann die Tiefe c des unbedruckten Bereiches beibehalten werden. Sollte eine Festlegung notwendig sein, kann der Abstand somit zur gegenüber liegenden Elektrode festgelegt werden, indem die Abmessung des Bereichs auf der Plattenfertigungsmaske, der dem unbedruckten Bereich entspricht, verändert wird.
  • Die 5A zeigt eine Ansicht eines Endbereiches, die eine weitere Ausführungsform des laminierten elektronischen Keramikbauteils gemäß der vorliegenden Erfindung darstellt. Die 5B zeigt eine perspektivische Ansicht des laminierten elektronischen Keramikbauteils der 5A. In dieser Ausführungsform ist der Anschlussbereich 2a nicht nur an den Randflächen 5a des laminierten Erzeugnisses 5 freigelegt, sondern auch an der Seite 5b in der Nähe der Ecke. Gemäß dieser Ausführungsform kann eine gute elektrische Verbindung bereitgestellt werden, wenn die Anschlusselektrode 6 so gebildet ist, dass sie auch die Seite 5b abdeckt.
  • Die 5c zeigt ein Beispiel eines Aufbaus, bei dem der Teilausschnitt 9 vielmehr an der Ecke des laminierten Erzeugnisses gebildet ist, als in der Mitte des inneren Elektrodenendes 2, um einen Anschlussbereich 2a zu bilden. Gemäß diesem Beispiel kann auch die richtige Schnittlage beurteilt werden. Die richtige Schnittlage kann jedoch viel leichter in dem vorhergehenden Beispiel durch die Bestätigung, dass ein nicht freigelegten Bereich zwischen den zwei Leitungen der freigelegten Bereiche vorhanden ist, beurteilt werden, als in dieser Ausführungsform.
  • Die vorliegende Erfindung kann nicht nur für laminierte Erzeugnisse verwendet werden, die nur darin eingebaute Kondensatoren aufweisen, sondern auch für ein laminiertes Erzeugnis mit Kondensatoren, die mit anderen darin eingebauten Elementen zusammengesetzt sind.
  • Gemäß der vorliegenden Erfindung wird vorher ein Teilausschnitt der inneren Elektrode auf der Fläche einer Rohschicht bereit gestellt, auf der eine innere Elektrode ausgebildet ist und an der ein Schnitt neben einem Hauptteil der inneren Elektrode ausgeführt wird, der die Kapazität eines Kondensators darstellt, so dass die richtige Schnittlage beurteilt werden kann, indem untersucht wird, ob ein nicht freigelegter Bereich, der dem Teilausschnitt der inneren Elektrode entspricht, auf der Randfläche des laminierten Erzeugnisses vorhanden ist, die man durch Schneiden der laminierten Platine gewinnt. Des Weiteren kann der Abstand zwischen der Randfläche des durch Schneiden gewonnenen laminierten Erzeugnisses und einer weiteren inneren Elektrode, die der inneren Elektrode gegenüber liegt, festgelegt werden, wodurch es möglich ist, den Ertrag zu steigern. Außerdem ist der Bereich ohne innere Elektroden bei dem Erzeugnis der vorliegenden Erfindung im Vergleich mit herkömmlichen Produkten kleiner. Somit kann die Materialmenge, die je innerer Elektrode benötigt wird, verglichen mit herkömmlichen Produkten verringert werden, wodurch es zu einer Verringerung der Kosten kommt, insbesondere für einfache laminierte Keramikchipkondensatoren, wie beispielsweise auf Palladium basierende Chipkondensatoren.
  • Gemäß der vorliegenden Erfindung werden zwei Anschlussbereiche an der Anschlussseite der inneren Elektrode ausgebildet und die Enden der zwei Anschlussbereiche werden an der Randfläche des laminierten Erzeugnisses freigelegt, so dass sich ein nicht freigelegter Bereich zwischen den zwei freigelegten Bereich bildet. Bei diesem Aufbau kann die richtige Schnittlage leichter beurteilt werden als bei dem Aufbau, bei dem ein nicht freigelegter Bereich an beiden Seiten des Hauptteilendes der inneren Elektrode ausgebildet ist.
  • Gemäß der vorliegenden Erfindung sind ein oder zwei Anschlussbereiche mit einer Breite, die schmäler ist als die eines Hauptteils der inneren Elektrode, der die Kapazität eines Kondensators bildet, an der Anschlussseite der inneren Elektrode ausgebildet, wobei die Enden der Anschlussbereiche an der Randfläche des laminierten Erzeugnisses freigelegt sind, und die in die Längsrichtung verlaufende Tiefe der Anschlussbereiche von der Endfläche des laminierten Erzeugnisses kleiner eingestellt ist als der Abstand zwischen der Randfläche des laminierten Erzeugnisses und dem Ende einer weiteren inneren Elektrode, die der inneren Elektrode vertikal gegenüber liegt. Die richtige Schnittlage kann leicht beurteilt werden. Des Weiteren kann der Abstand zwischen der Randfläche des durch Schneiden gewonnenen laminierten Erzeugnisses und einer weiteren inneren Elektrode, die der inneren Elektrode vertikal gegenüber liegt, festgelegt werden, wodurch es möglich wird, den Ertrag zu erhöhen.
  • Gemäß der vorliegenden Erfindung sind zwei Anschlussbereiche auf den inneren Elektroden ausgebildet und die Breite der nicht freigelegten Bereiche der inneren Elektrode zwischen den Anschlussbereichen beträgt nicht weniger als 20 μm und nicht mehr als die Hälfte der Breite der freigelegten Randfläche der inneren Elektroden des laminierten Erzeugnisses. Bei diesem Aufbau kann eine elektrische Verbindung zwischen der inneren Elektrode und der Anschlusselektrode in dem fertiggestellten Erzeugnis festgelegt werden.
  • Gemäß der vorliegenden Erfindung ist die Tiefe der Anschlussbereiche der inneren Elektrode vorbestimmt, nicht weniger als 10 μm und kleiner als der Abstand zwischen der Randfläche des laminierten Erzeugnisses und dem Ende einer weiteren inneren Elektrode, die der inneren Elektrode vertikal gegenüber liegt, zu sein. Bei diesem Aufbau kann der gegenüber liegende Bereich der zwei nebeneinander liegenden inneren Elektroden festgelegt werden. Somit wird die Kapazität eines derartigen Kondensators verglichen mit dem herkömmlichen Produkt nicht verringert.

Claims (10)

  1. Verfahren zur Herstellung eines laminierten elektronischen Keramikbauteils, das einen Kondensator umfasst, wobei das Verfahren folgende Schritte umfasst: Bereitstellen mehrerer Rohschichten (7) mit mehreren darauf ausgebildeten inneren Elektroden (2A), wobei jede der inneren Elektroden (2A) einen Hauptteil (8), der eine Kapazität des Kondensators bildet, und einen Teilausschnitt (9) neben dem Hauptteil (8) umfasst; Laminieren der mehreren Rohschichten, um eine laminierte Platine auszubilden; Schneiden der laminierten Platine entlang längsgerichteter und quergerichteter Schnittlinien (4), um mehrere laminierte Erzeugnisse (5) herzustellen, die eine Randfläche mit freigelegten inneren Elektroden umfassen, wobei jede der quergerichteten Schnittlinien eine Schnittlage aufweist; Beurteilen der Schnittlage fällt positiv aus, wenn ein Anschlussbereich oder mehrere Anschlussbereiche (2a) von jeder der inneren Elektroden an der Randfläche eines Elements der mehreren laminierten Erzeugnisse (5) freigelegt sind, und ein nicht freigelegter Bereich (10), der den Teilausschnitten (9) der inneren Elektroden (2A) entspricht, auf der Randfläche zwischen zwei freigelegten Anschlussbereichen oder an der Ecke zur Ausbildung eines Anschlussbereiches (2a) vorhanden ist; Beurteilen der Schnittlage fällt negativ aus, wenn die Hauptteile (8) der inneren Elektroden an der Randfläche des laminierten Erzeugnisses (5) freigelegt sind und der nicht freigelegte Bereich (10), der dem Teilausschnitt entspricht, nicht vorhanden ist.
  2. Laminiertes elektronisches Keramikbauteil (5), das mehrere erste innere Elektroden (2) umfasst, wobei jede der ersten inneren Elektroden (2) einen Anschlussbereich oder zwei Anschlussbereiche (2a), der oder die an einer Anschlussseite der ersten inneren Elektroden ausgebildet sind, und einen Teilausschnitt (9) neben dem einen Anschlussbereich oder den zwei Anschlussbereichen (2a) umfasst, wobei die mehreren inneren Elektroden (2) mit Hilfe von Keramikschichten, die zwischen den inneren Elektroden eingefügt sind, laminiert ausgebildet sind, wobei der eine Anschlussbereich oder jeder der zwei Anschlussbereiche (2a) der ersten inneren Elektroden einen Endbereich ausweisen, der an einer Randfläche des laminierten elektronischen Keramikbauteils (5) freigelegt ist; einen nicht freigelegter Bereich (10), der den Teilausschnitten (9) der ersten inneren Elektroden (2) entspricht, der auf der Randfläche zwischen den freigelegten Endbereichen der zwei Anschlussbereiche (2a) oder an der Ecke zur Ausbildung eines Anschlussbereiches (2a) vorhanden ist.
  3. Laminiertes elektronisches Keramikbauteil nach Anspruch 2, wobei jede der ersten inneren Elektroden (2) zwei Anschlussbereiche (2a) umfasst und der Teilausschnitt (9) zwischen den Anschlussbereichen ausgebildet ist.
  4. Laminiertes elektronisches Keramikbauteil nach Anspruch 2, wobei jede der ersten inneren Elektroden des Weiteren einen Hauptteil (8), der eine Kapazität eines Kondensators bildet, umfasst; wobei das laminierte elektronische Keramikbauteil des Weiteren mehrere zweite innere Elektroden (2X) umfasst, wobei jede der zweiten inneren Elektroden (2X) einen die Kapazität bildenden Hauptteil, einen Anschlussbereich oder zwei Anschlussbereiche, der oder die an einer Anschlussseite der zweiten inneren Elektroden ausgebildet sind, und einen Teilausschnitt neben dem einen Anschlussbereich oder der zwei Anschlussbereiche umfasst; eine Breite des einen Anschlussbereiches oder der zwei Anschlussbereiche der ersten und der zweiten inneren Elektroden kleiner ist als eine Breite des Hauptteils der ersten und der zweiten inneren Elektroden; und eine Tiefe (c) der Anschlussbereiche eines jeden Elements der mehreren ersten inneren Elektroden, die rechtwinklig zu oder von der ersten Randfläche ausgebildet ist, kleiner ist als der Abstand (d) zwischen der Randfläche und einem Endbereich eines Hauptteils eines Elements der mehreren zweiten inneren Elektroden, die dem Element der mehreren ersten inneren Elektroden vertikal zugewandt sind.
  5. Laminiertes elektronisches Keramikbauteil nach Anspruch 3, wobei eine Breite des Teilausschnittes zwischen den zwei Anschlussbereichen der ersten inneren Elektroden nicht weniger als 20 μm und nicht mehr als die halbe Breite der Randfläche des laminierten elektronischen Keramikbauteils beträgt.
  6. Laminiertes elektronisches Keramikbauteil nach Anspruch 3, wobei eine Tiefe der Anschlussbereiche jedes Elements der mehreren ersten inneren Elektroden nicht weniger als 10 μm beträgt und kleiner als ein Abstand zwischen der ersten Randfläche und einem Endbereich eines Hauptteils eines Elements mehrerer zweiter innerer Elektroden ist, die dem Element der mehreren ersten inneren Elektroden vertikal zugewandt sind.
  7. Laminiertes elektronisches Keramikbauteil nach Anspruch 4, wobei zwei Anschlussbereiche an der ersten inneren Elektrode ausgebildet sind und eine Breite des Teilausschnittes zwischen den zwei Anschlussbereichen nicht weniger als 20 μm und nicht mehr als die halbe Breite der Randfläche des laminierten elektronischen Keramikbauteils beträgt.
  8. Laminiertes elektronisches Keramikbauteil nach Anspruch 4, wobei die Tiefe vorbestimmt ist, nicht weniger als 10 μm zu betragen und kleiner als der Abstand zu sein.
  9. Laminiertes elektronisches Keramikbauteil nach Anspruch 5, wobei eine Tiefe der Anschlussbereiche eines Elements der mehreren ersten inneren Elektroden vorbestimmt ist, nicht weniger als 10 μm zu betragen und nicht kleiner als ein Abstand zwischen der ersten Randfläche und einem Endbereich eines Hauptteils eines Elements mehrerer zweiter innerer Elektroden zu sein, die dem Element der mehreren ersten inneren Elektroden vertikal zugewandt sind.
  10. Laminiertes elektronisches Keramikbauteil nach Anspruch 7, wobei die Tiefe vorbestimmt ist, nicht weniger als 10 μm zu betragen und kleiner als der Abstand zu sein.
DE69836167T 1997-03-28 1998-03-27 Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil Expired - Lifetime DE69836167T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9077738A JPH10275736A (ja) 1997-03-28 1997-03-28 積層基板の切断位置の良否判定方法と積層セラミック電子部品
JP7773897 1997-03-28

Publications (2)

Publication Number Publication Date
DE69836167D1 DE69836167D1 (de) 2006-11-30
DE69836167T2 true DE69836167T2 (de) 2007-02-01

Family

ID=13642260

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69836167T Expired - Lifetime DE69836167T2 (de) 1997-03-28 1998-03-27 Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil

Country Status (4)

Country Link
US (1) US6091598A (de)
EP (1) EP0876089B1 (de)
JP (1) JPH10275736A (de)
DE (1) DE69836167T2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP3365336B2 (ja) * 1999-04-15 2003-01-08 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2001167908A (ja) * 1999-12-03 2001-06-22 Tdk Corp 半導体電子部品
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4086812B2 (ja) 2004-05-31 2008-05-14 Tdk株式会社 積層コンデンサ
KR100616687B1 (ko) 2005-06-17 2006-08-28 삼성전기주식회사 적층형 칩 커패시터
JP4637674B2 (ja) * 2005-07-26 2011-02-23 京セラ株式会社 積層コンデンサ
WO2007020757A1 (ja) * 2005-08-19 2007-02-22 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサ
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP4378370B2 (ja) * 2006-09-25 2009-12-02 Tdk株式会社 積層コンデンサ
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Tdk株式会社 積層コンデンサ
US20080165468A1 (en) * 2007-01-05 2008-07-10 Avx Corporation Very low profile multilayer components
CN101101815B (zh) * 2007-08-09 2010-09-15 威盛电子股份有限公司 电容器及具有其的电子组件
KR101079497B1 (ko) 2010-02-16 2011-11-03 삼성전기주식회사 전기 이중층 커패시터 셀과 전기 이중층 커패시터의 제조방법 및 전기 이중층 커패시터 셀의 제조장치
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品
CN105430943B (zh) * 2015-11-06 2018-06-19 高德(江苏)电子科技有限公司 监控印刷线路板多层板内层报废的方法
US10741328B2 (en) 2018-02-09 2020-08-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
JP7148343B2 (ja) * 2018-02-09 2022-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR102527705B1 (ko) * 2018-10-10 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
KR102426209B1 (ko) * 2018-10-10 2022-07-28 삼성전기주식회사 적층 세라믹 전자부품
KR20200040429A (ko) 2018-10-10 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
CN110504104A (zh) * 2019-08-28 2019-11-26 广东风华高新科技股份有限公司 一种多层陶瓷电容器
CN110459402A (zh) * 2019-08-28 2019-11-15 广东风华高新科技股份有限公司 一种多层陶瓷电容器
CN113573484B (zh) * 2021-09-23 2022-03-25 西安宏星电子浆料科技股份有限公司 一种ltcc基板小批量快速制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517406A (en) * 1984-05-14 1985-05-14 Eldre Components, Inc. Laminated bus bar containing multilayer ceramic capacitors
US4771520A (en) * 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
SE460827B (sv) * 1987-07-17 1989-11-27 Svenska Skatebox Ab Skridskoslipningsautomat
JP2504229B2 (ja) 1989-11-08 1996-06-05 株式会社村田製作所 積層電子部品の製造方法
JPH05182858A (ja) * 1991-12-27 1993-07-23 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサの製造方法
US5294360A (en) * 1992-01-31 1994-03-15 Lord Corporation Atomically polarizable electrorheological material
JP2976262B2 (ja) * 1992-09-25 1999-11-10 株式会社村田製作所 電子部品の製造方法
JPH0797537A (ja) * 1993-09-28 1995-04-11 Masaaki Fukuda 各種セラミック製ウイスカーを混入分散した 各種有機系樹脂塗料及び各種ゴム系塗料の製造方法
JP3092440B2 (ja) * 1994-02-22 2000-09-25 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH07335479A (ja) * 1994-06-02 1995-12-22 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH08306579A (ja) * 1995-05-08 1996-11-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JPH08321434A (ja) * 1995-05-25 1996-12-03 Murata Mfg Co Ltd 積層セラミック電子部品

Also Published As

Publication number Publication date
EP0876089B1 (de) 2006-10-18
JPH10275736A (ja) 1998-10-13
EP0876089A3 (de) 1999-05-26
DE69836167D1 (de) 2006-11-30
US6091598A (en) 2000-07-18
EP0876089A2 (de) 1998-11-04

Similar Documents

Publication Publication Date Title
DE69836167T2 (de) Verfahren zur Beurteilung der richtigen Schnittlage für laminierte Platinen und laminiertes keramisches Elektronikbauteil
DE102011086195B4 (de) Inspektionsverfahren
DE19611436C2 (de) Verfahren zum Herstellen einer Belichtungsmaske
DE19806296B4 (de) NTC-Thermistorelemente
DE19964532B4 (de) Widerstandselemente und Verfahren zum Herstellen derselben
DE3342564A1 (de) Inspektionssystem fuer eine mehrschichtschaltungsplatte
DE4113576A1 (de) Mehrschichtkondensator
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
EP0142119A1 (de) Anordnung zur Veränderung der Kontaktabstände eines Kontaktfeldrasters an einem Leiterplattenprüfgerät
DE19700709C2 (de) Verfahren zum Herstellen eines Chiptyp-Spulenbauelements und mit demselben hergestelltes Chiptyp-Spulenbauelement
DE19605630A1 (de) Verbesserter Keilverbinder für integrierte Schaltungen
DE10146338B4 (de) Zirkularpolarisationswellenantenne und Herstellungsverfahren derselben
DE2922017A1 (de) Ausrichtverfahren mit hoher aufloesung und vorrichtung dafuer
DE10335331A1 (de) Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung
EP0386821B1 (de) Kondensator und Verfahren zu seiner Herstellung
DE69935963T2 (de) Verfahren zur herstellung eines ptc-chip-varistors
DE102005039394B4 (de) Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
DE69833087T2 (de) Verfahren zur Herstellung von Dickfilmschaltungen
DE10028019A1 (de) Photomaske,Halbleitereinrichtung und Belichtungsverfahren der Photomaske
DE102004014157A1 (de) Thermistor vom Laminattyp mit positivem Temperaturkoeffizienten
DE19512245C2 (de) Photomaske zum Messen der Auflösung von Belichtungseinrichtungen
DE602004005200T2 (de) Offset abhängiger Widerstand zur Messung der Fehlausrichtung zusammengefügter Masken
DE112020004388T5 (de) Elektrostatischer Kapazitätssensor und Eingabevorrichtung
DE3717528A1 (de) Leiterplattenpruefgeraet
DE2426840B2 (de) Messtreifen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition