WO2007020757A1

WO2007020757A1 - 積層セラミックコンデンサ

Info

Publication number: WO2007020757A1
Application number: PCT/JP2006/313725
Authority: WO
Inventors: Makito Nakano; Noriyuki Inoue; Kenichi Kawasaki
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2005-08-19
Filing date: 2006-07-11
Publication date: 2007-02-22
Also published as: KR100944098B1; US7715171B2; TWI299173B; US20080130198A1; DE112006002088T5; TW200733158A; JPWO2007020757A1; CN101243527B; CN101243527A; KR20080031962A; JP4525753B2

Abstract

　積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制する。　コンデンサ本体（４）における内部電極の対向による静電容量形成に寄与する活性部（１５）において、外部電極（１１，１２）の端縁（１９，２０）の近傍に、低活性度領域（３０，３１）を位置させる。低活性度領域（３０，３１）における、内部電極の対向面積を、他の通常の領域における、低活性度領域（３０，３１）と同体積分についての内部電極の対向面積の１／５以下とする。これによって、基板（１３）に接合される外部電極（１１，１２）近傍で電界誘起歪みを生じさせにくくし、基板（１３）を撓ませる力を低減する。

Description

明細書

積層セラミックコンデンサ

技術分野

[0001] この発明は、積層セラミックコンデンサに関するもので、特に、積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制するための改良に関するものである。

背景技術

[0002] 図 14には、実装状態にある積層セラミックコンデンサ 1が断面図で示されている。

[0003] 積層セラミックコンデンサ 1は、複数の誘電体セラミック層 2と誘電体セラミック層 2間の複数の界面に沿ってそれぞれ形成された複数の内部電極 3aおよび 3bとからなる積層構造を有する、コンデンサ本体 4を備えている。コンデンサ本体 4は、誘電体セラミック層 2の延びる方向に延びる第 1および第 2の主面 5および 6と、主面 5および 6に直交する方向にそれぞれ延びる、第 1および第 2の端面 7および 8と、第 1および第 2 の側面（図 14の紙面に平行な面である力図 14では図示されない。）とによって規定される直方体形状をなしてヽる。

[0004] なお、一般に、コンデンサ本体は、各稜線が面取りされている力図 14に示したコンデンサ本体 4およびその他の図面に示されたコンデンサ本体については、面取りの図示が省略されている。

[0005] 積層セラミックコンデンサ 1は、また、誘電体セラミック層 2を介しての内部電極 3aおよび 3bの対向によって形成される静電容量を取り出すように内部電極 3aおよび 3bにそれぞれ接続される、第 1および第 2の外部電極 11および 12を備えている。第 1および第 2の外部電極 11および 12は、コンデンサ本体 4の第 1および第 2の端面 7および 8上から端面 7および 8の各々に隣接する主面 5および 6ならびに側面の各一部上にまで延びるようにそれぞれ形成されてヽる。

[0006] このような積層セラミックコンデンサ 1は、コンデンサ本体 4の第 1の主面 5が基板 13 に対向した状態で、外部電極 11および 12が半田または導電性接着剤のような導電性接合材 14によって接合されることによって基板 13上に実装される。 [0007] コンデンサ本体 4における内部電極 3aおよび 3bの対向による静電容量形成に寄与する部分を「活性部」と呼ぶことにする。図 14に示した積層セラミックコンデンサ 1においては、活性部 15は、破線で囲まれた領域として図示されている。活性部 15は直方体形状である。

[0008] 図 15には、積層セラミックコンデンサ 1が図 14に示したものと同様の姿勢で図示されているが、コンデンサ本体 4の内部において、内部電極 3aおよび 3bの図示が省略され、代わりに活性部 15のみが図示されている。

[0009] 積層セラミックコンデンサ 1の外部電極 11および 12間に電圧を印加したとき、内部電極 3aおよび 3bの隣り合うものが互いに対向している部分に誘電分極が発生し、前述したように、静電容量を取得することができる。このとき、誘電体セラミック層 2によつて与えられる、活性部 15にある誘電体は、印加される電圧に応じて、図 15において矢印 16で示すように、電界誘起歪みを起こし、積層セラミックコンデンサ 1は、図 15にぉヽて破線で示すように変形する。

[0010] そこで、積層セラミックコンデンサ 1に交流電圧が印加された場合、電界誘起歪みによる積層セラミックコンデンサ 1の変形が基板 13を振動させ、「鳴き」と呼ばれる音が生じる。このように、基板 13を振動させる力は、コンデンサ本体 4の第 1の主面 5上に位置する外部電極 11および 12の各部分力も及ぼされる。そして、この「鳴き」が大きくなると、騒音の問題を引き起こす。

[0011] 「鳴き」を抑制するため、特開 2000— 281435号公報（特許文献 1)では、 BaTiO

3

、 SrZrOおよび CaZrOを含む誘電体組成物を誘電体セラミック層の材料として用

3 3

いることが提案されている。この誘電体組成物は、焼成時の耐還元性に優れ、高誘電率および低歪み率を示すとともに、容量温度特性に優れるとされている。

[0012] し力しながら、特許文献 1に記載のように、材料組成の改良により、歪みを抑える方法は、誘電率などの他の特性との両立が難しぐ設計の自由度が低くなるという問題を有している。

[0013] 他方、特開 2004— 39937号公報 (特許文献 2)では、誘電体材料としてチタン酸ノリウムを用いた積層セラミックコンデンサにおいて、セラミック基体力絶縁ギャップを除き、両端の端子電極を含む金属膜で覆われた構成が提案されている。セラミック基体の、金属膜で覆われている表面積の割合は 0. 8以上となるように、セラミック基体の表面の大部分が金属膜によって覆われることにより、セラミック基体の剛性が高くなり、電歪 (電界誘起歪み）による機械的振動が抑制されることができる。

[0014] し力しながら、特許文献 2に記載の「鳴き」抑制方法を採用するとき、絶縁ギャップを適正に保ちながら金属膜を形成する工程が煩雑であるという問題に遭遇する。

特許文献 1 :特開 2000— 281435号公報

特許文献 2：特開 2004— 39937号公報

発明の開示

発明が解決しょうとする課題

[0015] そこで、この発明の目的は、誘電体組成物の材料組成に影響を与えることなぐまた、新たな構成を付加することなぐ電界誘起歪みによる「鳴き」を抑制することができる、積層セラミックコンデンサの構造を提供しょうとすることである。

課題を解決するための手段

[0016] この発明は、簡単に言えば、内部電極の形状を改良することにより、上述の技術的課題を解決しょうとしている。

[0017] この発明に係る積層セラミックコンデンサは、コンデンサ本体と第 1および第 2の外部電極とを備えている。

[0018] コンデンサ本体は、複数の誘電体セラミック層と誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、誘電体セラミック層の延びる方向に延びる第 1および第 2の主面と、主面に直交する方向にそれぞれ延びる、第 1および第 2の端面と、第 1および第 2の側面とによって規定される実質的に直方体形状をなしている。

[0019] 第 1および第 2の外部電極は、誘電体セラミック層を介しての内部電極の対向によつて形成される静電容量を取り出すように内部電極の特定のものに接続されながら、コンデンサ本体の第 1および第 2の端面上力各端面に隣接する主面および側面の各一部上にまで延びるようにそれぞれ形成されて、る。

[0020] また、コンデンサ本体における内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、この活性部は実質的に直方体形状である。 [0021] また、この積層セラミックコンデンサは、コンデンサ本体の第 1の主面が基板に対向した状態で、外部電極が導電性接合材によって接合されることによって基板上に実装される。

[0022] このような構成の積層セラミックコンデンサにおいて、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

[0023] すなわち、コンデンサ本体の第 1および第 2の端面間寸法である長さ方向寸法を L としたとき、上述の活性部における、コンデンサ本体の第 1の主面上での第 1および第 2の外部電極の各端縁の位置をそれぞれ通る端面に平行な各面が活性部の第 1 の主面側の面と交差する各線を中心軸として半径が 0. 025Lの円柱状の各領域に、低活性度領域が位置され、この低活性度領域における、静電容量形成のための内部電極の対向面積は、他の通常の領域における、低活性度領域と同体積分についての内部電極の対向面積の 1/5以下とされて、ることを特徴として、る。

[0024] この発明において、活性部は、第 1および第 2の主面に対して平行であって第 1および第 2の主面間の中心を通る面に関して対称形状を有していることが好ましい。

[0025] なお、この発明の範囲は、前述したように、コンデンサ本体の第 1の主面が基板に対向した状態で、外部電極が導電性接合材によって接合されることによって基板上に実装される、といった実装上の限定を含まない積層セラミックコンデンサにも及ぶことを指摘しておく。

発明の効果

[0026] この発明によれば、活性部における、コンデンサ本体の第 1の主面上での外部電極の各端縁の位置をそれぞれ通る端面に平行な各面が活性部の第 1の主面側の面と交差する各線を中心軸として半径が 0. 025Lの円柱状の各領域、簡単に言えば、活性部における、外部電極の端縁の近傍の領域に、低活性度領域を位置させ、この低活性度領域における、静電容量形成のための内部電極の対向面積を、他の通常の領域における、低活性度領域と同体積分についての内部電極の対向面積の 1Z5以下としているので、この低活性度領域においては、電界をかけたときの歪みを小さくすることができる。その結果、積層セラミックコンデンサを実装する基板に対して、これを橈ませる力があまりかからないようにすることができ、「鳴き」を抑制することができる [0027] また、この発明において、「鳴き」の抑制のため、内部電極の対向面積が比較的小さくされた低活性度領域は、活性部における、外部電極の端縁の近傍といった限られた領域とされるので、取得できる静電容量をそれほど犠牲にすることなぐ「鳴き」を抑帘 Uすることができる。

[0028] この発明において、活性部が、第 1および第 2の主面に対して平行であって第 1および第 2の主面間の中心位置を通る面に関して対称形状を有していると、積層セラミックコンデンサの実装に際して、第 1の主面側と第 2の主面側との間で区別を付ける必要がないため、実装工程を能率的に進めることができるとともに、実装ミスを低減することがでさる。

図面の簡単な説明

[0029] [図 1]図 1は、この発明の第 1の実施形態を説明するためのもので、内部電極の図示を省略し、代わりに活性部 15を図示したもので、（a)は積層セラミックコンデンサ laの全体を示し、 (b)は積層セラミックコンデンサ laの一部を拡大して示す。

[図 2]図 2は、図 1に示した積層セラミックコンデンサ laの内部電極パターンを示す平面図である。

[図 3]図 3は、この発明の第 2の実施形態を説明するための図 2に対応する図であつて、内部電極パターンの変形例を示している。

[図 4]図 4は、この発明の第 3の実施形態を説明するための図 2に対応する図であつて、内部電極パターンの他の変形例を示している。

[図 5]図 5は、この発明の第 4の実施形態を説明するための図 1 (a)に対応する図であつて、活性部 15の変形例を示している。

[図 6]図 6は、この発明の第 5の実施形態を説明するための図 1 (a)に対応する図であつて、活性部 15の他の変形例を示している。

[図 7]図 7は、この発明の第 6の実施形態を説明するための図 1 (a)に対応する図であつて、活性部 15のさらに他の変形例を示している。

[図 8]図 8は、この発明の第 7の実施形態を説明するための図 1 (a)に対応する図であつて、活性部 15のさらに他の変形例を示している。 [図 9]図 9は、この発明の第 8の実施形態を説明するための図 1 (a)に対応する図であつて、活性部 15のさらに他の変形例を示している。

[図 10]図 10は、この発明の第 9の実施形態を説明するためのもので、積層セラミックコンデンサ liを示す断面図である。

[図 11]図 11は、図 10に示した積層セラミックコンデンサ liの内部電極パターンを示す平面図である。

[図 12]図 12は、この発明に従って実施した実験例において作製した試料を説明するための積層セラミックコンデンサ laの図 1 (a)に相当する図である。

[図 13]図 13は、実験例において評価した基板変位の測定方法を説明するための図である。

[図 14]図 14は、この発明にとって興味ある従来の積層セラミックコンデンサ 1が基板 1 3上に実装された状態を示す断面図である。

[図 15]図 15は、図 14に示した積層セラミックコンデンサ 1にお、て生じる電界誘起歪みを説明するための断面図である。

符号の説明

1, la〜： Li 積層セラミックコンデンサ

2 誘電体セラミック層

3a〜3e 内部電極

4 コンデンサ本体

5 第 1の主面

6 第 2の主面

7 第 1の端面

8 第 2の端面

9 第 1の側面

10 第 2の側面

11 第 1の外部電極

12 第 2の外部電極

13 基板 14 導電性接合材

15 活性部

19, 20 外部電極の端縁

21, 22 端面に平行な面

23 活¾部の第 1の主面側の面

24, 25 中心軸となる線

26, 27 半径

28, 29 円柱状の領域

30, 31 低活性度領域

32〜37, 39, 40, 42〜45 切欠き

発明を実施するための最良の形態

[0031] 図 1および図 2は、この発明の第 1の実施形態を説明するためのものである。ここで、図 1 (a)は、図 15の場合と同様、内部電極の図示を省略し、その代わりに活性部 15 を図示している。また、図示した積層セラミックコンデンサ laは、その下側を基板側として、実装される。図 1 (b)は、図 1の一部を拡大して示す図である。図 2 (a)および (b )は、図 1に示した積層セラミックコンデンサ laにおける内部電極パターンを示す平面図である。図 1および図 2において、前述の図 14または図 15に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図 14では図示されなかった力図 2において、第 1および第 2の側面 9および 10が図示されている。

[0032] 第 1の実施形態による積層セラミックコンデンサ laの特徴的構成について説明する

[0033] コンデンサ本体 4の第 1および第 2の端面 7および 8間の寸法である長さ方向寸法を Lとする。活性部 15における、コンデンサ本体 4の第 1の主面 5上での第 1および第 2 の外部電極 11および 12の各々の端縁 19および 20の位置をそれぞれ通る端面 7および 8に平行な面 21および 22が活性部 15の第 1の主面 5側の面 23とそれぞれ交差する線 24および 25を中心軸として半径 26および 27が 0. 025Lの円柱状の領域 28 および 29に、低活性度領域 30および 31をそれぞ; ^立置させている。この低活性度領域 30および 31における、静電容量形成のための内部電極の対向面積は、他の通常の領域における、低活性度領域 30および 31と同体積分にっ、ての内部電極の対向面積の 1Z5以下とされている。

[0034] 上述のような低活性度領域 30および 31を形成するため、その実施形態では、図 2 に示すような内部電極パターンが採用される。図 2において、静電容量形成のために互いに対向する内部電極 3aおよび 3bが、それぞれ、（a)および (b)に示されている。

[0035] 内部電極 3aには、低活性度領域 30を与えるための切欠き 32および低活性度領域

31を与えるための切欠き 33が形成されている。他方、内部電極 3bには、低活性度領域 30を与えるための切欠き 34および低活性度領域 31を与えるための切欠き 35 が形成されている。

[0036] 上述した切欠き 32〜35は、低活性度領域 30および 31において、内部電極 3aおよび 3bの対向面積を、他の通常の領域に比べて、 1Z5以下とするように機能する。したがって、低活性度領域 30および 31では、電界誘起歪みを小さくすることができ、外部電極 11および 12が導電性接合材によって接合されることによって基板上に実装されたとき、基板を橈ませかつ振動させる力を減じることができ、その結果、「鳴き」を抑制することができる。

[0037] 図 15を再び参照して、積層セラミックコンデンサ 1に電圧を印加した際に生じる変形に関して、外部電極 11および 12の端縁での積層方向での変位を xlとし、コンデンサ本体 4の端面 7および 8と主面 5とが交差する角の部分での積層方向の変位を X 2とし、コンデンサ本体 4の端面 7および 8間の中央部での積層方向の変位を x3としたとき、（xl—x2) Zx3について言えば、従来の一般的な積層セラミックコンデンサ 1 では、 (xl -x2) /x3 >0. 65である。

[0038] これに対して、この実施形態に係る積層セラミックコンデンサ laでは、活性部 15に低活性度領域 30および 31を備えているため、電圧印加時において、外部電極 11および 12の部分での傾きすなわち（xl— x2)を小さくすることができ、 (xl -x2) Zx3 ≤0. 6とすることができる。そのため、前述したように、基板を橈ませかつ振動させる力を弱くすることができ、その結果、「鳴き」を抑制することができる。

[0039] なお、この第 1の実施形態では、図 1 (a)に示されるように、活性部 15の第 2の主面 6側にも、低活性度領域 30および 31が形成され、活性部 15は、第 1および第 2の主面 5および 6に対して平行であって第 1および第 2の主面 5および 6間の中心位置を通る面に関して対称形状を有している。したがって、積層セラミックコンデンサ laの実装に際して、第 1の主面 5側と第 2の主面 6側との間で区別を付ける必要がないため、実装工程を能率的に進めることができるとともに、実装ミスを低減することができる。

[0040] 図 3は、この発明の第 2の実施形態による積層セラミックコンデンサ lbを説明するための図 2に対応する図であって、内部電極パターンの変形例を示している。図 3において、図 2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0041] 図 3 (a)に示すように、内部電極 3aに形成される切欠き 32および 33は、内部電極 3 aの互いに異なる側に開口を位置させている。また、図 3 (b)に示すように、他方の内部電極 3bに形成される切欠き 34および 35についても、内部電極 3bの互いに異なる側に開口を位置させて、る。

[0042] 図 2および図 3のいずれに示した内部電極パターンであっても、低活性度領域 30 および 31では、内部電極 3aおよび 3bが互いに対向しないように、すなわち、対向面積が 0となるようにされている。し力しながら、この対向面積は、 0である場合に限らず、通常の領域に比べて、 1Z5以下でさえあればよい。対向面積が、通常の領域に比ベて、 1Z5以下であれば、そこでの電界誘起歪みが実質的に 0であると見なすことができるからである。

[0043] したがって、図 2に示した内部電極パターンについて言えば、たとえば、内部電極 3 aには切欠き 32および 33が形成される力これら切欠き 32および 33の形成の結果残された内部電極 3aの細幅部の幅が他の部分の幅の 1Z5以下であれば、内部電極 3bには切欠きが形成されていなくてもよい。また、図 3に示した内部電極パターンについて言えば、たとえば、内部電極 3aには切欠き 32および 33が形成される力これら切欠き 32および 33の形成の結果残された内部電極 3aの細幅部の幅が他の部分の幅の 1Z5以下であれば、内部電極 3bには切欠きが形成されていなくてもよい。

[0044] 図 4は、この発明の第 3の実施形態による積層セラミックコンデンサ lcを説明するための図 2に対応する図であって、内部電極パターンの他の変形例を示している。図 4 において、図 2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0045] 図 4 (a)に示すように、内部電極 3aには、低活性度領域 31を与えるための切欠き 3 6および 37力互いに逆方向に開口を向けた状態で設けられている。切欠き 36および 37の間には細幅部 38が残される。他方、図 4 (b)に示すように、内部電極 3bには、低活性度領域 30を与えるための切欠き 39および 40が、互いに逆方向に開口を向けた状態で設けられ、切欠き 39および 40の間には細幅部 41が残される。これら細幅部 41および 38の各幅は、内部電極 3aおよび 3bの他の部分の幅の 1Z5以下とされている。

[0046] 図 4に示した第 3の実施形態では、低活性度領域 30および 31にお、て、細幅部 4 1および 38による内部電極 3aおよび 3bの対向が得られる。しかしながら、細幅部 41 および 38の各幅は、上述のように、他の部分の幅の 1Z5以下とされているので、対向面積も 1Z5以下である。

[0047] 図 5ないし図 9は、それぞれ、この発明の第 4ないし第 8の実施形態を説明するための図 1 (a)に対応する図であって、活性部 15についての変形例を示している。図 5ないし図 9において、図 1 (a)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0048] 図 5に示した積層セラミックコンデンサ Idでは、低活性度領域 30および 31が、活性部 15の各端部にまで達している。なお、このような構成の場合、図 15に示した変位 X 2が小さくなつてしまうため、（xl—x2) Zx3を十分に小さくすることができず、それゆえ、この積層セラミックコンデンサ Idを実装する基板の変形を十分に小さく抑えることができないことがある。

[0049] 図 6に示した積層セラミックコンデンサ leでは、低活性度領域 30および 31が、活性部 15を厚み方向に貫通するように形成されて!、る。

[0050] 図 7に示した積層セラミックコンデンサ Ifでは、低活性度領域 30および 31が、活性部 15の表面よりわずかに内側の位置に形成されている。

[0051] 図 8に示した積層セラミックコンデンサ lgでは、低活性度領域 30が、矩形の断面ではなぐ半円形ないしは略半円形の断面を与えるように形成されている。このことは、たとえば図 2を参照して説明した内部電極パターンにおいて、切欠き 32〜35の各幅を徐々に変化させることによって実現できる。

[0052] 図 9に示した積層セラミックコンデンサ lhでは、活性部 15の一方側にのみ、低活性度領域 30および 31が形成されている。この実施形態では、積層セラミックコンデンサ lhを基板上に実装するとき、低活性度領域 30および 31が形成された側にあるコンデンサ本体 4の第 1の主面 5を基板側に向ける必要がある。

[0053] なお、図 9に示した実施形態のように、活性部 15の一方側にのみ、低活性度領域 3 0および 31を形成する構成は、図 5、図 7および図 8をそれぞれ参照して説明した実施形態の場合にも適用することができる。

[0054] 図 10および図 11は、この発明の第 9の実施形態を説明するための図である。ここで、図 10は、積層セラミックコンデンサ liの断面図であり、図 11は、積層セラミックコンデンサ liの内部電極パターンを示す図である。図 10および図 11において、図 1、図 2または図 14に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

[0055] 積層セラミックコンデンサ liは、簡単に言えば、直列容量型の積層コンデンサを構成していることを特徴としている。そのため、内部電極として、第 1の外部電極 11に接続される内部電極 3cと、第 2の外部電極 12に接続される内部電極 3dと、内部電極 3 cおよび 3dの双方に対向する内部電極 3eとが形成されている。

[0056] このような積層セラミックコンデンサ liでは、図 10において破線で囲んだ領域に直方体形状の活性部 15が形成されている。そして、この活性部 15において、 1点鎖線で囲んだ領域が低活性度領域 30および 31とされる。

[0057] 図 11 (a)に示すように、内部電極 3cには、低活性度領域 30を与えるための切欠き 42が形成され、内部電極 3dには、低活性度領域 31を与えるための切欠き 43が形成されている。他方、図 11 (b)に示すように、内部電極 3eには、低活性度領域 30および 31をそれぞれ与えるための切欠き 44および 45が形成されている。

[0058] なお、図 10に示すように、積層セラミックコンデンサ liでは、低活性度領域 30および 31が活性部 15の厚み方向に貫通するように設けられた力厚み方向の一部において設けられてもよい。

[0059] 以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。

[0060] たとえば、図示した実施形態では、低活性度領域を与えるため、内部電極の特定の部分に切欠きを設けるようにしたが、内部電極の特定の部分を網状に形成し、それによって、対向面積を減じるようにしてもよい。

[0061] 次に、この発明を規定する数値限定を求めるため、およびこの発明による効果を確認するために実施した実験例につ、て説明する。

[0062] 図 12は、図 1 (a)に相当する図であって、この実験例において作製した試料を説明するためのものである。図 12において、図 1 (a)に示した要素に相当の要素には同様の参照符号を付している。

[0063] 図 12において、積層セラミックコンデンサ laの種々の部分での寸法が表示されている。これら寸法の内、 L、 T、 E、 TGおよび LGについては、それぞれ、 L = 2. Omm 、T= 1. 25mm、E = 0. 425mm、TG = 0. 1mmおよび LG = 0. 1mmというように固定した。そして、後の表 1および表 2に示すように、 dLおよび dTの各々を種々に変更した試料を作製した。

[0064] なお、図 12には示されていないが、コンデンサ本体 4の幅方向寸法（図 12紙面に直交する方向での寸法）は 1. 25mmとし、内部電極の厚みを 1. とし、誘電体セラミック層の厚みを 3 mとした。また、内部電極の積層数を 250とした。また、誘電体セラミック層を BaTiO系材料力も構成し、内部電極の導電成分を Niから構成し、

3

外部電極 11および 12の導電材料を Cuから構成した。

[0065] このような各試料について、基板変位を評価した。図 13には、基板変位の評価方法が示されていて、（a)は平面図であり、（b)は正面図である。

[0066] 図 13に示すように、長さ 100mm X幅 40mm X厚さ 0. 8mmのガラスエポキシ榭脂力もなる基板 51を用意し、基板 51の中央に各試料となる積層セラミックコンデンサ la を実装した。ここで、実装のための導電性接合材として Sn—Pb共晶半田を用い、積層セラミックコンデンサ laの長さ方向が基板 51の長さ方向と一致するようにした。そして、積層セラミックコンデンサ laに 10Vの電圧を印加し、図 13 (b)に示されるように、基板 51の中央を原点としたときの、基板 51の長さ方向端部での変位 52を測定し、この変位 52を基板変位とした。 [0067] なお、基板変位については、表 1では、 dL = 0の場合の基板変位を基準とした百分率で示し、表 2では、 dT=0の場合の基板変位を基準とした百分率で示している。また、図 15に示した変位 xl、 x2および x3をそれぞれ求め、これら変位 xl、 x2および X 3から (xl— X) Zx3を算出し、その結果を表 1および表 2に示した。

[0068] dTを 0. 05mmに固定した上で、 dLを変化させた試料を比較したものが表 1に示されている。

[0069] [表 1]

[0070] 表 1において、 dLが 0. 05mm以上である試料 3〜6によれば、 dLZLが 0. 025以上となり、基板変位が 90%以下とされ、（xl— x2) Zx3力 . 06以下に抑えられている。

[0071] なお、試料 6は、たとえば試料 5と比較して、 dLZLがより大きいにも関わらず、基板変位および (xl— x2) Zx3がともに高い値を示している。これは、試料 6が dL=0. 3 25mmであり、図 5に示した実施形態に相当するためである。

[0072] 次に、 dLを 0. 05mmに固定した上で、 dTを変化させた試料を比較したものが表 2 に示されている。

[0073] [表 2] 試料 d T dT/L 基板変位 (xl- 2) /x3 番号 Emm」 Γ 0/ Ί

L 」

11 0 0 100 0.65

12 0.04 0.02 92 0.61

13 0.05 0.025 90 0.60

14 0.1 0.05 85 0.58

15 0.2 0.1 76 0.52

16 0.3 0.15 73 0.50

17 0.4 0.2 69 0.47

18 0.525 0.2625 67 0.45

[0074] 表 2に示した試料 11および 13は、それぞれ、表 1に示した試料 1および 3と同等のものである。

[0075] 表 2に示すように、 dTが 0.05mm以上である試料 13から 18によれば、 dTZLが 0 .025以上となり、基板変位が 90%以下とされ、（xl— x2)Zx3力 .06以下に抑えられる。

[0076] なお、試料 18は、その dTの値からわ力るように、図 6に示した実施形態に相当している。

Claims

請求の範囲

[1] 複数の誘電体セラミック層と前記誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、前記誘電体セラミック層の延びる方向に延びる第 1および第 2の主面と、前記主面に直交する方向にそれぞれ延びる、第 1および第 2の端面と、第 1および第 2の側面とによって規定される実質的に直方体形状をなす、コンデンサ本体と、

前記誘電体セラミック層を介しての前記内部電極の対向によって形成される静電容量を取り出すように前記内部電極の特定のものに接続されながら、前記コンデンサ本体の前記第 1および第 2の端面上から各前記端面に隣接する前記主面および前記側面の各一部上にまで延びるようにそれぞれ形成される、第 1および第 2の外部電極と

を備え、

前記コンデンサ本体における前記内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、前記活性部は実質的に直方体形状であり、

前記コンデンサ本体の前記第 1の主面が基板に対向した状態で、前記外部電極が導電性接合材によって接合されることによって基板上に実装される、積層セラミックコンデンサであって、

前記コンデンサ本体の前記第 1および第 2の端面間寸法である長さ方向寸法をしとしたとき、前記活性部における、前記コンデンサ本体の前記第 1の主面上での前記第 1および第 2の外部電極の各端縁の位置をそれぞれ通る前記端面に平行な各面が前記活性部の前記第 1の主面側の面と交差する各線を中心軸として半径が 0. 02 5Lの円柱状の各領域に、低活性度領域が位置され、前記低活性度領域における、静電容量形成のための前記内部電極の対向面積は、他の通常の領域における、前記低活性度領域と同体積分についての前記内部電極の対向面積の 1Z5以下とされていることを特徴とする、積層セラミックコンデンサ。

[2] 前記活性部は、前記第 1および第 2の主面に対して平行であって前記第 1および第 2の主面間の中心位置を通る面に関して対称形状を有している、請求項 1に記載の積層セラミックコンデンサ。複数の誘電体セラミック層と前記誘電体セラミック層間の複数の界面に沿ってそれぞれ形成された複数の内部電極とからなる積層構造を有し、前記誘電体セラミック層の延びる方向に延びる第 1および第 2の主面と、前記主面に直交する方向にそれぞれ延びる、第 1および第 2の端面と、第 1および第 2の側面とによって規定される実質的に直方体形状をなす、コンデンサ本体と、

を備え、

前記コンデンサ本体における前記内部電極の対向による静電容量形成に寄与する部分を活性部としたとき、前記活性部は実質的に直方体形状である、積層セラミツクコンデンサであって、