CN111986925B - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN111986925B
CN111986925B CN201910427171.5A CN201910427171A CN111986925B CN 111986925 B CN111986925 B CN 111986925B CN 201910427171 A CN201910427171 A CN 201910427171A CN 111986925 B CN111986925 B CN 111986925B
Authority
CN
China
Prior art keywords
layer
integrated circuit
electrode
prepreg
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910427171.5A
Other languages
English (en)
Other versions
CN111986925A (zh
Inventor
明瑞栋
丁华
明瑞材
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Xinghailong Circuit Board Co ltd
Original Assignee
Jiangxi Xinghailong Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Xinghailong Circuit Board Co ltd filed Critical Jiangxi Xinghailong Circuit Board Co ltd
Priority to CN201910427171.5A priority Critical patent/CN111986925B/zh
Publication of CN111986925A publication Critical patent/CN111986925A/zh
Application granted granted Critical
Publication of CN111986925B publication Critical patent/CN111986925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • H01G4/105Glass dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/18Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

本申请涉及一种电容器及其制造方法。上述的电容器包括第一电极、第二电极、第一外层绝缘层、第二外层绝缘层以及介质层;第二电极与第一电极相对设置;第一外层绝缘层的两边分别与第一电极的一端和第二电极的一端连接;第二外层绝缘层的两边分别与第一电极的另一端和第二电极的另一端连接;第一电极、第一外层绝缘层、第二电极和第二外层绝缘层共同围成容纳腔;介质层填充于容纳腔内,介质层包括半固化片层和两个介质层本体。每一第一集成电路层与第一电极电连接,每一第二集成电路层与第二电极电连接,使第一电极和第二电极具有较大正对面积,改变了电容器在一定体积条件下受集成电路的自身尺寸限制的问题,使集成电路的电容器的电容值较大。

Description

电容器及其制造方法
技术领域
本申请涉及电路器件的技术领域,特别是涉及一种电容器及其制造方法。
背景技术
电容器是一种在两个电极中间夹有一层绝缘材料的电子装置,其中电极通常是不同形状、轮廓和尺寸的平板。当这两个电极之间存在有电压差时,两个电极之间产生电场,以使电容器能够储存电能。在一给定电压通过这两个电极时,电容器中所能储存的电能称为其电容值。电容值通常与电极的介电层的介电常数κ相关,且正比于相对电极的面积而与电极间的距离成反比。
若将两个或以上的电容器并联,则并联后整体电容值是所有电容器的电容值总合。若将两个或以上的电容器串联,则串联后整体电容值小于任何一个电容器的电容值。当串联的电容器使用于高电压时,串联的电容器对高电压进行分割。对于传统的电容器,受集成电路的自身尺寸的限制,使集成电路的电容器的电容值较小。
发明内容
基于此,有必要针对集成电路的电容器的电容值较小的问题,提供一种电容器及其制造方法。
一种电容器,包括:
第一电极;
第二电极,所述第二电极与所述第一电极相对设置;
第一外层绝缘层,所述第一外层绝缘层的两边分别与所述第一电极的一端和所述第二电极的一端连接;
第二外层绝缘层,所述第二外层绝缘层的两边分别与所述第一电极的另一端和所述第二电极的另一端连接;所述第一电极、所述第一外层绝缘层、所述第二电极和所述第二外层绝缘层共同围成容纳腔;
介质层,所述介质层填充于所述容纳腔内,所述介质层包括半固化片层和两个介质层本体,两个所述介质层本体分别位于所述半固化片层的两侧,任一所述介质层本体邻近所述半固化片层的一侧设有至少一所述第一集成电路层和至少一所述第二集成电路层,各所述第一集成电路层和各所述第二集成电路层相互间隔,每一所述第一集成电路层和每一所述第二集成电路层均呈弯折状,每一所述第一集成电路层与所述第一电极电连接,每一所述第二集成电路层与所述第二电极电连接。
在其中一个实施例中,所述第一集成电路层与所述第二集成电路层层叠设置且互不接触,使电容器的结构较紧凑且电容值较大。
在其中一个实施例中,所述第一集成电路层与所述第二集成电路层均呈S型。
在其中一个实施例中,任一所述介质层本体邻近所述半固化片层的一侧设有多个所述第一集成电路层和多个所述第二集成电路层,位于同一介质层本体的多个所述第一集成电路层与多个所述第二集成电路层间隔设置,进一步地提高了电容器的储电性能。
在其中一个实施例中,位于同一所述介质层本体的邻近的所述第一集成电路层与所述第二集成电路层部分错开设置,增大了电容器内的集成电路层的面积,进而提高了电容器的储电性能。
在其中一个实施例中,沿垂直于所述第一外层绝缘层的延伸方向的截面方向上的两个分别位于不同介质层本体的所述第一集成电路层正对设置。
在其中一个实施例中,位于所述半固化片层两侧的所述第一集成电路层通过所述半固化片层的过孔导通,使位于半固化片层两侧的第一集成电路层导通。
在其中一个实施例中,任一所述第一集成电路层的线路的线宽精度为±0.02mm,使第一集成电路层的线宽较为均匀,确保第一集成电路层具有较好的储电性能。
在其中一个实施例中,任一所述第二集成电路层的线路的线宽精度为±0.02mm,使第二集成电路层的线宽较为均匀,确保第二集成电路层具有较好的储电性能。
在其中一个实施例中,所述第一电极包括第一电极基层和第一覆盖层,所述第一覆盖层覆盖于所述第一电极基层,所述第一覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接,每一所述第一集成电路层与所述第一电极基层连接,使任一第一集成电路层与第一电极电连接;
所述第二电极包括第二电极基层和第二覆盖层,所述第二覆盖层覆盖于所述第二电极基层,所述第二覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接,每一所述第二集成电路层与所述第二电极基层连接,使任一第二集成电路层与第二电极电连接。
一种电容器的制造方法,包括:
提供半固化片层和两个介质层本体;
于每一所述介质层本体的一侧形成弯折状的第一集成电路层和弯折状的第二集成电路层;
将所述半固化片层和两个所述介质层本体压合于一起,形成所述电容器的基板,使每一所述介质层本体形成的所述第一集成电路层和所述第二集成电路层邻近所述半固化片层;
于所述基板的两侧分别加工出第一贯穿面和第二贯穿面;其中,所述第一贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第一集成电路层裸露于所述第一贯穿面;所述第二贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第二集成电路层裸露于所述第二贯穿面;
于所述第一贯穿面形成与所述第一集成电路层电连接的第一电极基层,并在所述第二贯穿面形成与所述第二集成电路层电连接的第二电极基层;
于其中一个所述介质层本体的背离所述半固化片层的一侧形成第一外层绝缘层,并于另外一个所述介质层本体的背离所述半固化片层的一侧形成第二外层绝缘层。
上述的电容器及其制造方法,第一电极与第二电极相对设置,第一外层绝缘层的两边分别与第一电极的一端和第二电极的一端连接,使第一外层绝缘层将第一电极的一端和第二电极的一端隔开绝缘;同理,第二外层绝缘层将第一电极的另一端和第二电极的另一端隔开绝缘;这样,第一外层绝缘层和第二外层绝缘层共同将第一电极和第二电极隔开;由于介质层填充于第一电极、第一外层绝缘层、第二电极和第二外层绝缘层共同围成的容纳腔内,且介质层包括半固化片层和两个介质层本体,两个介质层本体分别位于半固化片层的两侧,且任一介质层本体邻近半固化片层的一侧设有至少一第一集成电路层和至少一第二集成电路层,使每一介质层本体与半固化片层之间均设有至少一第一集成电路层和至少一第二集成电路层,又由于每一第一集成电路层和每一第二集成电路层均呈弯折状,使每一第一集成电路层和每一第二集成电路层均具有较大的面积,而每一第一集成电路层与第一电极电连接,每一第二集成电路层与第二电极电连接,使第一电极和第二电极具有较大正对面积,改变了电容器在一定体积条件下受集成电路的自身尺寸限制的问题,使集成电路的电容器的电容值较大。
附图说明
图1为一实施例的电容器的示意图;
图2为图1所示电容器的剖视图;
图3为图1所示电容器的任一介质层本体的第一集成电路层和第二集成电路层的示意图;
图4为图1所示电容器的第一电极的第一覆盖层的剖视图;
图5为图1所示电容器的第二电极的第二覆盖层的剖视图;
图6为用于制造图1所示电容器方法的流程图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对电容器及其制造方法进行更全面的描述。附图中给出了电容器及其制造方法的首选实施例。但是,电容器及其制造方法可以采用许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对电容器及其制造方法的公开内容更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在电容器及其制造方法的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
一实施例是,一种电容器包括第一电极、第二电极、第一外层绝缘层、第二外层绝缘层以及介质层;所述第二电极与所述第一电极相对设置;所述第一外层绝缘层的两边分别与所述第一电极的一端和所述第二电极的一端连接;所述第二外层绝缘层的两边分别与所述第一电极的另一端和所述第二电极的另一端连接;所述第一电极、所述第一外层绝缘层、所述第二电极和所述第二外层绝缘层共同围成容纳腔;所述介质层填充于所述容纳腔内,所述介质层包括半固化片层和两个介质层本体,两个所述介质层本体分别位于所述半固化片层的两侧,任一所述介质层本体邻近所述半固化片层的一侧设有至少一所述第一集成电路层和至少一所述第二集成电路层,每一所述第一集成电路层和每一所述第二集成电路层均呈弯折状,每一所述第一集成电路层与所述第一电极电连接,每一所述第二集成电路层与所述第二电极电连接。
如图1所示,一实施例的电容器10包括第一电极100、第二电极200、第一外层绝缘层300、第二外层绝缘层400以及介质层500。所述第二电极与所述第一电极相对设置。所述第一外层绝缘层的两边分别与所述第一电极的一端和所述第二电极的一端连接。所述第二外层绝缘层的两边分别与所述第一电极的另一端和所述第二电极的另一端连接。同时参见图2,所述第一电极、所述第一外层绝缘层、所述第二电极和所述第二外层绝缘层共同围成容纳腔10a。
如图2所示,在其中一个实施例中,所述介质层填充于所述容纳腔内。所述介质层500包括半固化片层510和两个介质层本体520,两个所述介质层本体分别位于所述半固化片层的两侧。两个所述介质层本体分别为第一介质层本体520A和第二介质层本体520B。第一介质层本体、半固化片层和第二介质层本体层叠设置,形成介质层。由于介质层为多层结构,这样在容纳腔内体积一定的条件下,电容器具有较好的储电性能。
如图2与图3所示,在其中一个实施例中,任一所述介质层本体520邻近所述半固化片层510的一侧设有至少一所述第一集成电路层522和至少一所述第二集成电路层524。各所述第一集成电路层和各所述第二集成电路层相互间隔。每一所述第一集成电路层和每一所述第二集成电路层均呈弯折状,使每一第一集成电路层和每一第二集成电路层均具有较大的面积。每一所述第一集成电路层与所述第一电极电连接。每一所述第二集成电路层与所述第二电极电连接。这样,在一定体积的容纳腔内,第一电极与第二电极之间的正对面积较大,使电容器的储电性能更加稳定,即使电容器的电容值更大。在其中一个实施例中,第一集成电路层和第二集成电路层均呈S型,使第一集成电路层和第二集成电路层的面积较大且容易制作。
为使电容器的结构较紧凑且电容值较大,在其中一个实施例中,所述第一集成电路层与所述第二集成电路层层叠设置且互不接触,即第一集成电路层的延伸方向所在的平面与第二集成电路层的延伸方向所在的平面相互平行,使电容器的结构较紧凑且电容值较大。
在其中一个实施例中,任一所述介质层本体邻近所述半固化片层的一侧设有多个所述第一集成电路层和多个所述第二集成电路层,即位于同一介质层本体的第一集成电路层和第二集成电路层的数目均为多个。位于同一介质层本体的多个所述第一集成电路层与多个所述第二集成电路层间隔设置,进一步地提高了电容器的储电性能。在本实施例中,每一介质层本体邻近半固化片层的一侧设有多个第一集成电路层和多个第二集成电路层,且位于同一介质层本体的多个第一集成电路层和多个第二集成电路层间隔分布,即位于同一介质层本体的相邻两个第一集成电路层被一个第二集成电路层隔开。为进一步地改善电容器的储电性能,在其中一个实施例中,任意邻近的第一集成电路层与第二集成电路层之间的距离相等,使电容器具有更好的储电性能。
如图3所示,在其中一个实施例中,位于同一所述介质层本体的邻近的所述第一集成电路层522与所述第二集成电路层524部分错开设置,即位于同一介质层本体的任一第一集成电路层的部分与任一第二集成电路层的部分并未对应,增大了电容器内的集成电路层的面积,进而提高了电容器的储电性能。
如图2所示,在其中一个实施例中,沿垂直于所述第一外层绝缘层的延伸方向的截面方向上的两个分别位于不同介质层本体的所述第一集成电路层正对设置,以便电容器更好地储能。在本实施例中,截面方向同时垂直于第一外层绝缘层和第二外层绝缘层的延伸方向。在其中一个实施例中,沿垂直于所述第一外层绝缘层的延伸方向的截面方向上的两个分别位于不同介质层本体的所述第二集成电路层正对设置,以便电容器更好地储能。
如图2所示,为使位于半固化片层两侧的第一集成电路层导通,在其中一个实施例中,位于所述半固化片层两侧的所述第一集成电路层通过所述半固化片层510的过孔512导通,使位于半固化片层两侧的第一集成电路层导通。
为使位于半固化片层两侧的第二集成电路层导通,在其中一个实施例中,位于所述半固化片层两侧的所述第二集成电路层通过所述半固化片层的过孔导通,使位于半固化片层两侧的第二集成电路层导通。
在其中一个实施例中,任一所述第一集成电路层的线路的线宽精度为±0.02mm,使第一集成电路层的线宽偏差较小,即使第一集成电路层的线宽较为均匀,确保第一集成电路层具有较好的储电性能。在其中一个实施例中,任一所述第二集成电路层的线路的线宽精度为±0.02mm,使第二集成电路层的线宽偏差较小,即使第二集成电路层的线宽较为均匀,并使第二集成电路层的线路的线宽精度与第一集成电路层的线宽精度的差距较小,确保第二集成电路层具有较好的储电性能。在其中一个实施例中,任一第一集成电路层的表面铜厚度极差小于或等于3μm,使第一集成电路层的表面铜厚度偏差较小,整体结构较为平整。在其中一个实施例中,任一第二集成电路层的表面铜厚度极差小于或等于3μm,使第二集成电路层的表面铜厚度偏差较小,整体结构较为平整。
如图1所示,在其中一个实施例中,所述第一电极100包括第一电极基层110和第一覆盖层120。所述第一覆盖层覆盖于所述第一电极基层,即第一覆盖层位于第一电极基层的外侧。所述第一覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接。每一所述第一集成电路层与所述第一电极基层连接,使任一第一集成电路层与第一电极电连接。在本实施例中,第一电极基层为铜层。在其中一个实施例中,第一覆盖层包括镍金层或镍钯金层或镍银层中的至少一种,使第一电极具有较好的导电性能。
如图1所示,在其中一个实施例中,所述第二电极200包括第二电极基层210和第二覆盖层220,所述第二覆盖层覆盖于所述第二电极基层,所述第二覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接,每一所述第二集成电路层与所述第二电极基层连接,使任一第二集成电路层与第二电极电连接。在本实施例中,第二电极基层为铜层。在其中一个实施例中,第二覆盖层包括镍金层或镍钯金层或镍银层中的至少一种,使第二电极具有较好的导电性能。
在其中一个实施例中,第一覆盖层包覆第一电极基层,且第一覆盖层分别与第一电极基层和第一外层绝缘层隔开,避免第一外层绝缘层进入至第一电极基层与介质层之间而影响第一电极基层与介质层的连接强度。在其中一个实施例中,第一覆盖层和第一电极基层均呈弯折状。如图4所示,在本实施例中,第一覆盖层120包括依次连接的第一顶部122、第一垂直面部124和第一底部126,第一顶部和第一底部相对于第一垂直面部对称设置。在其中一个实施例中,第一垂直面部的粗糙度小于或等于3.5μm,使第一垂直面部较为平整。在其中一个实施例中,第一顶部、第一垂直面部和第一底部的粗糙度小于或等于3μm,使第一覆盖层与第一电极基层较好地接触。在其中一个实施例中,与第一电极基层接触的介质层的粗糙度小于或等于10μm,使第一电极基层与介质层较好的接触连接。
在其中一个实施例中,第二覆盖层包覆第二电极基层,且第二覆盖层分别与第二电极基层和第二外层绝缘层隔开,避免第二外层绝缘层进入至第二电极基层与介质层之间而影响第二电极基层与介质层的连接强度。在其中一个实施例中,第二覆盖层和第二电极基层均呈弯折状。如图5所示,在本实施例中,第二覆盖层220包括依次连接的第二顶部222、第二垂直面部224和第二底部226,第二顶部和第二底部相对于第二垂直面部对称设置。在其中一个实施例中,第二垂直面部的粗糙度小于或等于3.5μm,使第二垂直面部较为平整。在其中一个实施例中,第二顶部、第二垂直面部和第二底部的粗糙度小于或等于3μm,使第二覆盖层与第二电极基层较好地接触。在其中一个实施例中,与第二电极基层的介质层的粗糙度小于或等于10μm,使第二电极基层与介质层较好的接触连接。
在其中一个实施例中,第一外层绝缘层包括热固型环氧树脂油墨或感光型环氧树脂油墨中的至少一种,使第一外层绝缘层具有较好的绝缘性能。在本实施例中,第一外层绝缘层为热固型环氧树脂油墨。在其中一个实施例中,第一外层绝缘层的厚度为10μm~20μm。在本实施例中,第一外层绝缘层的厚度为15μm。
在其中一个实施例中,第二外层绝缘层包括热固型环氧树脂油墨或感光型环氧树脂油墨中的至少一种,使第二外层绝缘层具有较好的绝缘性能。在本实施例中,第二外层绝缘层为热固型环氧树脂油墨。在其中一个实施例中,第二外层绝缘层的厚度为10μm~20μm。在本实施例中,第二外层绝缘层的厚度为15μm。
在其中一个实施例中,每一所述介质层本体包括环氧树脂层或玻璃纤维层中的至少一种。在本实施例中,每一所述介质层本体为环氧树脂层。在其他实施例中,每一所述介质层本体还可以为环氧树脂层与玻璃纤维层的组合层。
在其中一个实施例中,半固化片层包括环氧树脂层或丙烯酸树脂层中的至少一种。在本实施例中,半固化片层为环氧树脂层。
如图6所示,本发明还提供一种电容器的制造方法,用于制造上述任一实施例所述的电容器。在其中一个实施例中,所述制造方法包括以下步骤的部分或全部。
S101,提供半固化片层和两个介质层本体。在本实施例中,取一张环氧树脂半固化片和两张环氧树脂板。其中,环氧树脂半固化片为半固化片层,环氧树脂板为介质层本体。具体地,取两张0.25mm厚的18*24英寸的环氧树脂板及一张0.2mm厚的环氧树脂半固化片。每一张环氧树脂板的铜厚为H/H。在其他实施例中,环氧树脂半固化片可以用丙烯酸树脂半固化片来替代。环氧树脂板也可以用环氧树脂与玻璃纤维复合板来替代。
S103,于每一所述介质层本体的一侧形成弯折状的第一集成电路层和弯折状的第二集成电路层。通过PCB制程于每一所述介质层本体的一侧形成弯折状的第一集成电路层和弯折状的第二集成电路层,以在0.25mm的环氧树脂板的介电层的一面铜箔上形成弯折状的第一集成电路层和弯折状的第二集成电路层。在本实施例中,PCB制程包括线路工艺、蚀刻工艺、退膜工艺和检验工艺。在其中一个实施例中,第一集成电路层和第二集成电路层均呈S型,使第一集成电路层和第二集成电路层的面积较大且容易制作。
S105,将所述半固化片层和两个所述介质层本体压合于一起,形成所述电容器的基板,使每一所述介质层本体形成的所述第一集成电路层和所述第二集成电路层邻近所述半固化片层。在其中一个实施例中,通过覆铜板压合机在加热加压条件下将所述半固化片层和两个所述介质层本体压合于一起。在本实施例中,在加热加压条件下将0.2mm环氧树脂半固化片和两张0.25mm环氧树脂板压合在一起,每张0.25mm环氧树脂板有弯折状的第一集成电路层和弯折状的第二集成电路层的一面向内,未形成弯折状的第一集成电路层和弯折状的第二集成电路层的一面向外,形成1.0mm厚的集成电路电容器的基板。
S107,于所述基板的两侧分别加工出第一贯穿面和第二贯穿面。其中,所述第一贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第一集成电路层裸露于所述第一贯穿面。所述第二贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第二集成电路层裸露于所述第二贯穿面。
在其中一个实施例中,在基板的两侧钻穿,以加工出第一贯穿面和第二贯穿面。具体地,采用激光加工工艺在基板的两侧钻穿,确保第一贯穿面和第二贯穿面的平整性。
在其中一个实施例中,于所述基板的两侧分别加工出第一贯穿面和第二贯穿面的步骤S107之后,制造方法还包括步骤:去除所述第一贯穿面上的所述第一集成电路层处的胶渍,以及去除第二贯穿面上的所述第二集成电路层处的胶渍。进一步地,采用等离子除胶工艺去除所述贯穿面上所述第一集成电路层和所述第二集成电路层处的胶渍,以将贯穿面上第一集成电路层和第二集成电路层处的胶渍的去除干净,确保第一集成电路层的连接位置和第二集成电路层的连接位置的连接要求,使第一集成电路层的连接位置和第二集成电路层的连接位置裸露出干净的铜层,且第一电极表面的粗糙度小于或等于10μm。
S109,于所述第一贯穿面形成与所述第一集成电路层电连接的第一电极基层,并在所述第二贯穿面形成与所述第二集成电路层电连接的第二电极基层。通过沉铜工艺或电镀铜工艺于所述第一贯穿面形成与所述第一集成电路层电连接的第一电极基层,并在所述第二贯穿面形成与所述第二集成电路层电连接的第二电极基层,以在第一贯穿面和第二贯穿面形成均匀的铜层。在其中一个实施例中,第一电极和第二电极的厚度为15μm~20μm。在其中一个实施例中,第一电极和第二电极均为铜层,使第一电极与第一集成电路层、第二电极与第二集成电路层具有较好的导电性能。在其中一个实施例中,第一电极和第二电极的表面粗糙度小于或等于3.5μm,使第一电极和第二电极较为平整。
S111,于其中一个所述介质层本体的背离所述半固化片层的一侧形成第一外层绝缘层,并于另外一个所述介质层本体的背离所述半固化片层的一侧形成第二外层绝缘层。在其中一个实施例中,所述第一外层绝缘层和所述第二外层绝缘层均通过印刷工艺成型而成。在本实施例中,所述第一外层绝缘层和所述第二外层绝缘层均为热固型环氧树脂油墨。在其中一个实施例中,所述第一外层绝缘层和所述第二外层绝缘层的厚度均为10μm~20μm。
在其中一个实施例中,于其中一个所述介质层本体的背离所述半固化片层的一侧形成所述第一外层绝缘层,并于另外一个所述介质层本体的背离所述半固化片层的一侧形成所述第二外层绝缘层的步骤之后,所述制造方法还包括:在所述第一电极外壁上成型第一覆盖层,并在第二电极外壁上成型第二覆盖层。第一覆盖层和第二覆盖层均为镍金层,提高了第一电极和第二电极的导电性能。其中,镍层的厚度为2.5μm~4.0μm,金层的厚度为0.025μm。在其他实施例中,镍金层可以用银层来替代。
在其中一个实施例中,在所述第一电极外壁上成型第一覆盖层,并在第二电极外壁上成型第二覆盖层的步骤之后,制造方法还包括:对电容器进行激光切割加工,以形成多个多层集成电路电容器。
上述的电容器及其制造方法,第一电极与第二电极相对设置,第一外层绝缘层的两边分别与第一电极的一端和第二电极的一端连接,使第一外层绝缘层将第一电极的一端和第二电极的一端隔开绝缘;同理,第二外层绝缘层将第一电极的另一端和第二电极的另一端隔开绝缘;这样,第一外层绝缘层和第二外层绝缘层共同将第一电极和第二电极隔开;由于介质层填充于第一电极、第一外层绝缘层、第二电极和第二外层绝缘层共同围成的容纳腔内,且介质层包括半固化片层和两个介质层本体,两个介质层本体分别位于半固化片层的两侧,且任一介质层本体邻近半固化片层的一侧设有至少一第一集成电路层和至少一第二集成电路层,使每一介质层本体与半固化片层之间均设有至少一第一集成电路层和至少一第二集成电路层,又由于每一第一集成电路层和每一第二集成电路层均呈弯折状,使每一第一集成电路层和每一第二集成电路层均具有较大的面积,而每一第一集成电路层与第一电极电连接,每一第二集成电路层与第二电极电连接,使第一电极和第二电极具有较大正对面积,改变了电容器在一定体积条件下受集成电路的自身尺寸限制的问题,使集成电路的电容器的电容值较大。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种电容器,其特征在于,包括:
第一电极;
第二电极,所述第二电极与所述第一电极相对设置;
第一外层绝缘层,所述第一外层绝缘层的两边分别与所述第一电极的一端和所述第二电极的一端连接;
第二外层绝缘层,所述第二外层绝缘层的两边分别与所述第一电极的另一端和所述第二电极的另一端连接;所述第一电极、所述第一外层绝缘层、所述第二电极和所述第二外层绝缘层共同围成容纳腔;
介质层,所述介质层填充于所述容纳腔内,所述介质层包括半固化片层和两个介质层本体,两个所述介质层本体分别位于所述半固化片层的两侧,任一所述介质层本体邻近所述半固化片层的一侧设有至少一第一集成电路层和至少一第二集成电路层,各所述第一集成电路层和各所述第二集成电路层相互间隔,每一所述第一集成电路层和每一所述第二集成电路层均呈弯折状,每一所述第一集成电路层与所述第一电极电连接,每一所述第二集成电路层与所述第二电极电连接;
其中,所述半固化片层和两个所述介质层本体压合于一起,以形成所述电容器的基板。
2.根据权利要求1所述的电容器,其特征在于,所述第一集成电路层与所述第二集成电路层层叠设置且互不接触。
3.根据权利要求1所述的电容器,其特征在于,所述第一集成电路层与所述第二集成电路层均呈S型。
4.根据权利要求1至3中任一项所述的电容器,其特征在于,任一所述介质层本体邻近所述半固化片层的一侧设有多个所述第一集成电路层和多个所述第二集成电路层,位于同一介质层本体的多个所述第一集成电路层与多个所述第二集成电路层间隔设置。
5.根据权利要求4所述的电容器,其特征在于,位于同一所述介质层本体的邻近的所述第一集成电路层与所述第二集成电路层部分错开设置。
6.根据权利要求5所述的电容器,其特征在于,沿垂直于所述第一外层绝缘层的延伸方向的截面方向上的两个分别位于不同介质层本体的所述第一集成电路层正对设置。
7.根据权利要求1至3中任一项所述的电容器,其特征在于,位于所述半固化片层两侧的所述第一集成电路层通过所述半固化片层的过孔导通。
8.根据权利要求1至3中任一项所述的电容器,其特征在于,任一所述第一集成电路层的线路的线宽的最大误差为±0.02mm;任一所述第二集成电路层的线路的线宽的最大误差为±0.02mm。
9.根据权利要求1至3中任一项所述的电容器,其特征在于,所述第一电极包括第一电极基层和第一覆盖层,所述第一覆盖层覆盖于所述第一电极基层,所述第一覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接,每一所述第一集成电路层与所述第一电极基层连接;
所述第二电极包括第二电极基层和第二覆盖层,所述第二覆盖层覆盖于所述第二电极基层,所述第二覆盖层的两端分别与所述第一外层绝缘层和所述第二外层绝缘层连接,每一所述第二集成电路层与所述第二电极基层连接。
10.一种电容器的制造方法,其特征在于,包括:
提供半固化片层和两个介质层本体;
于每一所述介质层本体的一侧形成弯折状的第一集成电路层和弯折状的第二集成电路层;
将所述半固化片层和两个所述介质层本体压合于一起,形成所述电容器的基板,使每一所述介质层本体形成的所述第一集成电路层和所述第二集成电路层邻近所述半固化片层;
于所述基板的两侧分别加工出第一贯穿面和第二贯穿面;其中,所述第一贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第一集成电路层裸露于所述第一贯穿面;所述第二贯穿面分别贯穿第一个所述介质层本体、所述半固化片层和第二个所述介质层本体,使所述第二集成电路层裸露于所述第二贯穿面;
于所述第一贯穿面形成与所述第一集成电路层电连接的第一电极基层,并在所述第二贯穿面形成与所述第二集成电路层电连接的第二电极基层;
于其中一个所述介质层本体的背离所述半固化片层的一侧形成第一外层绝缘层,并于另外一个所述介质层本体的背离所述半固化片层的一侧形成第二外层绝缘层。
CN201910427171.5A 2019-05-22 2019-05-22 电容器及其制造方法 Active CN111986925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910427171.5A CN111986925B (zh) 2019-05-22 2019-05-22 电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910427171.5A CN111986925B (zh) 2019-05-22 2019-05-22 电容器及其制造方法

Publications (2)

Publication Number Publication Date
CN111986925A CN111986925A (zh) 2020-11-24
CN111986925B true CN111986925B (zh) 2022-05-17

Family

ID=73436297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910427171.5A Active CN111986925B (zh) 2019-05-22 2019-05-22 电容器及其制造方法

Country Status (1)

Country Link
CN (1) CN111986925B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732224A (zh) * 2002-12-27 2006-02-08 Tdk株式会社 树脂组合物、固化树脂、薄片状固化树脂、层压体、半固化片、电子器件以及多层基板
CN1832664A (zh) * 2005-03-11 2006-09-13 三星电机株式会社 具有嵌入式多层无源器件的印刷电路板的制造方法
CN101243527A (zh) * 2005-08-19 2008-08-13 株式会社村田制作所 层叠陶瓷电容器
CN205069629U (zh) * 2015-10-13 2016-03-02 格科微电子(上海)有限公司 金属层-绝缘层-金属层电容器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110312152A1 (en) * 2010-06-16 2011-12-22 Kim Yoon-Hae Methods of Fabricating Integrated Circuit Devices Using Selective Etching Techniques that Account for Etching Distance Variations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732224A (zh) * 2002-12-27 2006-02-08 Tdk株式会社 树脂组合物、固化树脂、薄片状固化树脂、层压体、半固化片、电子器件以及多层基板
CN1832664A (zh) * 2005-03-11 2006-09-13 三星电机株式会社 具有嵌入式多层无源器件的印刷电路板的制造方法
CN101243527A (zh) * 2005-08-19 2008-08-13 株式会社村田制作所 层叠陶瓷电容器
CN205069629U (zh) * 2015-10-13 2016-03-02 格科微电子(上海)有限公司 金属层-绝缘层-金属层电容器

Also Published As

Publication number Publication date
CN111986925A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
JP6257889B2 (ja) バスバー付きフレキシブルプリント配線板およびその製造方法、並びにバッテリシステム
US9345141B2 (en) Multilayer ceramic capacitor and printed circuit board including the same
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US9240280B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101486979B1 (ko) 적층 세라믹 전자부품의 제조방법
KR20130093034A (ko) 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서
US20140144675A1 (en) Multi-layer printed circuit board and method for manufacturing same
JP2015035497A (ja) 電子部品内蔵配線板
JP2020064945A (ja) 積層セラミック電子部品
JP2000012377A (ja) 積層セラミック電子部品及びその製造方法
CN209912734U (zh) 电容器
KR20170113280A (ko) 적층 커패시터
JP6648832B2 (ja) 多層基板およびその製造方法
CN111986925B (zh) 电容器及其制造方法
JP2006121046A (ja) 回路基板
KR100882608B1 (ko) 캐비티 캐패시터의 제작 방법 및 캐비티 캐패시터가 내장된인쇄회로기판
US9538638B2 (en) High-frequency signal transmission line and electronic device
JP2000195754A (ja) 積層セラミックチップコンデンサアレイ及びその製造方法
KR101292775B1 (ko) 대용량 패키지형 적층 박막 커패시터
JP2017157793A (ja) 電子部品内蔵基板
JP6258437B2 (ja) バスバー付きフレキシブルプリント配線板の製造方法
US7871892B2 (en) Method for fabricating buried capacitor structure
CN106341945B (zh) 一种柔性线路板及其制作方法
JP4616016B2 (ja) 回路配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant