JP2000195754A - 積層セラミックチップコンデンサアレイ及びその製造方法 - Google Patents
積層セラミックチップコンデンサアレイ及びその製造方法Info
- Publication number
- JP2000195754A JP2000195754A JP10371674A JP37167498A JP2000195754A JP 2000195754 A JP2000195754 A JP 2000195754A JP 10371674 A JP10371674 A JP 10371674A JP 37167498 A JP37167498 A JP 37167498A JP 2000195754 A JP2000195754 A JP 2000195754A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dielectric layer
- capacitor array
- internal electrodes
- ceramic chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 静電容量の異なるものを含む複数個のコンデ
ンサ素子を一体に備えても簡単な構成により各静電容量
を所望通り設定でき、また、容易に製造できるようにす
る。 【解決手段】 内部電極１…，誘電体層２…を交互に複
数積層させて第１のコンデンサ素子Ｃ１を形成すると共
に、素子相互を区分ける中間の誘電体層３…を介在し、
第２のコンデンサ素子Ｃ２を第１のコンデンサ素子Ｃ１
と同じ方向に積層形成し、この積層の繰返しにより静電
容量の異なるものを含む複数個のコンデンサ素子Ｃ１〜
Ｃ４を各内部電極１…，誘電体層２…の積層方向と同じ
方向に重ねて一体に形成する。
ンサ素子を一体に備えても簡単な構成により各静電容量
を所望通り設定でき、また、容易に製造できるようにす
る。 【解決手段】 内部電極１…，誘電体層２…を交互に複
数積層させて第１のコンデンサ素子Ｃ１を形成すると共
に、素子相互を区分ける中間の誘電体層３…を介在し、
第２のコンデンサ素子Ｃ２を第１のコンデンサ素子Ｃ１
と同じ方向に積層形成し、この積層の繰返しにより静電
容量の異なるものを含む複数個のコンデンサ素子Ｃ１〜
Ｃ４を各内部電極１…，誘電体層２…の積層方向と同じ
方向に重ねて一体に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンデンサ素子を
複数個一体に備える積層セラミックチップコンデンサア
レイ及びその製造方法に関するものである。
複数個一体に備える積層セラミックチップコンデンサア
レイ及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、積層セラミックチップコンデンサ
アレイは、図８で示すように内部電極１０〜１３を一枚
の共通した誘電体層となるセラミックシート１４’の片
面に印刷形成し、図９で示すように誘電体層１４…を隔
て相対向する内部電極１０…〜１３…を誘電体層１４…
と交互に複数積層させて複数個のコンデンサ素子Ｃ１〜
Ｃ４を横並びに備えるコンデンサアレイ素体Ｃを部品本
体とすることにより構成されている(例えば、特開平６
−３１４６３４号)。
アレイは、図８で示すように内部電極１０〜１３を一枚
の共通した誘電体層となるセラミックシート１４’の片
面に印刷形成し、図９で示すように誘電体層１４…を隔
て相対向する内部電極１０…〜１３…を誘電体層１４…
と交互に複数積層させて複数個のコンデンサ素子Ｃ１〜
Ｃ４を横並びに備えるコンデンサアレイ素体Ｃを部品本
体とすることにより構成されている(例えば、特開平６
−３１４６３４号)。
【０００３】そのコンデンサアレイ素体Ｃは、図１０で
示すように複数個の内部電極１０…〜１３…を組みに
縦，横列に整列させて広面積なセラミックシートの片面
に印刷形成し、そのセラミックシートを誘電体層１４と
して内部電極１０…〜１３…と交互になるよう複数積層
させて部品複数個取り用のセラミック積層体Ｃ’として
形成した後、複数個横並びのコンデンサ素子Ｃ１〜Ｃ４
単位にＸ，Ｙ方向に沿って切断することによりコンデン
サアレイ素体Ｃとして製造されている。
示すように複数個の内部電極１０…〜１３…を組みに
縦，横列に整列させて広面積なセラミックシートの片面
に印刷形成し、そのセラミックシートを誘電体層１４と
して内部電極１０…〜１３…と交互になるよう複数積層
させて部品複数個取り用のセラミック積層体Ｃ’として
形成した後、複数個横並びのコンデンサ素子Ｃ１〜Ｃ４
単位にＸ，Ｙ方向に沿って切断することによりコンデン
サアレイ素体Ｃとして製造されている。
【０００４】その積層セラミックチップコンデンサアレ
イにおいて、例えば４個備えるコンデンサ素子Ｃ１〜Ｃ
４のうち、いずれか一つを静電容量の異なるものに形成
する場合、通常の容量設定と同様に、電極パターンの異
なる内部電極を一枚の共通したセラミックシートのシー
ト面に印刷形成するか、及びまたは厚みの異なるセラミ
ックシートを誘電体層として積層するか、更には積層数
を変えることによらなければならない。
イにおいて、例えば４個備えるコンデンサ素子Ｃ１〜Ｃ
４のうち、いずれか一つを静電容量の異なるものに形成
する場合、通常の容量設定と同様に、電極パターンの異
なる内部電極を一枚の共通したセラミックシートのシー
ト面に印刷形成するか、及びまたは厚みの異なるセラミ
ックシートを誘電体層として積層するか、更には積層数
を変えることによらなければならない。
【０００５】然し、上述した積層工程から複数個のコン
デンサ素子Ｃ１〜Ｃ４を横並びに備えるものでは積層数
を変えることによることはできない。また、積層数を同
じにするにしても、厚みの異なるセラミックシートを誘
電体層として積層することによると、各コンデンサ素子
Ｃ１〜Ｃ４独自の誘電率を設定するのが難しい。更に、
電極パターンの異なる内部電極を一枚の共通したセラミ
ックシートのシート面に印刷形成することによれても、
積層にあたっては内部電極のパターンに合わせて方向定
めしなければならないから、面倒な手間が掛かる。
デンサ素子Ｃ１〜Ｃ４を横並びに備えるものでは積層数
を変えることによることはできない。また、積層数を同
じにするにしても、厚みの異なるセラミックシートを誘
電体層として積層することによると、各コンデンサ素子
Ｃ１〜Ｃ４独自の誘電率を設定するのが難しい。更に、
電極パターンの異なる内部電極を一枚の共通したセラミ
ックシートのシート面に印刷形成することによれても、
積層にあたっては内部電極のパターンに合わせて方向定
めしなければならないから、面倒な手間が掛かる。
【０００６】それに加えて、複数個のコンデンサ素子Ｃ
１〜Ｃ４を横並びに備えるものでは相隣接する外部電極
(図示せず)を電気的に分離する必要から、図８で示すよ
うに内部電極１０〜１３の相対向する内部電極１０ａ〜
１３ａの幅Ｗ１よりも引出し電極１０ｂ〜１３ｂの幅Ｗ
２を狭くするよう形成されている。
１〜Ｃ４を横並びに備えるものでは相隣接する外部電極
(図示せず)を電気的に分離する必要から、図８で示すよ
うに内部電極１０〜１３の相対向する内部電極１０ａ〜
１３ａの幅Ｗ１よりも引出し電極１０ｂ〜１３ｂの幅Ｗ
２を狭くするよう形成されている。
【０００７】そのコンデンサアレイ素体Ｃには引出し電
極１０ｂ〜１３ｂの端部を部品素子の端部面に露出する
研磨処理が湿式バレルで施されるが、上述したように引
出し電極１０ｂ〜１３ｂが狭くて細いところから、端部
を露出させるまでに至らず、外部電極との電気的な接続
不良を生ずることにより容量抜けを招く原因となる。
極１０ｂ〜１３ｂの端部を部品素子の端部面に露出する
研磨処理が湿式バレルで施されるが、上述したように引
出し電極１０ｂ〜１３ｂが狭くて細いところから、端部
を露出させるまでに至らず、外部電極との電気的な接続
不良を生ずることにより容量抜けを招く原因となる。
【０００８】また、コンデンサアレイ素体Ｃの切断に際
しても、切断面より引出し電極１０ｂ〜１３ｂの長さに
相当する内部電極１０ａ〜１３ａに至るまで距離が長い
ことから、切断応力の歪みによる切断ズレが引出し電極
１０ｂ〜１３ｂ付近で生じ易く、内部電極の位置ズレや
外観不良を生ずる原因となる。
しても、切断面より引出し電極１０ｂ〜１３ｂの長さに
相当する内部電極１０ａ〜１３ａに至るまで距離が長い
ことから、切断応力の歪みによる切断ズレが引出し電極
１０ｂ〜１３ｂ付近で生じ易く、内部電極の位置ズレや
外観不良を生ずる原因となる。
【０００９】
【発明が解決しようとする課題】本発明は、静電容量の
異なるものを含む複数個のコンデンサ素子を一体に備え
ても簡単な構成により各静電容量を所望通り設定でき、
また、容易に製造可能な積層セラミックチップコンデン
サアレイ及びその製造方法を提供することを目的とす
る。
異なるものを含む複数個のコンデンサ素子を一体に備え
ても簡単な構成により各静電容量を所望通り設定でき、
また、容易に製造可能な積層セラミックチップコンデン
サアレイ及びその製造方法を提供することを目的とす
る。
【００１０】それに加えて、本発明は内部電極を外部電
極と電気的に確実に接続可能な積層セラミックチップコ
ンデンサアレイを提供することを目的とする。
極と電気的に確実に接続可能な積層セラミックチップコ
ンデンサアレイを提供することを目的とする。
【００１１】更に、本発明は静電容量の異なるものを含
む複数個のコンデンサ素子を一体に備えるコンデンサア
レイ素体を多数個一括で容易に生産可能な積層セラミッ
クチップコンデンサアレイの製造方法を提供することを
目的とする。
む複数個のコンデンサ素子を一体に備えるコンデンサア
レイ素体を多数個一括で容易に生産可能な積層セラミッ
クチップコンデンサアレイの製造方法を提供することを
目的とする。
【００１２】
【課題を解決するための手段】本発明の請求項１に係る
積層セラミックチップコンデンサアレイにおいては、素
子相互を区分ける中間の誘電体層を介在し、静電容量の
異なるものを含む複数個のコンデンサ素子を各内部電
極，誘電体層の積層方向と同じ方向に重ねて一体に設け
ることにより構成されている。
積層セラミックチップコンデンサアレイにおいては、素
子相互を区分ける中間の誘電体層を介在し、静電容量の
異なるものを含む複数個のコンデンサ素子を各内部電
極，誘電体層の積層方向と同じ方向に重ねて一体に設け
ることにより構成されている。
【００１３】本発明の請求項２に係る積層セラミックチ
ップコンデンサアレイにおいては、相対向する電極部分
の幅よりも側方に延びる引出し電極を有する内部電極を
誘電体層と交互に複数積層させて各コンデンサ素子を形
成すると共に、各外部電極を内部電極と平行方向に亘ら
せて中間の誘電体層で区分ける各コンデンサ素子の両端
部面に設けることにより構成されている。
ップコンデンサアレイにおいては、相対向する電極部分
の幅よりも側方に延びる引出し電極を有する内部電極を
誘電体層と交互に複数積層させて各コンデンサ素子を形
成すると共に、各外部電極を内部電極と平行方向に亘ら
せて中間の誘電体層で区分ける各コンデンサ素子の両端
部面に設けることにより構成されている。
【００１４】本発明の請求項３に係る積層セラミックチ
ップコンデンサアレイの製造方法においては、内部電
極，誘電体層を交互に複数積層させて第１のコンデンサ
素子を形成すると共に、素子相互を区分ける中間の誘電
体層を介在し、第２のコンデンサ素子を第１のコンデン
サ素子と同じ方向に積層形成し、この積層の繰返しによ
り静電容量の異なるものを含む複数個のコンデンサ素子
を各内部電極，誘電体層の積層方向と同じ方向に重ねて
一体に形成するようにされている。
ップコンデンサアレイの製造方法においては、内部電
極，誘電体層を交互に複数積層させて第１のコンデンサ
素子を形成すると共に、素子相互を区分ける中間の誘電
体層を介在し、第２のコンデンサ素子を第１のコンデン
サ素子と同じ方向に積層形成し、この積層の繰返しによ
り静電容量の異なるものを含む複数個のコンデンサ素子
を各内部電極，誘電体層の積層方向と同じ方向に重ねて
一体に形成するようにされている。
【００１５】本発明の請求項４に係る積層セラミックチ
ップコンデンサアレイの製造方法においては、複数個の
内部電極を縦，横列に整列させて広面積なセラミックシ
ートの片面に印刷形成し、そのセラミックシートを誘電
体層として内部電極と交互になるよう複数積層させて第
１のコンデンサ素子多数個取り用を形成すると共に、素
子多数個取り用相互を区分ける中間の誘電体層を介在
し、第２のコンデンサ素子多数個取り用を第１のコンデ
ンサ素子多数個取り用と同じ方向に積層形成し、この積
層の繰返しにより素子多数個取り用のコンデンサアレイ
積層体を形成した後に内部電極の各積層列単位でＸ，Ｙ
方向に沿って切断し、静電容量の異なるコンデンサ素子
を含む複数個のコンデンサアレイ素体を多数個一括に得
るようにされている。
ップコンデンサアレイの製造方法においては、複数個の
内部電極を縦，横列に整列させて広面積なセラミックシ
ートの片面に印刷形成し、そのセラミックシートを誘電
体層として内部電極と交互になるよう複数積層させて第
１のコンデンサ素子多数個取り用を形成すると共に、素
子多数個取り用相互を区分ける中間の誘電体層を介在
し、第２のコンデンサ素子多数個取り用を第１のコンデ
ンサ素子多数個取り用と同じ方向に積層形成し、この積
層の繰返しにより素子多数個取り用のコンデンサアレイ
積層体を形成した後に内部電極の各積層列単位でＸ，Ｙ
方向に沿って切断し、静電容量の異なるコンデンサ素子
を含む複数個のコンデンサアレイ素体を多数個一括に得
るようにされている。
【００１６】
【発明の実施の形態】以下、図１〜図５を参照して説明
すると、図１は本発明に係る積層セラミックチップコン
デンサアレイを構成するコンデンサアレイ素体Ｃの内部
構造を示す。このコンデンサアレイ素体Ｃは、静電容量
の異なるものを含む複数個のコンデンサ素子Ｃ１〜Ｃ４
を一体に備えることにより構成されている。
すると、図１は本発明に係る積層セラミックチップコン
デンサアレイを構成するコンデンサアレイ素体Ｃの内部
構造を示す。このコンデンサアレイ素体Ｃは、静電容量
の異なるものを含む複数個のコンデンサ素子Ｃ１〜Ｃ４
を一体に備えることにより構成されている。
【００１７】そのコンデンサアレイ素体Ｃは、内部電極
１…，誘電体層２…を複数交互に積層されて形成した第
１のコンデンサ素子Ｃ１と、素子相互を区分ける中間の
誘電体層３と、第１のコンデンサ素子Ｃ１と同じ方向に
積層形成した第２のコンデンサ素子Ｃ２と、更に必要な
コンデンサ素子Ｃ３，Ｃ４…から静電容量の異なるもの
を含む複数個のコンデンサ素子Ｃ１〜Ｃ４を各内部電極
１…，誘電体層２…の積層方向と同じ方向に重ねて一体
に備えることにより形成されている。
１…，誘電体層２…を複数交互に積層されて形成した第
１のコンデンサ素子Ｃ１と、素子相互を区分ける中間の
誘電体層３と、第１のコンデンサ素子Ｃ１と同じ方向に
積層形成した第２のコンデンサ素子Ｃ２と、更に必要な
コンデンサ素子Ｃ３，Ｃ４…から静電容量の異なるもの
を含む複数個のコンデンサ素子Ｃ１〜Ｃ４を各内部電極
１…，誘電体層２…の積層方向と同じ方向に重ねて一体
に備えることにより形成されている。
【００１８】内部電極は、ニッケル等の導電性ペースト
を誘電体層となるセラミックシートの片面にスクリーン
印刷することにより形成されている。これは一つのコン
デンサ素子用とし、内部電極１…を同じ電極パターンで
誘電体層となる均一厚みのセラミックシートの片面に印
刷したものを複数枚用意する。また、静電容量の異なる
別のコンデンサ素子積層用とし、内部電極を前者と異な
る電極パターンで前者と同じ厚みのセラミックシートに
印刷し、或いは、内部電極を前者と同じ電極パターンで
または異なる電極パターンで厚みの異なるセラミックシ
ートの片面に印刷したものを複数枚用意する。
を誘電体層となるセラミックシートの片面にスクリーン
印刷することにより形成されている。これは一つのコン
デンサ素子用とし、内部電極１…を同じ電極パターンで
誘電体層となる均一厚みのセラミックシートの片面に印
刷したものを複数枚用意する。また、静電容量の異なる
別のコンデンサ素子積層用とし、内部電極を前者と異な
る電極パターンで前者と同じ厚みのセラミックシートに
印刷し、或いは、内部電極を前者と同じ電極パターンで
または異なる電極パターンで厚みの異なるセラミックシ
ートの片面に印刷したものを複数枚用意する。
【００１９】そのセラミックシートは広面積なものを用
意し、内部電極１…は図２で示すように同じ電極パター
ンで複数縦，横列に整列させて広面積なセラミックシー
ト２’の片面に印刷することにより素子多数個取り用と
して形成する。また、静電容量の異なるものについて
も、上述したように電極パターンの異なる内部電極を形
成し及びまたは厚みの異なるセラミックシートを積層し
或いは積層数を変えることにより素子多数個取り用とし
て形成する。
意し、内部電極１…は図２で示すように同じ電極パター
ンで複数縦，横列に整列させて広面積なセラミックシー
ト２’の片面に印刷することにより素子多数個取り用と
して形成する。また、静電容量の異なるものについて
も、上述したように電極パターンの異なる内部電極を形
成し及びまたは厚みの異なるセラミックシートを積層し
或いは積層数を変えることにより素子多数個取り用とし
て形成する。
【００２０】その他に、内部電極を設けないものとして
素子相互を区分ける中間の誘電体層並びに積層セラミッ
クチップコンデンサアレイの最外層となる保護層のセラ
ミックシートを用意する。
素子相互を区分ける中間の誘電体層並びに積層セラミッ
クチップコンデンサアレイの最外層となる保護層のセラ
ミックシートを用意する。
【００２１】そのセラミックシートからは、図３で示す
ように内部電極１…と誘電体層２…とが交互になるよう
複数積層させて第１のコンデンサ素子多数個取り用
Ｃ１’を形成すると共に、素子多数個取り用相互を区分
ける中間の誘電体層３を介在し、第２のコンデンサ素子
多数個取り用Ｃ２’を第１のコンデンサ素子多数個取り
用Ｃ１’と同じ方向に積層させて形成する。
ように内部電極１…と誘電体層２…とが交互になるよう
複数積層させて第１のコンデンサ素子多数個取り用
Ｃ１’を形成すると共に、素子多数個取り用相互を区分
ける中間の誘電体層３を介在し、第２のコンデンサ素子
多数個取り用Ｃ２’を第１のコンデンサ素子多数個取り
用Ｃ１’と同じ方向に積層させて形成する。
【００２２】その積層の繰返しにより、部品多数個取り
用のコンデンサアレイ積層体Ｃ’として静電容量の異な
るものを含む複数個のコンデンサ素子Ｃ３’，Ｃ４’を
各内部電極１…，誘電体層２…の積層方向と同じ方向に
重ねて一体に形成する。また、最外層には保護層４，５
を積層することにより部品多数個取り用のコンデンサア
レイ積層体Ｃ’として作製すればよい。
用のコンデンサアレイ積層体Ｃ’として静電容量の異な
るものを含む複数個のコンデンサ素子Ｃ３’，Ｃ４’を
各内部電極１…，誘電体層２…の積層方向と同じ方向に
重ねて一体に形成する。また、最外層には保護層４，５
を積層することにより部品多数個取り用のコンデンサア
レイ積層体Ｃ’として作製すればよい。
【００２３】その部品多数個取り用のコンデンサアレイ
積層体Ｃ’は乾燥処理した後、図４で示すように積層さ
れた内部電極１…の各列単位でＸ，Ｙ方向に沿って切断
することにより、図１で示すように静電容量の異なるコ
ンデンサ素子を含む複数個Ｃ １〜Ｃ４を一体に形成した
コンデンサアレイ素体Ｃとして多数個を一括に得ること
ができる。
積層体Ｃ’は乾燥処理した後、図４で示すように積層さ
れた内部電極１…の各列単位でＸ，Ｙ方向に沿って切断
することにより、図１で示すように静電容量の異なるコ
ンデンサ素子を含む複数個Ｃ １〜Ｃ４を一体に形成した
コンデンサアレイ素体Ｃとして多数個を一括に得ること
ができる。
【００２４】そのコンデンサアレイ素体Ｃは静電容量の
異なるコンデンサ素体を含んでいても、単なる積層手段
を適用するだけで形成できるから、素体全体としても容
易に形成することができる。
異なるコンデンサ素体を含んでいても、単なる積層手段
を適用するだけで形成できるから、素体全体としても容
易に形成することができる。
【００２５】内部電極１…としては、図２で示すないに
電極の印刷パターンから、図５で示すように相対向する
電極部分１ａの幅よりも側方に延びる引出し電極１ｂを
有する略Ｔ字状のものを設けるとよい。この内部電極１
…は引出し電極１ｂの両端部がコンデンサアレイ素体Ｃ
の切断面である端部面に近接位置するため、湿式バレル
で研磨処理をコンデンサアレイ素体Ｃに施すことによ
り、引出し電極１ｂの両端部をコンデンサアレイ素体Ｃ
の端部面に確実に露出できる。
電極の印刷パターンから、図５で示すように相対向する
電極部分１ａの幅よりも側方に延びる引出し電極１ｂを
有する略Ｔ字状のものを設けるとよい。この内部電極１
…は引出し電極１ｂの両端部がコンデンサアレイ素体Ｃ
の切断面である端部面に近接位置するため、湿式バレル
で研磨処理をコンデンサアレイ素体Ｃに施すことによ
り、引出し電極１ｂの両端部をコンデンサアレイ素体Ｃ
の端部面に確実に露出できる。
【００２６】それに加えて、引出し電極１ｂが相対向す
る電極部分１ａの幅よりも側方に延びる電極パターンに
形成されているから、部品多数個取り用のコンデンサア
レイ積層体Ｃ’の切断に伴う応力の歪みによる切断ズレ
が引出し電極１ｂ付近で生ずるのを防げ、内部電極の位
置ズレや外観不良の発生を防止できる。
る電極部分１ａの幅よりも側方に延びる電極パターンに
形成されているから、部品多数個取り用のコンデンサア
レイ積層体Ｃ’の切断に伴う応力の歪みによる切断ズレ
が引出し電極１ｂ付近で生ずるのを防げ、内部電極の位
置ズレや外観不良の発生を防止できる。
【００２７】その内部電極１…としては、図６で示すよ
うに相対向する電極部分１ａより狭幅な連続部分１ｃを
介して側方に延びる引出し電極１ｂを設ける電極パター
ンに形成することもできる。
うに相対向する電極部分１ａより狭幅な連続部分１ｃを
介して側方に延びる引出し電極１ｂを設ける電極パター
ンに形成することもできる。
【００２８】その相対向する電極部分１ａより側方に延
びる引出し電極１ｂを有する内部電極１を設けたもの
（本発明）と、図８で示すように内部電極１０の相対向
する電極部分１０ａから狭幅な引出し電極１０ｂを設け
たもの（従来品）について、湿式バレルによる研磨処理
を１００個ずつ施し、所定時間の経過毎に、引出し電極
の露出具合から研磨不足分を残量として検査したとこ
ろ、次の表１で示す通りであった。
びる引出し電極１ｂを有する内部電極１を設けたもの
（本発明）と、図８で示すように内部電極１０の相対向
する電極部分１０ａから狭幅な引出し電極１０ｂを設け
たもの（従来品）について、湿式バレルによる研磨処理
を１００個ずつ施し、所定時間の経過毎に、引出し電極
の露出具合から研磨不足分を残量として検査したとこ
ろ、次の表１で示す通りであった。
【００２９】
【表１】
【００３０】この表１から明らかなように、本発明の相
対向する電極部分１ａより狭幅な連続部分１ｃを介して
側方に延びる引出し電極１ｂを設ける電極パターンのも
のでは引出し電極１ｂをコンデンサアレイ素体の端部面
に効率よく露出できる。
対向する電極部分１ａより狭幅な連続部分１ｃを介して
側方に延びる引出し電極１ｂを設ける電極パターンのも
のでは引出し電極１ｂをコンデンサアレイ素体の端部面
に効率よく露出できる。
【００３１】そのコンデンサアレイ素体Ｃには焼成処理
を施した後、図７で示すように外部電極６ａ，６ｂ〜９
ａ，９ｂを両端部に形成する。この外部電極６ａ，６ｂ
〜９ａ，９ｂは、銅等の導電性ペーストを塗布焼き付け
て下地電極とし、ニッケルの電解メッキ膜並びにニッケ
ル，錫またはその合金の電解メッキ膜を積層被着するこ
とにより、内部電極１…と平行方向に亘らせて中間の誘
電体層３…で区分ける各コンデンサ素子Ｃ１〜Ｃ４の両
端部面に設けられる。
を施した後、図７で示すように外部電極６ａ，６ｂ〜９
ａ，９ｂを両端部に形成する。この外部電極６ａ，６ｂ
〜９ａ，９ｂは、銅等の導電性ペーストを塗布焼き付け
て下地電極とし、ニッケルの電解メッキ膜並びにニッケ
ル，錫またはその合金の電解メッキ膜を積層被着するこ
とにより、内部電極１…と平行方向に亘らせて中間の誘
電体層３…で区分ける各コンデンサ素子Ｃ１〜Ｃ４の両
端部面に設けられる。
【００３２】このように構成する積層コンデンサアレイ
では、複数個のコンデンサ素子Ｃ１〜Ｃ４のうち、いず
れか一つまたは複数個を静電容量の異なるものとして如
何なる部位に備えても、各内部電極１…，誘電体層２…
の積層方向と同じ方向に重ねて一体に形成することから
簡単な構造により各静電容量を所望通りに設定させて容
易に形成することができる。また、外部電極６ａ，６ｂ
〜９ａ，９ｂは相対抗する電極部分１ａの幅よりも側方
に延びて研磨処理により端部を確実に露出可能な引出し
電極１ｂを有する内部電極１…と電気的に接続すること
により容量抜け等を生ずることがない。
では、複数個のコンデンサ素子Ｃ１〜Ｃ４のうち、いず
れか一つまたは複数個を静電容量の異なるものとして如
何なる部位に備えても、各内部電極１…，誘電体層２…
の積層方向と同じ方向に重ねて一体に形成することから
簡単な構造により各静電容量を所望通りに設定させて容
易に形成することができる。また、外部電極６ａ，６ｂ
〜９ａ，９ｂは相対抗する電極部分１ａの幅よりも側方
に延びて研磨処理により端部を確実に露出可能な引出し
電極１ｂを有する内部電極１…と電気的に接続すること
により容量抜け等を生ずることがない。
【００３３】
【発明の効果】以上の如く、本発明の請求項１に係る積
層セラミックチップコンデンサアレイに依れば、素子相
互を区分ける中間の誘電体層を介在し、静電容量の異な
るものを含む複数個のコンデンサ素子を各内部電極，誘
電体層の積層方向と同じ方向に重ねて一体に設けること
により、静電容量の異なるものを含む複数個のコンデン
サ素子を一体に備えても簡単な構成により各静電容量を
所望通りに設定することができる。
層セラミックチップコンデンサアレイに依れば、素子相
互を区分ける中間の誘電体層を介在し、静電容量の異な
るものを含む複数個のコンデンサ素子を各内部電極，誘
電体層の積層方向と同じ方向に重ねて一体に設けること
により、静電容量の異なるものを含む複数個のコンデン
サ素子を一体に備えても簡単な構成により各静電容量を
所望通りに設定することができる。
【００３４】本発明の請求項２に係る積層セラミックチ
ップコンデンサアレイに依れば、相対抗する電極部分の
幅よりも側方に延びる引出し電極を有する内部電極を誘
電体層と交互に複数積層させて各コンデンサ素子を形成
すると共に、各外部電極を内部電極と平行方向に亘らせ
て中間の誘電体層で区分ける各コンデンサ素子の両端部
面に設けることにより、外部電極を内部電極１と電気的
に確実に接続できて容量抜け等の発生を防ぐことができ
る。
ップコンデンサアレイに依れば、相対抗する電極部分の
幅よりも側方に延びる引出し電極を有する内部電極を誘
電体層と交互に複数積層させて各コンデンサ素子を形成
すると共に、各外部電極を内部電極と平行方向に亘らせ
て中間の誘電体層で区分ける各コンデンサ素子の両端部
面に設けることにより、外部電極を内部電極１と電気的
に確実に接続できて容量抜け等の発生を防ぐことができ
る。
【００３５】本発明の請求項３に係る積層セラミックチ
ップコンデンサアレイの製造法方に依れば、内部電極，
誘電体層を交互に複数積層させて第１のコンデンサ素子
を形成すると共に、素子相互を区分ける中間の誘電体層
を介在し、第２のコンデンサ素子を第１のコンデンサ素
子と同じ方向に積層形成し、この積層の繰返しにより静
電容量の異なるものを含む複数個のコンデンサ素子を各
内部電極，誘電体層の積層方向と同じ方向に重ねて一体
に形成することから、静電容量の異なるものを含む複数
個のコンデンサ素子を一体に備えても各静電容量を所望
通りに設定させて容易に製造することができる。
ップコンデンサアレイの製造法方に依れば、内部電極，
誘電体層を交互に複数積層させて第１のコンデンサ素子
を形成すると共に、素子相互を区分ける中間の誘電体層
を介在し、第２のコンデンサ素子を第１のコンデンサ素
子と同じ方向に積層形成し、この積層の繰返しにより静
電容量の異なるものを含む複数個のコンデンサ素子を各
内部電極，誘電体層の積層方向と同じ方向に重ねて一体
に形成することから、静電容量の異なるものを含む複数
個のコンデンサ素子を一体に備えても各静電容量を所望
通りに設定させて容易に製造することができる。
【００３６】本発明の請求項４に係る積層セラミックチ
ップコンデンサアレイの製造方法に依れば、素子多数個
取り用のコンデンサアレイ積層体を形成し、それを内部
電極の各積層列単位でＸ，Ｙ方向に沿って切断し、静電
容量の異なるコンデンサ素子を含む複数個のコンデンサ
アレイ素体を多数個一括に得ることから、積層セラミッ
クチップコンデンサアレイの生産性を極めて向上するこ
とができる。
ップコンデンサアレイの製造方法に依れば、素子多数個
取り用のコンデンサアレイ積層体を形成し、それを内部
電極の各積層列単位でＸ，Ｙ方向に沿って切断し、静電
容量の異なるコンデンサ素子を含む複数個のコンデンサ
アレイ素体を多数個一括に得ることから、積層セラミッ
クチップコンデンサアレイの生産性を極めて向上するこ
とができる。
【図１】本発明に係る積層セラミックチップコンデンサ
アレイを構成するコンデンサアレイ素体を示す説明図で
ある。
アレイを構成するコンデンサアレイ素体を示す説明図で
ある。
【図２】図１のコンデンサアレイ素体を形成するセラミ
ックシートを内部電極の印刷状態で示す説明図である。
ックシートを内部電極の印刷状態で示す説明図である。
【図３】図１のコンデンサアレイ素体を形成するセラミ
ックシートの積層工程を示す説明図である。
ックシートの積層工程を示す説明図である。
【図４】図１のコンデンサアレイ素体を形成するコンデ
ンサアレイ積層体の切断工程を示す説明図である。
ンサアレイ積層体の切断工程を示す説明図である。
【図５】図１のコンデンサアレイ素体に設けられる内部
電極の一例を示す説明図である。
電極の一例を示す説明図である。
【図６】図１のコンデンサアレイ素体に設けられる内部
電極の別の例を示す説明図である。
電極の別の例を示す説明図である。
【図７】本発明に係る積層セラミックチップコンデンサ
アレイを示す説明図である。
アレイを示す説明図である。
【図８】従来に係る積層セラミックチップコンデンサア
レイを形成するセラミックシートを内部電極の印刷状態
で示す説明図である。
レイを形成するセラミックシートを内部電極の印刷状態
で示す説明図である。
【図９】従来に係る積層セラミックチップコンデンサア
レイを構成するコンデンサアレイ素体を側断面で示す説
明図である。
レイを構成するコンデンサアレイ素体を側断面で示す説
明図である。
【図１０】図９のコンデンサアレイ素体を形成するコン
デンサアレイ積層体の切断工程を示す説明図である。
デンサアレイ積層体の切断工程を示す説明図である。
Ｃ コンデンサアレイ素体 Ｃ１〜Ｃ４ コンデンサ素子 Ｃ’ コンデンサアレイ積層体 Ｃ１’〜Ｃ４’ 素子多数個取り用 １… 内部電極 ２… 誘電体層 ３… 中間の誘電体層 ６ａ，６ｂ〜９ａ，９ｂ 外部電極
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AC01 AC04 AD02 AD04 AF06 AH01 AJ01 AZ01 5E082 AA01 AB03 CC03 CC17 EE04 EE23 EE35 FF05 FG06 FG26 FG46 GG10 GG28 JJ03 JJ23 KK01 LL02 LL03
Claims (4)
- 【請求項１】 引出し電極を互い違いに逆の端部側に位
置し、誘電体層を隔て相対向する内部電極を誘電体層と
交互に複数積層させてコンデンサ素子を形成し、そのコ
ンデンサ素子を複数個一体に備える積層セラミックチッ
プコンデンサアレイであって、 素子相互を区分ける中間の誘電体層を介在し、静電容量
の異なるものを含む複数個のコンデンサ素子を各内部電
極，誘電体層の積層方向と同じ方向に重ねて一体に設け
たことを特徴とする積層セラミックチップコンデンサア
レイ。 - 【請求項２】 相対向する電極部分の幅よりも側方に延
びる引出し電極を有する内部電極を誘電体層と交互に複
数積層させて各コンデンサ素子を形成すると共に、各外
部電極を内部電極と平行方向に亘らせて中間の誘電体層
で区分ける各コンデンサ素子の両端部面に設けたことを
特徴とする請求項１に記載の積層セラミックチップコン
デンサアレイ。 - 【請求項３】 引出し電極を互い違いに逆の端部側に位
置し、誘電体層を隔て相対向する内部電極を誘電体層と
交互に複数積層させてコンデンサ素子を形成し、そのコ
ンデンサ素子を複数個一体に備える積層セラミックチッ
プコンデンサアレイの製造方法であって、 内部電極，誘電体層を交互に複数積層させて第１のコン
デンサ素子を形成すると共に、素子相互を区分ける中間
の誘電体層を介在し、第２のコンデンサ素子を第１のコ
ンデンサ素子と同じ方向に積層形成し、この積層の繰返
しにより静電容量の異なるものを含む複数個のコンデン
サ素子を各内部電極，誘電体層の積層方向と同じ方向に
重ねて一体に形成するようにしたことを特徴とする積層
セラミックチップコンデンサアレイの製造方法。 - 【請求項４】 複数個の内部電極を縦，横列に整列させ
て広面積なセラミックシートの片面に印刷形成し、その
セラミックシートを誘電体層として内部電極と交互にな
るよう複数積層させて第１のコンデンサ素子多数個取り
用を形成すると共に、素子多数個取り用相互を区分ける
中間の誘電体層を介在し、第２のコンデンサ素子多数個
取り用を第１のコンデンサ素子多数個取り用と同じ方向
に積層形成し、この積層の繰返しにより素子多数個取り
用のコンデンサアレイ積層体を形成した後に内部電極の
各積層列単位でＸ，Ｙ方向に沿って切断し、静電容量の
異なるコンデンサ素子を含む複数個一体のコンデンサア
レイ素体を多数個一括に得るようにしたことを特徴とす
る請求項３に記載の積層セラミックチップコンデンサア
レイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371674A JP2000195754A (ja) | 1998-12-25 | 1998-12-25 | 積層セラミックチップコンデンサアレイ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10371674A JP2000195754A (ja) | 1998-12-25 | 1998-12-25 | 積層セラミックチップコンデンサアレイ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000195754A true JP2000195754A (ja) | 2000-07-14 |
Family
ID=18499116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10371674A Pending JP2000195754A (ja) | 1998-12-25 | 1998-12-25 | 積層セラミックチップコンデンサアレイ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000195754A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057066A (ja) * | 2000-08-10 | 2002-02-22 | Taiyo Yuden Co Ltd | チップアレイ及びその製造方法 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| JP2013026323A (ja) * | 2011-07-19 | 2013-02-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US8760847B2 (en) | 2010-11-30 | 2014-06-24 | Pratt & Whitney Canada Corp. | Low inductance capacitor assembly |
| KR101485106B1 (ko) | 2012-08-09 | 2015-01-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서 부품 및 콘덴서 부품 실장 구조체 |
| KR20150011270A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 |
| KR20150035909A (ko) * | 2013-07-15 | 2015-04-07 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
| US9460851B2 (en) | 2013-11-08 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same |
| WO2019083891A1 (en) * | 2017-10-23 | 2019-05-02 | Avx Corporation | MULTILAYER ELECTRONIC DEVICE HAVING IMPROVED CONNECTIVITY AND METHOD FOR MANUFACTURING THE SAME |
| KR20210033904A (ko) * | 2019-09-19 | 2021-03-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 및 그의 제조 방법 |
-
1998
- 1998-12-25 JP JP10371674A patent/JP2000195754A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057066A (ja) * | 2000-08-10 | 2002-02-22 | Taiyo Yuden Co Ltd | チップアレイ及びその製造方法 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| US9761375B2 (en) | 2010-11-30 | 2017-09-12 | Pratt & Whitney Canada Corp. | Method of assembling a capacitor assembly |
| US8760847B2 (en) | 2010-11-30 | 2014-06-24 | Pratt & Whitney Canada Corp. | Low inductance capacitor assembly |
| US10515763B2 (en) | 2010-11-30 | 2019-12-24 | Pratt & Whitney Canada Corp. | Method of assembling a capacitor assembly |
| JP2013026323A (ja) * | 2011-07-19 | 2013-02-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US8879234B2 (en) | 2011-07-19 | 2014-11-04 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| KR101485106B1 (ko) | 2012-08-09 | 2015-01-21 | 가부시키가이샤 무라타 세이사쿠쇼 | 콘덴서 부품 및 콘덴서 부품 실장 구조체 |
| KR101912274B1 (ko) * | 2013-07-15 | 2018-10-29 | 삼성전기 주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
| KR101525672B1 (ko) * | 2013-07-15 | 2015-06-03 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
| KR20150035909A (ko) * | 2013-07-15 | 2015-04-07 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품 및 그 실장 기판 |
| KR20150011270A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 |
| KR102029476B1 (ko) | 2013-07-22 | 2019-10-07 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 |
| US9460851B2 (en) | 2013-11-08 | 2016-10-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component and board having the same |
| WO2019083891A1 (en) * | 2017-10-23 | 2019-05-02 | Avx Corporation | MULTILAYER ELECTRONIC DEVICE HAVING IMPROVED CONNECTIVITY AND METHOD FOR MANUFACTURING THE SAME |
| CN111433869A (zh) * | 2017-10-23 | 2020-07-17 | 阿维科斯公司 | 具有改善的连接性的多层电子设备及其制造方法 |
| US10840018B2 (en) | 2017-10-23 | 2020-11-17 | Avx Corporation | Multilayer electronic device having improved connectivity and method for making the same |
| EP3701555A4 (en) * | 2017-10-23 | 2022-01-19 | AVX Corporation | MULTILAYERY ELECTRONIC DEVICE WITH ENHANCED CONNECTIVITY AND METHOD OF MANUFACTURE THEREOF |
| KR20210033904A (ko) * | 2019-09-19 | 2021-03-29 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 및 그의 제조 방법 |
| US11600445B2 (en) | 2019-09-19 | 2023-03-07 | Murata Manufacturing Co., Ltd. | Method for manufacturing a multilayer ceramic electronic component |
| KR102551485B1 (ko) * | 2019-09-19 | 2023-07-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 전자부품, 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3610881B2 (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| KR20060043820A (ko) | 적층 세라믹 콘덴서 | |
| US7828033B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| JP4209879B2 (ja) | 積層コンデンサの製造方法 | |
| JP2000012377A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2000195754A (ja) | 積層セラミックチップコンデンサアレイ及びその製造方法 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP3158794B2 (ja) | コンデンサアレイ | |
| JP2010103184A (ja) | 積層コンデンサの製造方法 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JP2000106320A (ja) | 積層セラミックコンデンサ | |
| JP4618361B2 (ja) | 積層コンデンサの製造方法 | |
| JP2005327999A (ja) | 積層セラミックコンデンサ | |
| JP2001015373A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2784863B2 (ja) | 積層コンデンサ | |
| JP2005108890A (ja) | 積層セラミックコンデンサ | |
| JPH10223470A (ja) | 積層セラミックコンデンサ | |
| JP2000049035A (ja) | 積層セラミックコンデンサ | |
| JP3538758B2 (ja) | コンデンサアレイおよびその製造方法 | |
| JP4419718B2 (ja) | グラビア印刷用版および積層セラミック電子部品の製造方法 | |
| WO2023127469A1 (ja) | 積層セラミックコンデンサ | |
| CN216353807U (zh) | 层叠陶瓷电容器 | |
| JP2001044059A (ja) | 積層セラミックコンデンサ | |
| WO2023127470A1 (ja) | 積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |