KR20060043820A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20060043820A
KR20060043820A KR1020050020036A KR20050020036A KR20060043820A KR 20060043820 A KR20060043820 A KR 20060043820A KR 1020050020036 A KR1020050020036 A KR 1020050020036A KR 20050020036 A KR20050020036 A KR 20050020036A KR 20060043820 A KR20060043820 A KR 20060043820A
Authority
KR
South Korea
Prior art keywords
electrode
lead
electrodes
ceramic capacitor
multilayer ceramic
Prior art date
Application number
KR1020050020036A
Other languages
English (en)
Inventor
다이스케 아히코
스나오 마스다
마사아키 도가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060043820A publication Critical patent/KR20060043820A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

내부전극(A1∼D1, A2∼D2)은, 세라믹 소체(1)의 두께 방향에 간격을 두고 층형상으로 매설되어 있다. 인출전극(a1∼d1, a2∼d2)은, 세라믹 소체(1)의 측면에 도출되어, 도출부를 구성하고 있다. 더미전극(51∼58)은, 내부전극(A1∼D1, A2∼D2)이 설치된 층에서, 일끝단부가 측면에 도출되어, 도출부를 구성하고 있다. 각 층의 인출전극(a1∼d1, a2∼d2)의 도출부는, 다른 층에 속하는 더미전극(51∼58)의 도출부와 두께 방향에서 겹친다.

Description

적층 세라믹 콘덴서{LAMINATED CERAMIC CAPACITOR}
도 1은, 본 발명에 관한 적층 세라믹 콘덴서의 일실시형태를 나타내는 외관사시도,
도 2는, 도 1에 나타낸 적층 세라믹 콘덴서를 나타내는 투시사시도,
도 3은, 도 1, 도 2에 나타낸 적층 세라믹 콘덴서의 내부전극 및 더미전극의 구조를 나타내는 분해사시도,
도 4는, 도 2에 나타내는 적층 세라믹 콘덴서의 우측면확대도,
도 5는, 도 1, 도 2에 나타낸 적층 세라믹 콘덴서의 투시평면도,
도 6은, 본 발명에 관한 적층 세라믹 콘덴서의 다른 실시형태를 나타내는 투시사시도,
도 7은, 도 6에 나타낸 적층 세라믹 콘덴서의 투시평면도,
도 8은, 본 발명에 관한 적층 세라믹 콘덴서의 또 다른 실시형태를 나타내는 투시사시도,
도 9는, 도 8에 나타낸 적층 세라믹 콘덴서의 투시평면도,
도 10은, 본 발명에 관한 적층 세라믹 콘덴서의 또 다른 실시형태를 나타내는 투시사시도,
도 11은, 도 10에 나타낸 적층 세라믹 콘덴서의 투시평면도,
도 12는, 본 발명에 관한 적층 세라믹 콘덴서의 제조방법을 설명하는 도면,
도 13은, 본 발명에 관한 적층 세라믹 콘덴서의 제조방법을 설명하는 다른 도면, 및,
도 14는, 본 발명에 관한 적층 세라믹 콘덴서의 제조방법을 설명하는 또 다른 도면이다.
본 발명은, 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서로서, 예를 들면, 복수의 단자쌍을 가진 적층 세라믹 콘덴서가 알려져 있다. 복수의 단자쌍을 가진 적층 세라믹 콘덴서는, 퍼스널 컴퓨터의 CPU(central processing unit)의 디커플링 등에 사용된다. 예를 들면, 특허문헌 1(일본 특허공개공보 2002-184647호)은, 8단자의 적층 세라믹 콘덴서의 내부전극패턴 및 그 제조방법을 개시하고 있다.
또한, 특허문헌 2(일본 특허공개공보 2003-31435호)는, 세라믹 유전체층의 함입을 방지하기 위해, 인출전극이 설치되지 않은 부분에 보전층(더미전극)을 형성한 8단자의 적층 세라믹 콘덴서를 개시하고 있다.
복수의 단자쌍을 갖지 않는 통상의 적층 세라믹 콘덴서에 있어서는, 내부전극이 한층 간격으로 세라믹소체의 측면에 노출하는 데 비하여 복수의 단자쌍을 가진 적층 세라믹 콘덴서, 예컨대, 8단자의 적층 세라믹 콘덴서에서는, 세라믹소체의 측면에 노출하는 내부전극이 7층 간격이 된다.
이 때문에, 복수의 단자쌍을 가진 적층 세라믹 콘덴서는, 통상의 적층 세라믹 콘덴서에 비하여, 세라믹소체의 측면에 노출하는 내부전극이 적은 만큼, 단자전극과의 접속불량이 다발하여, 생산수율이 악화한다고 하는 문제가 있었다.
또한, 적층 세라믹 콘덴서의 소형화에 따라, 세라믹소체의 측면에 노출하여 단자전극과 접속하는 부분이 작아지기 때문에, 통상의 적층 세라믹 콘덴서에 있어서도, 단자전극과의 접속불량이 다발한다고 하는 문제가 발생하였다.
본 발명의 과제는, 내부전극과 단자전극과의 접속불량을 줄일 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 또 하나의 과제는, 델라미네이션(Delamination)의 발생을 줄일 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 또 하나의 과제는, 크랙의 발생을 줄일 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 또 하나의 과제는, 생산수율이 양호한 적층 세라믹 콘덴서를 제공하는 것이다.
상술한 과제를 해결하기 위해서, 본 발명에 관한 적층 세라믹 콘덴서는, 세라믹 소체와, 내부전극과, 더미(dummy)전극을 포함한다.
내부전극은 복수이고, 각각은, 대향전극과, 인출전극을 포함하며, 세라믹소 체의 두께 방향으로 간격을 두고 층형상으로 매설되어 있다.
대향전극은, 용량취득을 위한 전극이다.
인출전극은, 일끝단이 대향전극에 연속하고, 다른 끝단이 세라믹소체의 측면에 도출되어, 도출부를 구성하고 있다.
더미전극은, 내부전극이 형성된 층에 있어서, 내부전극으로부터 분리하여 형성되고, 일끝단부가 측면에 도출되어, 도출부를 구성하고 있다.
각 층의 인출전극의 도출부는, 다른 층에 속하는 더미전극의 도출부와 두께 방향에서 겹친다.
상술한 본 발명에 관한 적층 세라믹 콘덴서는, 내부전극을 포함하고 있다. 내부전극은 복수이며, 각각은, 대향전극과 인출전극을 포함하고, 세라믹소체의 두께 방향에 간격을 두고 층형상으로 매설되어 있다. 대향전극은, 용량취득을 위한 전극이다. 인출전극은, 일끝단이 대향전극에 연속하고, 다른 끝단이 세라믹소체의 측면에 도출되어, 도출부를 구성하고 있다. 상기 구조에 의해, 세라믹소체의 측면에 도출한 인출전극의 도출부에, 예를 들면, 단자전극이 접속되어, 적층 세라믹 콘덴서가 구성된다.
본 발명에 관한 적층 세라믹 콘덴서는, 더미전극을 포함한다. 더미전극은, 내부전극이 형성된 층에 형성되어 있기 때문에, 더미전극 분만큼, 인출전극부분의 볼록한 단차가 경감한다. 이 때문에, 세라믹소체 또는 내부전극의 변형이 적어지고, 델라미네이션(Delamination)이나 크랙의 발생이 줄어 생산수율이 양호해진다.
예를 들면, 각 층의 인출전극은, 다른 층에 속하는 인출전극의 적어도 1개와 두께 방향에서 겹치지 않도록 구비되고 있다. 이 때문에, 각 층에 있어서, 인출전극이 구비되어 있지 않은 부분으로서, 다른 층에 속하는 인출전극의 적어도 1개와 두께 방향에서 겹치는 위치에 더미전극을 설치하는 것에 의해, 인출전극부분의 볼록한 단차가 경감하고, 델라미네이션이나 크랙의 발생이 줄어들게 된다. 바람직하게는, 인출전극이 구비된 모든 층에 대하여, 상기의 구성으로 한다.
또한, 더미전극은, 내부전극으로부터 분리하여 설치되어 있기 때문에 전기적 특성에는 영향을 주지 않는다.
또한, 더미전극은, 일끝단부가 측면에 도출되어, 도출부를 구성하고 있다. 각 층의 인출전극의 도출부는, 다른 층에 속하는 적어도 1개의 더미전극의 도출부와 두께 방향에서 겹친다. 이 때문에, 세라믹소체의 측면에는, 두께 방향을 따라서, 더미전극의 도출부 및 인출전극의 도출부가 정렬하게 된다.
이로써, 두께 방향으로 정렬한 인출전극 및 더미전극에, 두께 방향에 따른 형상의 단자전극을 접속할 수 있다. 이에 따라, 본 발명에 관한 적층 세라믹 콘덴서는, 더미전극과 단자전극과의 접합강도분만큼, 내부전극과 단자전극과의 접합강도가 높아져서, 접속이 양호해진다.
이에 대하여, 예를 들어, 특허문헌 2에 기재된 적층 세라믹 콘덴서는, 더미전극이 세라믹소체의 끝단부에 닿지 않기 때문에, 예컨대, 8개의 인출전극을 가진 콘덴서라면 세라믹소체의 측면에 노출한 인출전극은, 두께 방향에 7층분의 갭이 생기기 때문에 단자전극과의 접속불량이 생기기 쉽다.
본 발명의 다른 특징 및 그에 따른 작용효과는, 첨부도면을 참조하여, 실시 예에 의해 더욱 상세하게 설명한다.
[실시예]
도시한 적층 세라믹 콘덴서는, 예를 들면, 복수의 단자쌍을 가진 적층 세라믹 콘덴서이고, 예컨대, CPU의 디커플링 등에 사용된다.
도 1∼도 5에 나타난 바와 같이, 적층 세라믹 콘덴서는, 세라믹소체(1)와, 내부전극(A1∼D1, A2∼D2)과, 더미전극(51∼58)과, 단자전극(21∼28)을 포함한다. 세라믹소체(1)는, 세라믹 유전체를 포함한다.
도 3에 있어서, 내부전극(A1∼D1, A2∼D2)의 각각은, 인출전극(a1∼d1, a2∼d2)의 어느 하나와, 대향전극(4)을 포함하고, 세라믹소체(1)의 두께 방향에 간격을 두고 층형상으로 매설되어 있다. 내부전극(A1 및 A2, B1 및 B2, C1 및 C2, D1 및 D2)은, 동일한 형상이며, 적층시의 방향이 180도 반전하고 있다.
도 3에 있어서, 내부전극(A1∼D1, A2∼D2)은, 세라믹 소체(1)를 통해, 아래에서부터 A1, B1, C1, D1, A2, B2, C2, D2의 순서로, 차례대로 적층되어 있다. 내부전극의 형상 및 층수는 임의이다. 내부전극은, 1개의 적층면에, 2개 이상 설치되더라도 좋다.
대향전극(4)은, 용량취득을 위한 전극이며, 적층시에 서로 대향한다. 인출전극(a1∼d1, a2∼d2)은, 일끝단이 대향전극(4)에 연속하고 다른 끝단이 세라믹소체(1)의 측면에 도출되어, 도출부를 구성하고 있다. 측면은, 우측면, 좌측면, 정면, 배면의 어느 하나라도, 둘 이상이더라도 좋다. 1개의 적층면에서, 세라믹소체(1)의 측면에 노출하고 있는 인출전극은, 1개라도, 2개 이상이라도 좋다. 인출전극 은, 1개의 내부전극에 대하여, 2개 이상 설치되더라도 좋다.
도면에서, 인출전극(a1∼d1)은 우측면에 도출되고, 인출전극(a2∼d2)은 좌측면에 도출되고 있다. 실시형태에서는, 인출전극(a1∼d1, a2∼d2)은, 다른 층에 속하는 인출전극(a1∼d1, a2∼d2)과 두께 방향에서 겹치지 않도록 구비되어 있다.
더미(dummy)전극(51∼58)은, 내부전극(A1∼D1, A2∼D2)이 설치된 층에 있어서, 내부전극(A1∼D1, A2∼D2)으로부터 간격을 두고 설치되어, 분리하고 있다. 더미전극(51∼58)은, 일끝단부가 측면에 도출되어, 도출부를 구성하고 있으며, 각 층의 더미전극(51∼58)의 각각은, 두께 방향에서 보아, 서로 겹친다. 더미전극(51∼58)의 측면에 도출한 부분의 폭은, 인출전극(a1∼d1, a2∼d2)의 측면에 도출한 부분의 폭과 대응하고 있다.
각 층에 있어서, 더미전극(51∼58)은, 인출전극(a1∼d1, a2∼d2)이 구비되고 있지 않은 부분으로서, 다른 층에 속하는 인출전극(a1∼d1, a2∼d2)과 두께 방향에서 겹치는 위치에 설치된다. 또한, 각 층에 있어서, 인출전극(a1∼d1, a2∼d2)의 도출부는, 다른 층에 속하는 더미전극(51∼58)의 도출부와 두께 방향에서 겹친다.
예를 들면, 도 3에 있어서, 내부전극(C1)이 설치된 층에는, 더미전극(51, 52, 54∼58)이 설치되고, 내부전극(D1)이 설치된 층에는, 더미전극(51∼53, 55∼58)이 설치되며, 내부전극(A1)이 설치된 층에는, 더미전극(52∼58)이 설치되고, 내부전극(B1)이 설치된 층에는, 더미전극(51, 53∼58)이 설치되며, 내부전극(A2)이 설치된 층에는, 더미전극(51∼54, 56∼58)이 설치되고, 내부전극(B2)이 설치된 층에는, 더미전극(51∼55, 57, 58)이 설치되며, 내부전극(C2)이 설치된 층에는, 더미 전극(51∼56, 58)이 설치되고, 내부전극(D2)이 설치된 층에는, 더미전극(51∼57)이 설치된다.
다시, 도 1을 참조한다. 단자전극(21∼24)은, 우측면에서, 인출전극(a1∼d1) 및 더미전극(51∼54)과 접속하고 있으며, 단자전극(25∼28)은, 우측면에 있어서, 인출전극(a2∼d2) 및 더미전극(55∼58)과 접속하고 있다.
상술한 본 실시형태에 관한 적층 세라믹 콘덴서는, 내부전극(A1∼D1, A2∼D2)을 포함한다. 내부전극(A1∼D1, A2∼D2)은 복수이고, 각각은, 대향전극(4)과, 인출전극(a1∼d1, a2∼d2)을 포함하고, 세라믹소체(1)의 두께 방향에 간격을 두고 층형상으로 매설되어 있다. 대향전극(4)은, 용량취득을 위한 전극이다. 인출전극(a1∼d1, a2∼d2)은, 일끝단이 대향전극(4)에 연속하고, 다른 끝단이 세라믹소체(1)의 측면에 도출되어, 도출부를 구성하고 있다. 이 때문에, 세라믹소체(1)의 측면에 도출한 인출전극(a1∼d1, a2∼d2)의 도출부에, 예를 들면, 단자전극이 접속되어, 적층 세라믹 콘덴서가 구성된다.
본 실시형태에 관한 적층 세라믹 콘덴서는, 더미전극(51∼58)을 포함한다. 더미전극(51∼58)은, 내부전극(A1∼D1, A2∼D2)이 설치된 층에 있어서, 내부전극(A1∼D1, A2∼D2)으로부터 분리되어 설치되어 있기 때문에, 더미전극(51∼58) 분만큼, 인출전극부분의 볼록한 단차가 경감한다. 이 때문에, 세라믹소체(1) 또는 내부전극(A1∼D1, A2∼D2)의 변형이 적어지고, 델라미네이션, 또는, 크랙의 발생이 줄어들어, 생산수율이 양호해진다.
예를 들면, 각 층의 인출전극(a1∼d1, a2∼d2)은, 다른 층에 속하는 인출전 극(a1∼d1, a2∼d2)과 두께 방향에서 겹치지 않도록 구비되고 있다. 이 때문에, 각 층에 있어서, 인출전극(a1∼d1, a2∼d2)이 구비되고 있지 않은 부분으로서, 다른 층에 속하는 인출전극(a1∼d1, a2∼d2)과 두께 방향에서 겹치는 위치에 더미전극(51∼58)을 설치하는 것에 의해, 인출전극부분의 볼록한 단차가 경감하여, 델라미네이션이나 크랙의 발생이 줄어들게 된다. 바람직하게는, 인출전극(a1∼d1, a2∼d2)이 구비된 모든 층에 대하여, 상기의 구성으로 한다.
또한, 더미전극(51∼58)은, 내부전극(A1∼D1, A2∼D2)으로부터 분리되어 설치되어 있기 때문에, 전기적 특성에는 영향을 주지 않는다.
또한, 더미전극(51∼58)은, 일끝단부가 측면에 도출되어, 도출부를 구성하고 있다. 각 층의 인출전극(a1∼d1, a2∼d2)의 도출부는, 다른 층에 속하는 적어도 1개의 더미전극(51∼58)의 도출부와 두께 방향에서 겹친다. 이 때문에, 세라믹소체(1)의 측면에는, 두께 방향을 따라서, 더미전극(51∼58)의 도출부 및 인출전극(a1∼d1, a2∼d2)의 도출부가 정렬하게 된다.
이 때문에, 두께 방향에 정렬한 인출전극(a1∼d1, a2∼d2) 및 더미전극(51∼58)에 두께 방향에 따른 형상의 단자전극을 접속할 수 있다. 더미전극(51∼58)과 단자전극과의 접합강도분만큼, 내부전극(A1∼D1, A2∼D2)과 단자전극과의 접합강도가 높아져서, 접속이 양호해진다.
이에 대하여, 예를 들면, 특허문헌 2에 기재된 적층 세라믹 콘덴서는, 더미전극이 세라믹소체의 끝단부에 닿지 않으므로, 예를 들면, 8개의 인출전극을 가진 콘덴서라면 세라믹소체의 측면에 노출한 인출전극은, 두께 방향에 7층분의 갭이 생 기기 때문에 단자전극과의 접속불량이 생기기 쉽다.
또한, 도시한 적층 세라믹 콘덴서에 있어서, 더미전극(5)은, 두께방향에서 보아, 다른 층에 속하는 인출전극(a1∼d1, a2∼d2) 또는 더미전극(51∼58)이 형성된 영역에만 형성되어 있다. 이 때문에, 각 층에 있어서, 인출전극(a1∼d1, a2∼d2) 및 더미전극(5)이 형성되어 있지 않은 영역에서, 세라믹소체(1)가 강고하게 결합할 수가 있다.
또한, 본 발명에 관한 적층 세라믹 콘덴서는, 예를 들면, 내부전극의 형성공정과 동일한 공정으로, 더미전극을 형성할 수 있기 때문에, 제조공정을 복잡하게 하지 않고, 제조할 수 있다.
더욱이, 본 발명에 관한 적층 세라믹 콘덴서는, 각 층에 있어서, 내부전극(A1∼D1, A2∼D2) 및, 더미전극(51∼58)이 설치되지 않은 영역에, 세라믹소체(1)와 같은 재료로 이루어지며, 내부전극 및 더미전극의 두께와 같은 보전층을 형성하여도 좋다. 이 경우, 내부전극(A1∼D1, A2∼D2)이 형성된 각 층에 있어서, 전극부분의 볼록한 단차를 더욱 평탄화할 수 있기 때문에, 델라미네이션이나 크랙의 발생을 더욱 줄일 수 있다.
표 1은, 본 실시형태에 관한 적층 세라믹 콘덴서, 및, 비교예의 적층 세라믹 콘덴서 각 10000개에 대하여, 델라미네이션의 발생율, 크랙의 발생율, 접속불량의 발생율을 조사한 결과이다.
실시예 1의 적층 세라믹 콘덴서는, 도 1∼도 5에 나타낸 본 발명에 관한 적층 세라믹 콘덴서이다. 비교예 1은, 더미전극을 갖지 않은 점이, 실시예 1의 적층 세라믹 콘덴서와 상이하다. 비교예 2는, 더미전극이 세라믹소체의 측면에 노출하지 않는 점이, 실시예 1의 적층 세라믹 콘덴서와 상이하다.
[표 1]
델라미네이션의 발생율 크랙의 발생율 접속불량의 발생율
실시예 1 0.2% 0.2% 0.1%
비교예 1 1.0% 1.0% 1.0%
비교예 2 0.3% 0.3% 0.5%
표 1을 참조하면, 비교예 1은, 델라미네이션, 크랙, 접속불량의 발생율이 1.0%로서, 매우 높다. 비교예 2는, 델라미네이션, 크랙의 발생율이 0.3%, 접속불량의 발생율이 0.5%로서, 발생율이 높다.
이에 대하여, 실시예 1은, 델라미네이션, 크랙의 발생율이 0.2%, 접속불량의 발생율이 0.1%로서, 발생율이 충분히 낮다. 특히, 접속불량의 발생에 대해서는, 비교예 2의 1/5배, 비교예 1의 1/10배의 극히 낮은 발생율을 얻을 수 있다.
도 6은, 본 발명에 관한 적층 세라믹 콘덴서의 다른 일실시예를 나타내는 투시사시도, 도 7은 도 6에 나타낸 적층 세라믹 콘덴서의 투시평면도이다. 도면에 있어서, 도 1∼도 5에 나타난 구성부분과 동일한 부분에 대해서는, 동일한 참조부호를 붙여, 중복설명을 생략한다.
도 6, 도 7에 있어서, 도시한 적층 세라믹 콘덴서는, 내부전극(A1∼D1, A2∼D2)과, 더미전극(51∼58)을 포함한다. 내부전극(A1∼D1, A2∼D2)은, 대향전극(4)과, 인출전극(a1∼d1, a2∼d2)을 포함한다.
인출전극(b1, c1) 및 더미전극(52. 53)은, 우측면에 도출되고, 인출전극(b2, c2)(도시하지 않음) 및 더미전극(56, 57)은 좌측면에 도출되며, 인출전극(a1)(도시하지 않음), (d2) 및 더미전극(51, 58)(도시하지 않음)은, 배면에 도출되고, 인출전극(a2, d1) 및 더미전극(54, 55)은 정면에 도출되고 있다.
도시한 적층 세라믹 콘덴서는, 도 1∼도 5에 나타낸 적층 세라믹 콘덴서와 같은 구성을 갖기 때문에, 같은 작용효과를 발휘할 수 있다.
도 8은, 본 발명에 관한 적층 세라믹 콘덴서의 또 다른 하나의 실시예를 나타내는 투시사시도, 도 9는 도 8에 나타낸 적층 세라믹 콘덴서의 투시평면도이다. 도면에 있어서, 도 1∼도 7에 나타난 구성부분과 동일한 부분에 대해서는, 동일한 참조부호를 붙여 중복설명을 생략한다.
도 8, 도 9에 있어서, 도시한 적층 세라믹 콘덴서는, 내부전극(A1, D1, A2, D2)과, 더미전극(51, 54, 55, 58)을 포함한다. 내부전극(A1, D1, A2, D2)은, 인출전극(a1, d1 a2, d2)을 포함한다.
내부전극(A1, D1, A2, D2)은, 세라믹소체(1)를 통해, 아래에서부터 D1, A1, A2, D2, D1, A1, A2, D2의 순서로, 차례대로 적층되어 있다. 인출전극(a1, d1) 및 더미전극(51, 54)은, 우측면에 도출되고, 인출전극(a2)(도시하지 않음), (d2) 및 더미전극(55, 58)(도시하지 않음)은, 좌측면에 도출되고 있다.
도시한 적층 세라믹 콘덴서는, 도 1∼도 7에 나타낸 적층 세라믹 콘덴서와 같은 구성을 갖기 때문에, 같은 작용효과를 발휘할 수 있다.
도 10은, 본 발명에 관한 적층 세라믹 콘덴서의 또 다른 하나의 실시예를 나타내는 투시사시도, 도 11은 도 10에 나타낸 적층 세라믹 콘덴서의 투시평면도이 다. 도면에 있어서, 도 1∼도 9에 나타낸 구성부분과 동일한 부분에 대해서는, 동일한 참조부호를 붙여, 중복설명을 생략한다.
도 10, 도 11에 있어서, 도시한 적층 세라믹 콘덴서는, 내부전극(A1, D1, A2, D2)과, 더미전극(51, 54, 55, 58)을 포함한다. 내부전극(A1, D1, A2, D2)은 세라믹 소체(1)를 통해, 아래에서부터 D1, A1, A2, D2, D1, A1, A2, D2의 순서로, 차례대로 적층되어 있다.
인출전극(d1) 및 더미전극(54)은, 우측면에 도출되고, 인출전극(a2) 및 더미전극(55)은 정면에 도출되며, 인출전극(d2) 및 더미전극(58)(도시하지 않음)은, 좌측면에 도출되고, 인출전극(a1)(도시하지 않음) 및 더미전극(51)은 배면에 도출하고 있다.
도시한 적층 세라믹 콘덴서는, 도 1∼도 9에 나타낸 적층 세라믹 콘덴서와 같은 구성을 갖기 때문에, 같은 작용효과를 발휘할 수 있다.
다음에, 도 1∼도 5에 나타낸 적층 세라믹 콘덴서의 제조방법에 대하여, 도 12∼도 14를 참조하여 설명한다.
먼저, 도 12에 있어서, 공급로울(81)은, 화살표 R1의 방향으로 회전하고, 권취로울(82)이 화살표 R2의 방향으로 회전한다. 공급로울(81)과 권취로울(82)의 사이에는, 띠형상의 지지체(86)가 길게 설치되어 있다. 지지체(86)는, 예를 들면, 가소성 플라스틱필름으로 구성되고, 세라믹 그린시트(91)를 화살표 F1의 방향으로 반송한다.
인쇄장치(83) 및 받음대(85)는, 세라믹 그린시트(91)에 내부전극(A1∼D1, A2 ∼D2) 및, 더미전극(51∼58)을 인쇄한다. 인쇄는, 스크린인쇄, 그라비아인쇄, 오프셋 인쇄 등을 사용할 수 있다.
도 13은 인쇄장치(83)에서 인쇄된 내부전극(A1∼D1) 및, 더미전극(51∼58)을 도시한 도면이다. 도면에 있어서, 세라믹 그린 시트(91)에는, 홀수행째에는, 더미전극(51∼58) 및, 내부전극{A1(A2), B1(B2)}가 반복하여 인쇄되고, 짝수행째에는, 더미전극(51∼58) 및, 내부전극{C1(C2), D1(D2)} 이 반복하여 인쇄되어 있다. 내부전극(A2∼D2)은, 내부전극(A1∼D1)을 180도 회전하여 얻어진다.
다시, 도 12에 있어서, 전극인쇄가 끝난 세라믹 그린 시트(91)는, 건조장치(84)에 의한 건조공정 등을 거쳐, 권취로울(82)에 감겨진다.
다음에, 도 14에 나타낸 바와 같이, 권취로울(82)에 감겨진 세라믹 그린 시트(91)는, 소정의 크기로 뚫려져, 적층대(92) 위에서 차례로 적층된다. 도면에서, 참조부호 A는, 내부전극(A1 또는 A2)을 나타내고, 참조부호 B는, 내부전극(B1 또는 B2)을 나타내며, 참조부호 C는, 내부전극(C1 또는 C 2)을 나타내고, 참조부호 D는, 내부전극(D1 또는 D2)을 나타내고 있다.
적층된 세라믹 그린 시트(91)는, 내부전극(A1∼D1, A2∼D2)사이가 절단되고, 소성되어, 단자전극(21∼28)(도 1 참조)이 부여되어, 도 1에 나타낸 적층 세라믹 콘덴서가 된다.
도시한 제조방법에서는, 도 13, 도 14에 도시한 바와 같이, 내부전극 {A1(A2), B1(B2), C1(C2), D1(D2)}이 하나의 제판에 패터닝되어 있기 때문에, 세로방향, 가로방향으로 적절히 오프셋하는 것에 의해, 하나의 제판을 사용하여 A1, B1, C1, D1, A2, B2, C2, D2의 순서대로 적층할 수 있고, 원하는 적층체를 얻을 수 있다. 이 때문에, 제조공정을 간소화하여 용이하게 콘덴서를 제조할 수가 있다.
또한, 도시한 제조방법에서는, 내부전극(A1∼D1, A2∼D2)의 형성공정과 동일한 공정으로, 더미전극(51∼58)을 형성할 수 있다. 이 때문에, 제조공정을 간소화하여 용이하게 콘덴서를 제조할 수가 있다.
이상, 바람직한 실시예를 참조하여 본 발명의 내용을 구체적으로 설명하였지만, 본 발명의 기본적 기술사상 및 교시에 기초하여, 당업자라면, 여러가지 변형된 형태를 채용할 수 있음은 자명하다.
본 발명에 따른 적층 세라믹 콘덴서는 내부전극과 단자전극과의 접속불량을 줄일 수 있고, 델라미네이션의 발생을 줄일 수 있으며, 크랙의 발생을 줄일 수 있을 뿐만 아니라 생산수율이 양호하다.

Claims (10)

  1. 세라믹소체와, 내부전극과, 더미전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극은 복수이고, 각각은, 대향전극과, 인출전극을 포함하여, 상기 세라믹소체의 두께 방향에 간격을 두고 층형상으로 매설되어 있으며,
    상기 대향전극은, 용량취득을 위한 전극이고,
    상기 인출전극은, 일끝단이 상기 대향전극에 연속하고, 다른 끝단이 상기 세라믹소체의 측면에 도출되어 도출부를 구성하고 있으며,
    상기 더미전극은, 상기 내부전극이 설치된 층에 있어서, 상기 내부전극으로부터 분리하여 설치되어, 일끝단부가 상기 측면에 도출되어, 도출부를 구성하고 있으며,
    각 층의 인출전극의 상기 도출부는, 다른 층에 속하는 더미전극의 상기 도출부와 두께 방향에서 겹치는 적층 세라믹 콘덴서.
  2. 제 1 항에 있어서,
    각 층에 있어서, 상기 더미전극중의 적어도 1개는, 상기 인출전극이 도출된 상기 측면에 도출되고 있는 적층 세라믹 콘덴서.
  3. 제 1 항에 있어서,
    각 층에 있어서, 상기 더미전극은, 상기 인출전극이 도출되고 있지 않은 상 기 측면에만 도출되고 있는 적층 세라믹 콘덴서.
  4. 제 1 항에 있어서,
    각 층에 있어서, 상기 더미전극은, 상기 인출전극이 도출된 상기 측면에 도출되고 있는 것과, 상기 인출전극이 도출되고 있지 않은 상기 측면에 도출되고 있는 것을 포함하는 적층 세라믹 콘덴서.
  5. 제 1 항에 있어서,
    상기 인출전극은, 상기 세라믹소체의 대향하는 한 쌍의 측면에 도출되고 있는 적층 세라믹 콘덴서.
  6. 제 1 항에 있어서,
    상기 인출전극은, 상기 세라믹소체의 대향하는 한 쌍의 측면과 상기 측면의 대향방향과 직교하는 방향에 대향하는 또 한 쌍의 측면에 도출되고 있는 적층 세라믹 콘덴서.
  7. 제 1 항에 있어서,
    상기 인출전극은, 상기 세라믹소체의 한 측면에서 복수 부분에서 도출되고 있는 적층 세라믹 콘덴서.
  8. 제 7 항에 있어서,
    상기 세라믹소체의 한 측면에서 복수 도출된 상기 인출전극은, 상기 세라믹소체의 두께 방향에서 겹치고 있는 적층 세라믹 콘덴서.
  9. 제 1 항에 있어서,
    상기 더미전극은, 폭이 상기 인출전극의 폭과 대응하는 적층 세라믹 콘덴서.
  10. 제 1 항에 있어서, 복수의 단자쌍을 가진 적층 세라믹 콘덴서.
KR1020050020036A 2004-03-11 2005-03-10 적층 세라믹 콘덴서 KR20060043820A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004069490A JP2005259982A (ja) 2004-03-11 2004-03-11 積層セラミックコンデンサ
JPJP-P-2004-00069490 2004-03-11

Publications (1)

Publication Number Publication Date
KR20060043820A true KR20060043820A (ko) 2006-05-15

Family

ID=34918496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020036A KR20060043820A (ko) 2004-03-11 2005-03-10 적층 세라믹 콘덴서

Country Status (5)

Country Link
US (1) US7050288B2 (ko)
JP (1) JP2005259982A (ko)
KR (1) KR20060043820A (ko)
CN (1) CN1667766B (ko)
TW (1) TWI400728B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630083B2 (en) 2011-04-29 2014-01-14 Samsung Electro-Mechanics Co., Ltd. Multi-layered capacitor and manufacturing method thereof

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
JP2006253371A (ja) * 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
KR100616687B1 (ko) * 2005-06-17 2006-08-28 삼성전기주식회사 적층형 칩 커패시터
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7573697B2 (en) * 2005-08-31 2009-08-11 Ngk Spark Plug Co., Ltd. Method of manufacturing capacitor for incorporation in wiring board, capacitor for incorporation in wiring board, and wiring board
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7145429B1 (en) * 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor
JP4738218B2 (ja) * 2006-03-20 2011-08-03 日本特殊陶業株式会社 積層型電子部品
JP5268276B2 (ja) * 2006-05-22 2013-08-21 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
US7667949B2 (en) * 2006-08-05 2010-02-23 John Maxwell Capacitor having improved surface breakdown voltage performance and method for marking same
JP4283834B2 (ja) * 2006-09-06 2009-06-24 Tdk株式会社 積層コンデンサ
US20080186650A1 (en) * 2007-02-03 2008-08-07 Benjamin Beker Decoupling Capacitor with Controlled Equivalent Series Resistance
US7388738B1 (en) * 2007-03-28 2008-06-17 Tdk Corporation Multilayer capacitor
US7742276B2 (en) * 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
US8310804B2 (en) * 2007-05-22 2012-11-13 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP4483904B2 (ja) * 2007-07-30 2010-06-16 Tdk株式会社 貫通型積層コンデンサ
JP4650475B2 (ja) * 2007-10-18 2011-03-16 株式会社村田製作所 積層セラミックコンデンサアレイ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US20100237462A1 (en) * 2009-03-18 2010-09-23 Benjamin Beker Package Level Tuning Techniques for Propagation Channels of High-Speed Signals
KR101079509B1 (ko) * 2009-10-09 2011-11-03 삼성전기주식회사 적층형 칩 커패시터
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
JP5120426B2 (ja) * 2010-08-11 2013-01-16 Tdk株式会社 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造
JP5751080B2 (ja) 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5267583B2 (ja) * 2011-01-21 2013-08-21 株式会社村田製作所 積層セラミック電子部品
KR101141402B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101843190B1 (ko) 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
KR101300359B1 (ko) * 2011-11-02 2013-08-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
KR101376843B1 (ko) * 2012-11-29 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조
KR20140080019A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6029491B2 (ja) * 2013-02-26 2016-11-24 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101994713B1 (ko) * 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015109415A (ja) * 2013-10-24 2015-06-11 株式会社村田製作所 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法
KR101499724B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2016195236A (ja) * 2015-04-01 2016-11-17 株式会社村田製作所 コンデンサ素子、およびそれを含む複合電子部品
KR102127807B1 (ko) * 2018-09-17 2020-06-29 삼성전기주식회사 전자 부품 및 이의 제작 방법
JP2020123664A (ja) * 2019-01-30 2020-08-13 Tdk株式会社 積層型圧電素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6292351B1 (en) * 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3489737B2 (ja) 2000-12-15 2004-01-26 Tdk株式会社 積層セラミックコンデンサの製造方法及び印刷製版装置
JP2002305127A (ja) 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
JP3502988B2 (ja) 2001-07-16 2004-03-02 Tdk株式会社 多端子型の積層セラミック電子部品
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8630083B2 (en) 2011-04-29 2014-01-14 Samsung Electro-Mechanics Co., Ltd. Multi-layered capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
CN1667766B (zh) 2010-07-14
CN1667766A (zh) 2005-09-14
US7050288B2 (en) 2006-05-23
US20050201040A1 (en) 2005-09-15
TWI400728B (zh) 2013-07-01
JP2005259982A (ja) 2005-09-22
TW200615990A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
KR20060043820A (ko) 적층 세라믹 콘덴서
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US7190566B2 (en) Laminated electronic component
KR101486979B1 (ko) 적층 세라믹 전자부품의 제조방법
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
JP2012142451A (ja) グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法
JP2002184648A (ja) 積層セラミック電子部品及びその製造方法
JPH07135124A (ja) 積層型セラミックコンデンサ
JPH09153433A (ja) 積層電子部品の製造方法
JP2000195754A (ja) 積層セラミックチップコンデンサアレイ及びその製造方法
JPH0745473A (ja) 積層セラミックコンデンサの製造方法
JP2000040634A (ja) 積層セラミックコンデンサの製造方法
JPH04171708A (ja) 磁器コンデンサ
US8116064B2 (en) Multilayer capacitor
JP2784863B2 (ja) 積層コンデンサ
JPH11214244A (ja) 積層セラミックコンデンサ
JP2005327999A (ja) 積層セラミックコンデンサ
JP2001015373A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2001044059A (ja) 積層セラミックコンデンサ
JP2784862B2 (ja) 積層コンデンサ
JP4419718B2 (ja) グラビア印刷用版および積層セラミック電子部品の製造方法
JP2000252160A (ja) 積層部品の製造方法
JP2766085B2 (ja) 積層体の製造方法
JP2000294452A (ja) 積層セラミック電子部品アレイ及びその製造方法
KR20070017064A (ko) 적층 콘덴서의 제조 방법 및 적층 콘덴서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application