KR20070017064A - 적층 콘덴서의 제조 방법 및 적층 콘덴서 - Google Patents

적층 콘덴서의 제조 방법 및 적층 콘덴서 Download PDF

Info

Publication number
KR20070017064A
KR20070017064A KR1020060073744A KR20060073744A KR20070017064A KR 20070017064 A KR20070017064 A KR 20070017064A KR 1020060073744 A KR1020060073744 A KR 1020060073744A KR 20060073744 A KR20060073744 A KR 20060073744A KR 20070017064 A KR20070017064 A KR 20070017064A
Authority
KR
South Korea
Prior art keywords
electrode
electrode pattern
ceramic green
forming step
layer
Prior art date
Application number
KR1020060073744A
Other languages
English (en)
Other versions
KR100846079B1 (ko
Inventor
타카시 아오키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Priority to KR1020060073744A priority Critical patent/KR100846079B1/ko
Publication of KR20070017064A publication Critical patent/KR20070017064A/ko
Application granted granted Critical
Publication of KR100846079B1 publication Critical patent/KR100846079B1/ko

Links

Images

Abstract

적층 콘덴서의 제조 방법은 제 1 층 형성 공정과, 제 1 전극 형성 공정과, 제 2 층 형성 공정과, 제 2 전극 형성 공정과, 박리 공정과, 소자 형성 공정과, 단자 형성 공정을 구비한다. 제 1 층 형성 공정에서는 지지체상에 제 1 세라믹 그린층을 형성한다. 제 1 전극 형성 공정에서는 제 1 세라믹 그린층의 상면에 제 1 전극 패턴을 형성한다. 제 2 층 형성 공정에서는 제 1 세라믹 그린층 및 제 1 전극 패턴의 상면에 적층하여 제 2 세라믹 그린층을 형성한다. 제 2 전극 형성 공정에서는 제 2 세라믹 그린층의 상면이고, 적층방향에서 보아 제 1 전극 패턴과 서로 겹치는 위치에 제 2 전극 패턴을 형성한다. 박리 공정에서는 제 1 세라믹 그린층, 제 1 전극 패턴, 제 2 세라믹 그린층, 및 제 2 전극 패턴이 적층된 적층체로부터 지지체를 박리한다. 소자 형성 공정에서는 지지체가 박리된 적층체를 복수 준비하여 상기 복수의 적층체를 적층하여 소자를 형성한다. 단자 형성 공정에서는 복수의 적층체 중 소정의 적층체에 포함되는 제 1 전극 패턴과 제 2 전극 패턴에 접속하도록 제 1 단자전극을 소자의 외표면에 형성하고, 복수의 적층체 중 소정의 적층체에 포함되는 제 1 전극 패턴과 제 2 전극 패턴에 접속하도록 제 2 단자전극을 소자의 외표면에 형성한다.
적층 콘덴서, 적층체, 소자 형성 공정, 단자전극, 박리 공정

Description

적층 콘덴서의 제조 방법 및 적층 콘덴서{Method of manufacturing multilayer capacitor and multilayer capacitor}
도 1은 본 실시형태에 관계되는 적층 콘덴서의 사시도.
도 2는 본 실시형태에 관계되는 적층 콘덴서의 단면도.
도 3은 본 실시형태에 관계되는 적층 콘덴서에 포함되는 제 1 내부전극 및 제 2 내부전극에 관해서 설명하기 위한 모식도.
도 4는 본 실시형태에 관계되는 적층 콘덴서에 포함되는 제 3 내부전극 및 제 4 내부전극에 관해서 설명하기 위한 모식도.
도 5는 본 실시형태에 관계되는 적층 콘덴서의 제조 방법의 순서를 도시하는 플로도.
도 6은 본 실시형태에 관계되는 적층 콘덴서의 제조 공정에서 형성되는 적층체의 단면도.
도 7은 본 실시형태에 관계되는 적층 콘덴서의 제조 공정에서 형성되는 적층체의 평면도.
도 8은 본 실시형태에 관계되는 적층 콘덴서의 제조 공정에서 형성되는 집합체의 단면도.
본 발명은 적층 콘덴서의 제조 방법 및 적층 콘덴서에 관한 것이다.
종래의 적층 콘덴서의 제조 방법으로서 다음과 같이 소자를 형성하는 방법이 알려져 있다(일본 공개특허공보 2002-198249호 참조). 우선, 지지체의 위에 1층의 세라믹 그린층을 형성한다. 형성된 1층의 세라믹 그린층으로부터 지지체를 박리하고, 박리한 세라믹 그린층의 상면에 전극 패턴을 형성한다. 이 전극 패턴이 형성된 세라믹 그린층을 복수 적층하여 적층체를 형성한다.
최근, 적층 콘덴서의 정전용량을 대용량화하기 위해서, 세라믹 그린층의 두께를 얇게 하여 전극 패턴의 적층 간격을 작게 하는 것이 행하여지고 있다. 그러나, 세라믹 그린층의 두께가 얇아지면, 지지체를 세라믹 그린층으로부터 박리하기 어렵게 된다. 따라서, 세라믹 그린층의 박리면이 변형되기 쉬워진다. 그와 같은 세라믹 그린층을 적층하여 제조한 적층 콘덴서는 세라믹 그린층의 적층간에 기포가 형성되는 등의 적층 불량이 발생한다. 이 적층 불량은 적층 콘덴서로서 특성 불량의 요인이 되는 동시에, 적층간의 박리(디라미네이션)를 야기한다.
본 발명은 상기 문제점을 해소하기 위해서 이루어진 것으로, 세라믹 그린층의 적층 불량을 억제하는 적층 콘덴서의 제조 방법 및 적층 콘덴서를 제공하는 것을 목적으로 한다.
본 발명의 적층 콘덴서의 제조 방법은 지지체상에 제 1 세라믹 그린층을 형성하는 제 1 층 형성 공정과, 제 1 세라믹 그린층의 상면에 제 1 전극 패턴을 형성하는 제 1 전극 형성 공정과, 제 1 세라믹 그린층 및 제 1 전극 패턴의 상면에 적층하여 제 2 세라믹 그린층을 형성하는 제 2 층 형성 공정과, 제 2 세라믹 그린층의 상면이고, 적층방향에서 보아 제 1 전극 패턴과 서로 겹치는 위치에 제 2 전극 패턴을 형성하는 제 2 전극 형성 공정과, 제 1 세라믹 그린층, 제 1 전극 패턴, 제 2 세라믹 그린층, 및 제 2 전극 패턴이 적층된 적층체로부터 지지체를 박리하는 박리 공정과, 지지체가 박리된 적층체를 복수 준비하여 상기 복수의 적층체를 적층하여 소자를 형성하는 소자 형성 공정과, 복수의 적층체 중 소정의 적층체에 포함되는 제 1 전극 패턴과 제 2 전극 패턴에 접속하도록 제 1 단자전극을 소자의 외표면에 형성하고, 복수의 적층체 중 소정의 적층체에 포함되는 제 1 전극 패턴과 제 2 전극 패턴과 접속하도록 제 2 단자전극을 소자의 외표면에 형성하는 단자 형성 공정을 구비하는 것을 특징으로 한다.
본 발명의 적층 콘덴서의 제조 방법에서는 제 1 세라믹 그린층과 제 1 전극 패턴과 제 2 세라믹 그린층과 제 2 전극 패턴이 형성된 적층체를 지지체상에 형성한 후에, 적층체로부터 지지체를 박리한다. 이것에 의해, 1층의 세라믹 그린층과 1층의 전극 패턴이 적층된 후에 지지체로부터 박리하는 경우보다도, 지지체로부터 박리할 때의 적층체의 두께를 두껍게 설정할 수 있다. 따라서, 적층체로부터 지지체를 박리하기 쉽게 하여, 적층체의 박리면의 변형을 억제할 수 있다. 따라서, 박리면의 변형이 더욱 적은 적층체를 적층하여, 적층 콘덴서에 있어서의 세라믹 그린 층의 적층 불량을 억제할 수 있다.
바람직하게는 제 1 전극 형성 공정에서는 복수의 제 1 전극 패턴을 2차원적으로 배열시켜 형성하고, 제 2 층 형성 공정에서는 제 2 세라믹 그린층을 제 1 세라믹 그린층 및 복수의 제 1 전극 패턴의 상면에 적층하여 형성하고, 제 2 전극 형성 공정에서는 복수의 제 2 전극 패턴을 제 2 세라믹 그린층의 상면이고, 적층방향에서 보아 복수의 제 1 전극 패턴과 각각 서로 겹치도록 2차원적으로 배열시켜 형성하고, 소자 형성 공정에서는 복수의 적층체를 상기 적층체의 적층방향에 인접하는 제 1 전극 패턴끼리가, 제 1 전극 패턴의 소정의 배열방향에는 소정 피치만큼 어긋나도록 적층하여 집합체를 형성하고, 소정의 배열방향과 평행하고 인접하는 제 1 전극 패턴의 사이를 지나는 제 1 절단면과, 소정의 배열방향과 수직으로 인접하는 제 1 전극 패턴의 사이의 면 및 제 1 전극 패턴의 중앙을 지나는 면인 제 2 절단면으로 집합체를 절단함으로써 복수의 소자를 형성한다.
이 경우, 복수의 제 1 전극 패턴 및 복수의 제 2 전극 패턴을 서로 겹치도록 2차원적으로 배열시켜 형성하고, 적층체를 소정 피치만큼 어긋나도록 적층하여 집합체를 형성하고 나서, 제 1 절단면과 제 2 절단면으로 절단함으로써 복수의 소자를 형성하기 때문에, 상기한 적층 콘덴서를 효율 좋게 형성할 수 있다. 따라서, 세라믹 그린층의 적층 불량을 억제하여, 복수의 적층 콘덴서를 효율 좋게 제조할 수 있다.
바람직하게는 제 1 층 형성 공정에서, 제 1 세라믹 그린층의 두께를 조정하여 적층 콘덴서의 정전용량을 조정한다.
이 경우, 지지체를 박리할 때의 적층체의 두께를 박리하기 쉬운 두께로 설정하는 동시에, 제 1 세라믹 그린층의 두께를 조정할 수 있다. 따라서, 적층 콘덴서의 정전용량을 용이하게 조정할 수 있다.
바람직하게는 제 2 전극 형성 공정에서, 제 2 전극 패턴의 윤곽선은 제 1 전극 패턴의 윤곽선보다도 적층방향에서 보아 내측이 되도록 형성된다.
이 경우, 소자에 있어서, 제 2 절단면에 의한 절단선을 제외하는 제 2 전극 패턴의 윤곽선은 대응하는 제 1 전극 패턴의 윤곽선보다도 적층방향에서 보아 내측이 되도록 형성되게 된다. 이로부터 소자에 있어서의 1의 적층체에 포함되는 제 1 전극 패턴과 제 2 전극 패턴이 겹치는 면적의 격차를 억제할 수 있다. 따라서, 인접하는 한쪽의 적층체에 포함되는 제 1 전극 패턴 및 제 2 전극 패턴과, 다른쪽의 적층체에 포함되는 제 1 전극 패턴 및 제 2 전극 패턴의 적층방향에서 보아 겹치는 면적의 격차를 억제할 수 있다. 따라서, 적층 콘덴서의 정전용량의 격차를 억제할 수 있다.
본 발명의 적층 콘덴서는 복수의 유전체층이 적층된 소자와, 소자의 외표면에 형성된 제 1 단자전극과, 소자의 외표면에 형성되어, 제 1 단자전극과 전기적으로 절연된 제 2 단자전극과, 유전체층을 개재하여 복수의 유전체층의 적층방향에 서로 인접하고 또한 제 1 단자전극에 전기적으로 접속된 제 1 내부전극 및 제 2 내부전극을 포함하는 복수의 제 1 내부전극군과, 유전체층을 개재하여 적층방향에 서로 인접하고 또한 제 2 단자전극에 전기적으로 접속된 제 3 내부전극 및 제 4 내부전극을 포함하는 복수의 제 2 내부전극군을 구비하고, 소자에는 복수의 제 1 내부 전극군과 복수의 제 2 내부전극군이, 제 2 내부전극과 제 3 내부전극이 유전체층을 개재하여 적층방향에 서로 인접하도록, 적층방향에 교대로 배치되어 있고, 제 1 내부전극의 소자 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 2 내부전극의 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치하고, 제 3 내부전극의 소자 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 4 내부전극의 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치하는 것을 특징으로 한다.
본 발명의 적층 콘덴서에서는 제 1 내부전극의 소자 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 2 내부전극의 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 따라서, 제 1 내부전극과 제 2 내부전극이 적층방향에 겹치는 면적의 격차를 억제할 수 있다. 제 3 내부전극의 소자 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 4 내부전극의 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 따라서, 제 3 내부전극과 제 4 내부전극이 적층방향에 겹치는 면적의 격차를 억제할 수 있다. 따라서, 제 1 내지 제 4 내부전극위치의 격차에 의한 정전용량의 격차를 저감할 수 있다.
이하, 첨부 도면을 참조하여, 본 발명을 실시하기 위한 최선의 형태를 상세하게 설명한다. 또, 도면의 설명에 있어서 동일한 요소에 동일한 부호를 붙이고, 중복되는 설명을 생략한다.
도 1은 본 실시형태에 관계되는 적층 콘덴서(1)의 사시도이다. 적층 콘덴서(1)는 도 1에 도시되는 바와 같이, 대략 직방체 형상의 소자(5)와, 해당 소자(5)에 형성된 한 쌍의 제 1 단자전극(2) 및 제 2 단자전극(4)을 구비한다.
소자(5)는 소자(5)의 길이방향에 대향하는 한 쌍의 끝면과, 소자(5)의 적층방향에 대향하는 한 쌍의 측면과, 길이방향 및 적층방향에 수직의 방향에 대향하는 한 쌍의 측면을 갖고 있다. 제 1 단자전극(2)은 한쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있다. 제 2 단자전극(4)은 다른쪽의 끝면의 전체 면을 덮고, 또 그 일부가 각 측면상에 돌아 들어가 형성되어 있다. 소자(5)의 적층방향에 대향하는 한 쌍의 측면의 어느 한쪽의 측면은 적층 콘덴서(1)가 외부기판에 실장되었을 때에, 상기 외부기판에 대향하는 면이다.
도 2를 참조하여, 소자(5)의 구성에 관해서 설명한다. 도 2는 본 실시형태에 관계되는 적층 콘덴서(1)의 단면도이다. 소자(5)는 복수의 유전체층(20)이 적층하여 형성된 2개의 외층부(7)와, 복수의 유전체층(20)이 적층하여 형성된 내층부(9)를 갖고 있다. 내층부(9)는 2개의 외층부(7)의 사이에 위치한다. 내층부(9)에는 유전체층(20)을 개재하여 적층된 복수의 내부전극이 형성되어 있다. 내층부(9)가 적층 콘덴서(1)의 정전용량 성분을 생성하는 기능을 갖고 있다. 외층부(7)가 내층부(9)를 보호하는 동시에 적층 콘덴서(1)의 두께 치수를 조정하는 기능을 갖고 있다.
내층부(9)에는 제 1 단자전극(2)과 전기적으로 접속된 제 1 내부전극(11A) 및 제 2 내부전극(13A)을 포함하는 제 1 내부전극군(A)이 형성되어 있다. 본 실시형태에서는 제 1 내부전극군(A)은 2쌍 형성되어 있다. 직사각형상으로 형성된 각 제 1 내부전극(11A) 및 각 제 2 내부전극(13A)의 1변이 제 1 단자전극(2)이 형성된 끝면에 노출되고, 제 1 단자전극(2)과 기계적이고 또한 전기적으로 접속되어 있다. 제 1 내부전극군(A)에 포함되는 제 1 내부전극(11A)과 제 2 내부전극(13A)은 유전체층(20)을 개재하여 유전체층(20)의 적층방향에 서로 인접하도록 적층되어 있다.
내층부(9)에는 제 2 단자전극(4)과 전기적으로 접속된 제 3 내부전극(11B) 및 제 4 내부전극(13B)을 포함하는 제 2 내부전극군(B)이 형성되어 있다. 본 실시형태에서는 제 2 내부전극군(B)은 2쌍 형성되어 있다. 직사각형상으로 형성된 각 제 3 내부전극(11B) 및 각 제 4 내부전극(13B)의 1변이 제 2 단자전극(4)이 형성된 끝면에 노출되고, 제 2 단자전극(4)과 기계적이고 또한 전기적으로 접속되어 있다. 제 2 내부전극군(B)에 포함되는 제 3 내부전극(11B)과 제 4 내부전극(13B)은 유전체층(20)을 개재하여 유전체층(20)의 적층방향에 서로 인접하도록 적층되어 있다.
제 1 내부전극군(A)과 제 2 내부전극군(B)은 적층방향에 교대로 배치되어 있다. 제 1 내부전극군(A)과 제 2 내부전극군(B)은 제 2 내부전극(13A)과 제 3 내부전극(11B)이 유전체층(20)을 개재하여 적층방향에 서로 인접하도록 적층되어 있다. 제 1 내부전극군(A)은 제 1 단자전극(2)측으로 어긋나 적층되어 있다. 제 2 내부전극군(B)은 제 2 단자전극(4)측으로 어긋나 적층되어 있다. 제 1 내부전극군(A)과 제 2 내부전극군(B)은 서로 소정 치수 어긋나 적층되어 있다.
본 실시형태에서는 제 1 내부전극(11A), 제 2 내부전극(13A), 제 3 내부전극(11B), 및 제 4 내부전극(13B)의 두께는 1.5㎛ 정도이다. 1쌍의 제 1 내부전극군(A)에 포함되는 제 1 내부전극(11A)과 제 2 내부전극(13A)의 사이의 유전체층(20)의 두께와, 제 2 내부전극군(B)에 포함되는 제 1 내부전극(11B)과 제 2 내부전극(13B)의 사이의 유전체층(20)의 두께는 같은 정도이다(이들의 두께를, 도 2에 도시되는 바와 같이, D1이라고 규정함). 두께(D1)는 예를 들면, 1.3㎛ 정도이다.
또한, 제 2 내부전극(13A)과, 제 2 내부전극(13A)과 유전체층(20)을 사이에 두고 인접하는 제 1 내부전극(11B)의 사이의 유전체층(20)의 두께와, 제 2 내부전극(13B)과, 제 2 내부전극(13B)과 유전체층(20)을 사이에 두고 인접하는 제 1 내부전극(11A)의 사이의 유전체층(20)의 두께는, 같은 정도이다(이들의 두께를, 도 2에 도시되는 바와 같이, D2라고 규정함). 두께(D2)는 예를 들면, 2.5㎛ 정도이다.
적층 콘덴서(1)의 정전용량은 제 2 내부전극(13A)과, 제 2 내부전극(13A)과 유전체층(20)을 사이에 두고 인접하는 제 1 내부전극(11B)의 사이, 및, 제 2 내부전극(13B)과, 제 2 내부전극(13B)과 유전체층(20)을 사이에 두고 인접하는 제 1 내부전극(11A)의 사이에 주로 발생하게 된다. 요컨대, 적층 콘덴서(1)의 정전용량은 주로, 두께(D2)에 의존하게 된다.
도 3을 참조하여 제 1 내부전극(11A) 및 제 2 내부전극(13A)에 대해서 더욱 자세히 설명한다. 도 3은 제 1 내부전극(11A) 및 제 2 내부전극(13A)에 관해서 설명하기 위한 모식도이다. 도 3은 도 2에 있어서의 제 1 내부전극(11A) 및 제 2 내부전극(13A)을 위에서 본 도면이다.
제 1 내부전극(11A)과 제 2 내부전극(13A)은 대략 같은 형상이다. 제 1 내부전극(11A)의 면적은 제 2 내부전극(13A)의 면적보다 크다. 제 1 내부전극(11A)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 2 내부전극(13A)의 소자(5) 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 예를 들면, 제 1 내부전극(11A)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 2 내부전극(13A)의 소자(5) 내에 위치하는 부분의 윤곽선보다 30㎛ 정도 외측에 위치한다.
도 4를 참조하여 제 3 내부전극(11B)과 제 4 내부전극(13B)에 대해서 더욱 자세히 설명한다. 도 4는 제 3 내부전극(11B) 및 제 4 내부전극(13B)에 관해서 설명하기 위한 모식도이다. 도 4는 도 2에 있어서의 제 3 내부전극(11B) 및 제 4 내부전극(13B)을 위에서 본 도면이다.
제 3 내부전극(11B)과 제 4 내부전극(13B)은 대략 같은 형상이다. 제 3 내부전극(11B)의 면적은 제 4 내부전극(13B)의 면적보다 크다. 제 3 내부전극(11B)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 4 내부전극(13B)의 소자(5) 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 예를 들면, 제 3 내부전극(11B)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 4 내부전극(13B)의 소자(5) 내에 위치하는 부분의 윤곽선보다 30㎛ 정도 외측에 위치한다.
제 1 내부전극(11A)과 제 3 내부전극(11B)은, 대략 같은 형상 또한 같은 정도의 면적이다. 제 2 내부전극(13A)과 제 4 내부전극(13B)은 대략 같은 형상 또한 같은 정도의 면적이다.
그런데, 종래의 적층 콘덴서로서, 복수의 내부전극과 복수의 유전체층을 교대로 적층하여 형성된 소체와, 소체의 외표면에 내부전극과 전기적으로 접속하여 형성된 제 1 단자전극 및 제 2 단자전극을 구비하는 것이 알려져 있다. 일본 공개특허공보 제(평)6-349666호에는 서로 인접하는 한 쌍의 내부전극마다 제 1 단자전 극 또는 제 2 단자전극에 접속하고, 제 1 단자전극에 접속한 한 쌍의 내부전극과 제 2 단자전극에 접속한 한 쌍의 내부전극을 교대로 적층한 적층 콘덴서에 관해서 기재되어 있다.
상기 종래 및 일본 공개특허공보 제(평)6-349666호에 기재된 적층 콘덴서에 포함되는 소자는 시트형의 유전체층에 소정 형상의 내부전극이 되는 전극 패턴을 인쇄하고, 전극 패턴이 인쇄된 유전체층을 복수 적층함으로써 형성된다. 전극 패턴의 인쇄위치는 적층방향과 수직의 방향에 흩어진다. 또한, 전극 패턴이 인쇄된 유전체층을 적층할 때에, 전극 패턴의 위치는 적층방향과 수직의 방향에 흩어진다.
이로부터 일본 공개특허공보 제(평)6-349666호의 적층 콘덴서에서는 한 쌍의 내부전극에 있어서 서로 겹치는 면적에 격차가 생긴다. 따라서, 일본 공개특허공보 제(평)6-349666호의 적층 콘덴서에는 정전용량의 격차가 더욱 증대한다고 하는 문제가 생긴다.
본 실시형태의 적층 콘덴서(1)에 의하면, 제 1 내부전극(11A)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 2 내부전극(13A)의 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 따라서, 제 1 내부전극(11A)과 제 2 내부전극(13A)이 적층방향에 겹치는 면적의 격차를 억제할 수 있다. 제 3 내부전극(11B)의 소자(5) 내에 위치하는 부분의 윤곽선은 적층방향에서 보아 제 4 내부전극(13B)의 소자(5) 내에 위치하는 부분의 윤곽선보다 외측에 위치한다. 따라서, 제 3 내부전극(11B)과 제 4 내부전극(13B)이 적층방향에 겹치는 면적의 격차를 억제할 수 있다. 따라서, 제1 내지 제 4 내부전극(11A, 13A, 11B, 13B) 위치의 격차 에 의한 정전용량의 격차를 저감할 수 있다.
이어서, 본 실시형태에 관계되는 적층 콘덴서(1)의 제조 방법에 관해서 설명한다. 도 5에 본 실시형태의 적층 콘덴서(1)의 제조 방법의 순서를 도시한다. 본 실시형태의 적층 콘덴서(1)의 제조 방법은 도 5에 도시하는 바와 같이, 제 1 층 형성 공정(S1), 제 1 전극 형성 공정(S2), 제 2 층 형성 공정(S3), 제 2 전극 형성 공정(S4), 박리 공정(S5), 소자 형성 공정(S6), 단자 형성 공정(S7)의 각 공정을 구비하고 있다.
우선, 적층체(10)를 형성하는 공정으로서, 제 1 층 형성 공정(S1), 제 1 전극 형성 공정(S2), 제 2 층 형성 공정(S3), 제 2 전극 형성 공정(S4), 및 박리 공정(S5)에 관해서, 도 6을 참조하면서 설명한다. 도 6은 본 실시형태에 관계되는 적층 콘덴서의 제조 공정에서 형성되는 적층체(10)의 단면도이다.
제 1 층 형성 공정(S1)에 있어서, PET 필름(P1; 지지체)상에 제 1 세라믹 그린층(21)을 형성한다. 제 1 세라믹 그린층(21)은 세라믹 슬러리를 PET 필름(P1)상에 도포 후, 건조함으로써 형성된다. 세라믹 슬러리는 티타늄산바륨을 주 성분으로 하는 유전체재료에 바인더 수지(예를 들면 유기 바인더 수지 등), 용제, 가소제 등을 첨가하여 혼합 분산함으로써 얻어진다. 제 1 세라믹 그린층(21)의 두께(D2)는 예를 들면, 3.5㎛ 정도이다.
다음에, 제 1 전극 형성 공정(S2)에 있어서, 제 1 세라믹 그린층(21)의 상면에 복수의 제 1 전극 패턴(11)을 형성한다. 제 1 전극 패턴(11)은 제 1 세라믹 그린층(21)의 상면에 전극 페이스트를 인쇄 후, 건조함으로써 형성된다. 전극 페이 스트는 예를 들면 Ni, Ag, Pd 등의 금속분말에 바인더 수지나 용제 등을 혼합한 페이스트형의 조성물이다. 인쇄수단으로서, 예를 들면 스크린인쇄 등을 사용한다. 제 1 전극 패턴(11)의 두께는 예를 들면, 1.1 내지 1.2㎛ 정도이다.
다음에, 제 2 층 형성 공정(S3)에 있어서, 제 1 세라믹 그린층(21) 및 복수의 제 1 전극 패턴(11)의 상면에 제 2 세라믹 그린층(23)을 형성한다. 제 2 세라믹 그린층(23)은 제 1 세라믹 그린층(23)과 마찬가지로, 세라믹 슬러리를 도포 후, 건조함으로써 형성된다. 제 2 세라믹 그린층(23)은 제 1 전극 패턴(11)의 상면을 덮는다. 세라믹 슬러리는 복수의 제 1 전극 패턴(11)의 사이에 충전되어, 제 2 세라믹 그린층(23)의 상면이 평면상에 형성된다. 제 1 전극 패턴(11)의 상면으로부터 제 2 세라믹 그린층(23)의 상면까지의 제 2 세라믹 그린층(23)의 두께는 1.6㎛ 정도이다.
다음에, 제 2 전극 형성 공정(S4)에 있어서, 복수의 제 2 전극 패턴(13)을 형성한다. 제 2 전극 패턴(13)은 제 2 세라믹 그린층(23)의 상면이고, 복수의 제 1 전극 패턴(11)과 적층방향에서 보아 각각 서로 겹치는 위치에 형성된다. 제 2 전극 패턴(13)은 제 1 전극 패턴(11)과 마찬가지로, 전극 페이스트를 인쇄 후, 건조함으로써 형성된다. 제 2 전극 패턴(13)의 두께는 예를 들면, 1.1 내지 1.2㎛ 정도이다.
제 2 전극 형성 공정(S4)에 있어서, 제 2 전극 패턴(13)을 인쇄할 때에, 인쇄한 전극 페이스트에 포함되는 용제에 의해서 제 2 세라믹 그린층(23)이 용해하여, 제 2 전극 패턴(13)과 제 1 전극 패턴(11)이 전기적으로 접속하여 버릴 가능성 이 있다. 후술하는 바와 같이, 제 1 전극 패턴(11)과 제 2 전극 패턴(13)은 같은 극의 단자전극과 전기적으로 접속된다. 따라서, 본 실시형태의 적층 콘덴서에 있어서는 제 2 전극 패턴(13)과 제 1 전극 패턴(11)이 전기적으로 접속한 경우에도 성능상에 문제가 없다.
제 2 전극 형성 공정(S4)의 후에, 제 2 세라믹 그린층(23)상에 있어서, 제 2 전극 패턴(13)이 형성되어 있지 않은 여백부에 세라믹 페이스트를 인쇄 건조시켜, 보조층(25)을 형성한다. 보조층(25)을 형성하는 세라믹 페이스트와 상기 세라믹 슬러리는 같은 성분이어도 좋고, 다른 성분이어도 좋다. 이 때, 보조층(25)의 두께와 제 2 전극 패턴(13)의 두께가 같아지도록 한다. 이와 같이 구성함으로써, 후술하는 바와 같이, 제 2 전극 패턴(13)의 위에 다른 층을 적층하였을 때에 두께의 차를 발생시키지 않도록 할 수 있다. 따라서, 보다 정밀도 좋게 층을 적층할 수 있다. 또, 보조층(25)은 반드시 형성해야만 하는 것은 아니다.
이상의 공정에 의해, 제 1 세라믹 그린층(21), 복수의 제 1 전극 패턴(11), 제 2 세라믹 그린층(23), 및 복수의 제 2 전극 패턴(13)이 형성된 적층체(10)가 완성된다. 적층체(10)의 두께(D3)는 7.3 내지 7.5㎛ 정도이다.
다음에, 박리 공정(S5)에 있어서, 적층체(10)로부터 PET 필름(P1)을 박리한다. 이와 같이 형성된 적층체(10)를 도 7에 도시한다. 도 7은 본 실시형태에 관계되는 적층 콘덴서(1)의 제조 공정에서 형성되는 적층체(10)의 평면도이다.
도 7에 도시하는 바와 같이, 제 1 전극 형성 공정(S2)에 있어서는 복수의 제 1 전극 패턴(11)을 2차원적으로 배열시켜 형성한다. 그 후, 제 2 세라믹 그린 층(23)을 형성한 후에, 제 2 전극 형성 공정(S4)에 있어서, 복수의 제 2 전극 패턴(13)을 제 2 세라믹 그린층(23)의 상면에 형성한다. 이 복수의 제 2 전극 패턴(13)은 적층방향에서 보아 복수의 제 1 전극 패턴(11)과 각각 서로 겹치도록 2차원적으로 배열시켜 형성된다.
제 1 전극 패턴(11)과 제 2 전극 패턴(13)은 각각 대략 직사각형상이고, 대략 같은 형상이 되도록 형성된다. 제 2 전극 형성 공정(S4)에 있어서, 제 2 전극 패턴(13)의 1변의 길이는 제 1 전극 패턴(11)의 1변의 길이보다 2·d1 짧고, 제 2 전극 패턴(13)의 타변의 길이는 제 1 전극 패턴(11)의 타변의 길이보다 2·d1 짧아지도록 형성된다. 즉, 제 1 전극 패턴(11)과 제 2 전극 패턴(13)의 적층방향에서 보면, 제 2 전극 패턴(13)의 윤곽선은 제 1 전극 패턴(11)의 윤곽선으로부터 거리(D1)만큼 내측에 위치하도록 형성한다. 예를 들면, 거리(D1)는 30㎛ 정도이다.
이어서, 도 8을 참조하면서, 소자 형성 공정(S6)에 관해서 설명한다. 도 8은 본 실시형태에 관계되는 적층 콘덴서의 제조 공정에서 형성된 집합체(30)를 도시하는 단면도이다. 소자 형성 공정(S6)에서는 PET 필름(P1)이 박리된 적층체(10)를 복수 준비하여, 복수의 적층체(10)를 적층하여 집합체(30)를 형성한다. 그 후, 형성한 집합체(30)를 절단함으로써 복수의 소자(5)를 형성한다. 예를 들면, 4개의 적층체(10A 내지 10D)를 준비하고, 도 8에 도시하는 바와 같이, 준비한 적층체(10A 내지 10D)를 적층하여 집합체(30)를 형성한다. 집합체(30)는 외층부(7) 및 복수의 적층체(10A 내지 10D)에 의해서 구성된다. 집합체(30)는 외층부(7), 적층체(10A), 적층체(10B), 적층체(10C), 적층체(10D), 외층부(7)의 순차로 적층하여 압착함으로 써 형성된다. 외층부(7)는 전극 패턴이 형성되어 있지 않은 세라믹 그린층을 복수 적층하여 형성된다.
적층방향에 인접하는 제 1 전극 패턴(11)끼리가 제 1 전극 패턴(11)의 소정의 배열방향에는 소정 피치만큼 어긋나도록, 적층체(10A 내지 10D)를 적층한다. 즉, 적층방향에 대하여 수직방향, 또한, 제1및 제 2 전극 패턴(11, 13)의 소정의 배열방향에 평행한 방향에 1층마다 대략 반 패턴 어긋나게 하여, 적층체(10A 내지 10D)를 적층한다. 제 1 세라믹 그린층(21)상에 있어서의 제 1 전극 패턴(11)의 형성 간격을 dx로 하면, 각 적층체(10)는 dx/2만큼 어긋나게 하여 적층된다.
계속해서, 서로 직행하는 제 1 절단면(도시하지 않음)과 제 2 절단면(L)을 따라 집합체(30)를 절단하여, 복수의 소자(5)를 형성한다. 제 1 절단면은 적층방향과 수직으로 소정의 배열방향과 평행한 면이고, 배열하여 형성된 제1및 제 2 전극 패턴(11, 13)끼리의 중간을 지나는 면이다. 제 2 절단면(L)은 적층방향 및 소정의 배열방향과 수직의 면이고, 제1및 제 2 전극 패턴(11, 13)의 중앙부를 지나는 면과, 제1및 제 2 전극 패턴(11, 13)끼리의 중간을 지나는 면이다.
절단 후, 소자(5)의 제 1 세라믹 그린층(21), 제 2 세라믹 그린층(23) 및 보조층(25)에 포함되는 바인더를 제거하여 소성한다.
다음에, 단자 형성 공정 S7에 있어서, 소자(5)의 외표면에 제 1 단자전극(2)과 제 2 단자전극(4)을 형성한다. 소자(5)에 있어서 제 2 절단면(L)에 의해서 절단된 절단면이고 대향하는 절단면 각각에, 제 1, 제 2 단자전극(2, 4)을 형성한다. 제 2 절단면(L)에 의해서 중앙부가 절단되어 소자(5)의 측면에 노출된 제 1 전극 패턴(11) 및 제 2 전극 패턴(13)은 형성된 제 1, 제 2 단자전극(2, 4)을 개재하여 전기적으로 접속된다.
예를 들면, 적층체(10A)와 적층체(10C)에 포함되어 중앙부가 절단된 제 1 전극 패턴(11) 및 제 2 전극 패턴(13)이 제 1 단자전극(2)에 접속된다. 적층체(10B)와 적층체(10D)에 포함되어 중앙부가 절단된 제 1 전극 패턴(11) 및 제 2 전극 패턴(13)이 제 2 단자전극(4)에 접속된다.
이와 같이 중앙부가 절단되어 제 1 단자전극(2)에 접속된 제 1 전극 패턴(11)과 제 2 전극 패턴(13)은 각각 상술한 적층 콘덴서(1)의 제 1 내부전극(11A)과 제 2 내부전극(13A)에 상당한다. 중앙부가 절단되어 제 2 단자전극(4)에 접속된 제 1 전극 패턴(11)과 제 2 전극 패턴(13)은 각각 상술한 적층 콘덴서(1)의 제 1 내부전극(11B)과 제 2 내부전극(13B)에 상당한다. 또, 제 1 세라믹 그린층(21), 제 2 세라믹 그린층(23), 및 보조층(25)이 유전체층(20)을 구성하게 된다. 이상 설명한 공정에 의해서, 적층 콘덴서(1)가 완성된다.
이와 같이 제조된 적층 콘덴서(1)에 있어서의, 제 2 내부전극(13A)과, 제 2 내부전극(13A)과 유전체층을 사이에 두고 인접하는 제 1 내부전극(11B)과의 사이의 유전체층의 두께(D2)와, 제 2 내부전극(13B)과, 제 2 내부전극(13B)과 유전체층을 사이에 두고 인접하는 제 1 내부전극(11A)과의 사이의 유전체층의 두께(D2)는, 제 1 세라믹 그린층(21)의 두께(D2)에 상당한다. 요컨대, 적층 콘덴서(1)의 정전용량은 제 1 세라믹 그린층(21)의 두께(D2)에 주로 의존한다.
상기 제 1 세라믹 그린층(21)의 두께(D2)는 원하는 적층 콘덴서(1)의 정전용 량에 따라서 설정되어 있다. 또, 적층체(10)의 두께(D3)는 PET 필름(P1)을 적층체(10)로부터 더욱 박리하기 쉬운 치수로 설정되어 있다. 설정된 적층체(10)의 두께(D3)를 얻을 수 있도록, 제 2 세라믹 그린층(23)의 두께(D1)가 설정되어 있다.
이어서, 본 실시형태에 관계되는 적층 콘덴서(1)의 제조 방법의 작용효과를 설명한다.
본 실시형태의 적층 콘덴서(1)의 제조 방법에서는 제 1 세라믹 그린층(21)과 제 1 전극 패턴(11)과 제 2 세라믹 그린층(23)과 제 2 전극 패턴(13)이 형성된 적층체(10)를 PET 필름(P1)상에 형성한 후에, 적층체(10)로부터 PET 필름을 박리한다. 따라서, 1층의 세라믹 그린층과 1층의 전극 패턴이 적층된 후에 PET 필름(P1)으로부터 박리하는 경우보다도, PET 필름(P1)으로부터 박리할 때의 적층체(10)의 두께(D3)를 두껍게 설정할 수 있다. 이것에 의해, 적층체(10)로부터 PET 필름(P1)을 박리하기 쉽게 하여, 적층체(10)에 있어서의 PET 필름(P1)의 박리면의 변형을 억제할 수 있다. 따라서, 박리면의 변형이 더욱 적은 적층체(10)를 적층하여, 적층 콘덴서(1)에 있어서의 세라믹 그린층의 적층 불량을 억제할 수 있다.
본 실시형태의 적층 콘덴서(1)의 제조 방법에서는 제 1 층 형성 공정(S1)에 있어서, 제 1 세라믹 그린층(21)의 두께(D2)를 조정하여, 용이하게 적층 콘덴서(1)의 정전용량을 조정할 수 있다. 제 2 세라믹 그린층(23)의 두께(D1)를 조정하여, PET 필름(P1)을 박리할 때의 적층체(10)의 두께(D3)를 박리하기 쉬운 두께로 설정할 수 있다.
상기에서는 제 1 세라믹 그린층(21)의 두께(D2)를 3.5㎛ 정도로 하고, 제 1 전극 패턴(11)의 상면과 제 2 전극 패턴(13)의 하측면의 사이의 유전체층의 두께(D1)를 1.6㎛ 정도로 하고, 적층체(10)의 두께(D3)는 7.3 내지 7.5μ 정도로 하였다. 예를 들면, 제 1 세라믹 그린층(21)의 두께(D2)를 3.5㎛보다 작게 함으로써, 적층 콘덴서(1)의 정전용량의 값을 더욱 크게 할 수 있다. 그 때에, 적층체(10)의 두께(D3)를 PET 필름(P1)으로부터 박리하기 쉬운 두께인 7.3 내지 7.5μ 정도로 유지하기 위해서, 제 1 전극 패턴(11)의 상면과 제 2 전극 패턴(13)의 하측면의 사이의 유전체층의 두께(D1)를 더욱 크게 할 수 있다.
본 실시형태의 적층 콘덴서(1)의 제조 방법에서는 복수의 제 1 전극 패턴(11) 및 복수의 제 2 전극 패턴(13)을 서로 겹치도록 2차원적으로 배열시켜 형성하고, 적층체(10)를 소정 피치만큼 어긋나도록 적층하여 집합체(30)를 형성하고 나서, 제 1 절단면과 제 2 절단면(L)으로 절단함으로써 복수의 소자(5)를 형성한다. 따라서, 적층 콘덴서(1)를 효율 좋게 형성할 수 있다. 따라서, 세라믹 그린층의 적층 불량을 억제하여, 복수의 적층 콘덴서(1)를 효율 좋게 제조할 수 있다.
본 실시형태의 적층 콘덴서(1)의 제조 방법에서는 제 2 전극 형성 공정(S4)에 있어서, 제 2 전극 패턴(13)의 윤곽선은 제 1 전극 패턴(11)의 윤곽선보다도 적층방향에서 보아 내측이 되도록 형성된다. 따라서, 소자(5)에 있어서, 제 2 절단면(L)에 의한 절단선을 제외하는 제 2 전극 패턴(13)의 윤곽선은 대응하는 제 1 전극 패턴(11)의 윤곽선보다도 적층방향에서 보아 내측이 되도록 형성되게 된다. 이것으로부터 소자(5)에 있어서의 1의 적층체(10)에 포함되는 제 1 내부전극(11A)과 제 2 내부전극(13A), 및, 제 1 내부전극(11B)과 제 2 내부전극(13B)이 겹치는 면적 의 격차를 억제할 수 있다. 따라서, 인접하는 한쪽의 적층체(10)에 포함되는 제 1 내부전극(11A) 및 제 2 내부전극(13A)과, 다른쪽의 적층체에 포함되는 제 1 내부전극(11B) 및 제 2 내부전극(13B)과의 적층방향에서 보아 겹쳐 맞는 면적의 격차를 억제할 수 있다. 따라서, 적층 콘덴서(1)의 정전용량의 격차를 억제할 수 있다.
본 발명은 세라믹 그린층의 적층 불량을 억제하는 적층 콘덴서의 제조 방법 및 적층 콘덴서를 제공한다.

Claims (8)

  1. 적층 콘덴서의 제조 방법에 있어서,
    지지체상에 제 1 세라믹 그린층을 형성하는 제 1 층 형성 공정과,
    상기 제 1 세라믹 그린층의 상면에 제 1 전극 패턴을 형성하는 제 1 전극 형성 공정과,
    상기 제 1 세라믹 그린층 및 상기 제 1 전극 패턴의 상면에 적층하여 제 2 세라믹 그린층을 형성하는 제 2 층 형성 공정과,
    상기 제 2 세라믹 그린층의 상면이고, 적층방향에서 보아 상기 제 1 전극 패턴과 서로 겹치는 위치에 제 2 전극 패턴을 형성하는 제 2 전극 형성 공정과,
    상기 제 1 세라믹 그린층, 상기 제 1 전극 패턴, 상기 제 2 세라믹 그린층 및 상기 제 2 전극 패턴이 적층된 적층체로부터 상기 지지체를 박리하는 박리 공정과,
    상기 지지체가 박리된 상기 적층체를 복수 준비하여 상기 복수의 상기 적층체를 적층하여 소자를 형성하는 소자 형성 공정과,
    상기 복수의 적층체 중 소정의 적층체에 포함되는 상기 제 1 전극 패턴과 상기 제 2 전극 패턴에 접속하도록 제 1 단자전극을 상기 소자의 외표면에 형성하고, 상기 복수의 적층체 중 소정의 적층체에 포함되는 상기 제 1 전극 패턴과 상기 제 2 전극 패턴과 접속하도록 제 2 단자전극을 상기 소자의 외표면에 형성하는 단자 형성 공정을 구비하고 있는, 적층 콘덴서의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 전극 형성 공정에서는 복수의 상기 제 1 전극 패턴을 2차원적으로 배열시켜 형성하고,
    상기 제 2 층 형성 공정에서는 상기 제 2 세라믹 그린층을 상기 제 1 세라믹 그린층 및 복수의 상기 제 1 전극 패턴의 상면에 적층하여 형성하고,
    상기 제 2 전극 형성 공정에서는 복수의 상기 제 2 전극 패턴을 상기 제 2 세라믹 그린층의 상면이고, 적층방향에서 보아 상기 복수의 제 1 전극 패턴과 각각 서로 겹치도록 2차원적으로 배열시켜 형성하고,
    상기 소자 형성 공정에서는 상기 복수의 적층체를 상기 적층체의 적층방향에 인접하는 상기 제 1 전극 패턴끼리가, 상기 제 1 전극 패턴의 소정의 배열방향에는 소정 피치만큼 어긋나도록 적층하여 집합체를 형성하고, 상기 소정의 배열방향과 평행하고 인접하는 상기 제 1 전극 패턴의 사이를 지나는 제 1 절단면과, 상기 소정의 배열방향과 수직으로 인접하는 상기 제 1 전극 패턴의 사이의 면 및 상기 제 1 전극 패턴의 중앙을 지나는 면인 제 2 절단면으로 상기 집합체를 절단함으로써 복수의 상기 소자를 형성하는, 적층 콘덴서의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 2 전극 형성 공정에서, 상기 제 2 전극 패턴의 윤곽선이 상기 제 1 전극 패턴의 윤곽선보다도 적층방향에서 보아 내측이 되도록, 상기 제 2 전극 패턴 을 형성하는, 적층 콘덴서의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 층 형성 공정에서, 상기 제 1 세라믹 그린층의 두께를 조정하여 적층 콘덴서의 정전용량을 조정하는, 적층 콘덴서의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 층 형성 공정에서, 상기 제 1 세라믹 그린층의 두께를 조정하여 적층 콘덴서의 정전용량을 조정하는, 적층 콘덴서의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 전극 형성 공정에서, 상기 제 2 전극 패턴의 윤곽선이 상기 제 1 전극 패턴의 윤곽선보다도 적층방향에서 보아 내측이 되도록, 상기 제 2 전극 패턴을 형성하는, 적층 콘덴서의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 2 전극 형성 공정에서, 상기 제 2 전극 패턴의 윤곽선이 상기 제 1 전극 패턴의 윤곽선보다도 적층방향에서 보아 내측이 되도록, 상기 제 2 전극 패턴을 형성하는, 적층 콘덴서의 제조 방법.
  8. 적층 콘덴서에 있어서,
    복수의 유전체층이 적층된 소자와,
    상기 소자의 외표면에 형성된 제 1 단자전극과,
    상기 소자의 외표면에 형성되어, 상기 제 1 단자전극과 전기적으로 절연된 제 2 단자전극과,
    상기 유전체층을 개재하여 상기 복수의 유전체층의 적층방향에 서로 인접하고 또한 상기 제 1 단자전극에 전기적으로 접속된 제 1 내부전극 및 제 2 내부전극을 포함하는 복수의 제 1 내부전극군과,
    상기 유전체층을 개재하여 상기 적층방향에 서로 인접하고 또한 상기 제 2 단자전극에 전기적으로 접속된 제 3 내부전극 및 제 4 내부전극을 포함하는 복수의 제 2 내부전극군을 구비하고,
    상기 소자에는 상기 복수의 제 1 내부전극군과 상기 복수의 제 2 내부전극군이, 상기 제 2 내부전극과 상기 제 3 내부전극이 상기 유전체층을 개재하여 상기 적층방향에 서로 인접하도록, 상기 적층방향에 교대로 배치되어 있고,
    상기 제 1 내부전극의 상기 소자 내에 위치하는 부분의 윤곽선은 상기 적층방향에서 보아 상기 제 2 내부전극의 상기 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치하고,
    상기 제 3 내부전극의 상기 소자 내에 위치하는 부분의 윤곽선은 상기 적층방향에서 보아 상기 제 4 내부전극의 상기 소자 내에 위치하는 부분의 윤곽선보다 외측에 위치하고 있는, 적층 콘덴서.
KR1020060073744A 2005-08-05 2006-08-04 적층 콘덴서의 제조 방법 및 적층 콘덴서 KR100846079B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073744A KR100846079B1 (ko) 2005-08-05 2006-08-04 적층 콘덴서의 제조 방법 및 적층 콘덴서

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00228000 2005-08-05
JPJP-P-2005-00280454 2005-09-27
KR1020060073744A KR100846079B1 (ko) 2005-08-05 2006-08-04 적층 콘덴서의 제조 방법 및 적층 콘덴서

Publications (2)

Publication Number Publication Date
KR20070017064A true KR20070017064A (ko) 2007-02-08
KR100846079B1 KR100846079B1 (ko) 2008-07-14

Family

ID=41640084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073744A KR100846079B1 (ko) 2005-08-05 2006-08-04 적층 콘덴서의 제조 방법 및 적층 콘덴서

Country Status (1)

Country Link
KR (1) KR100846079B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
US8564930B2 (en) 2011-04-13 2013-10-22 Taiyo Yuden Co., Ltd. Laminated capacitor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081876B2 (ja) * 1989-10-16 1996-01-10 株式会社村田製作所 積層コンデンサの製造方法
JP2005108890A (ja) 2003-09-26 2005-04-21 Kyocera Corp 積層セラミックコンデンサ
JP4654572B2 (ja) 2003-09-30 2011-03-23 Tdk株式会社 グリーンシートおよび積層型電子部品の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103927A (zh) * 2009-12-22 2011-06-22 三星电机株式会社 多层陶瓷电容器
US8564930B2 (en) 2011-04-13 2013-10-22 Taiyo Yuden Co., Ltd. Laminated capacitor
KR101323124B1 (ko) * 2011-04-13 2013-10-30 다이요 유덴 가부시키가이샤 적층형 콘덴서
KR101327237B1 (ko) * 2011-04-13 2013-11-11 다이요 유덴 가부시키가이샤 적층형 콘덴서
US8810993B2 (en) 2011-04-13 2014-08-19 Taiyo Yuden Co., Ltd. Laminated capacitor

Also Published As

Publication number Publication date
KR100846079B1 (ko) 2008-07-14

Similar Documents

Publication Publication Date Title
JP5332475B2 (ja) 積層セラミック電子部品およびその製造方法
KR101019323B1 (ko) 다단자형 적층 콘덴서 및 그 제조방법
KR101645399B1 (ko) 적층 세라믹 콘덴서
US7828033B2 (en) Method of manufacturing multilayer capacitor and multilayer capacitor
KR20060103834A (ko) 적층전자부품 및 그 제조방법
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2003031435A (ja) 多端子型の積層セラミック電子部品
KR100849378B1 (ko) 적층 콘덴서
US7799409B2 (en) Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
JP2002184648A (ja) 積層セラミック電子部品及びその製造方法
JP4539489B2 (ja) 積層コンデンサの製造方法
JP4502130B2 (ja) 積層電子部品の製造方法
JP4623305B2 (ja) 積層電子部品の製造方法
KR100846079B1 (ko) 적층 콘덴서의 제조 방법 및 적층 콘덴서
JP2000340448A (ja) 積層セラミックコンデンサ
JP5869335B2 (ja) 積層コンデンサ
KR20180004521A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP4581744B2 (ja) セラミック素子
JP3642462B2 (ja) 積層部品の製造方法
JP5851901B2 (ja) 積層コンデンサ
JP2004153043A (ja) 積層セラミックコンデンサ及びその製造方法
JP4548612B2 (ja) 積層セラミック電子部品の製造方法
JP4576900B2 (ja) 積層セラミック電子部品の製造方法
JPH06124848A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 12