JP2002184648A - 積層セラミック電子部品及びその製造方法 - Google Patents
積層セラミック電子部品及びその製造方法Info
- Publication number
- JP2002184648A JP2002184648A JP2000381821A JP2000381821A JP2002184648A JP 2002184648 A JP2002184648 A JP 2002184648A JP 2000381821 A JP2000381821 A JP 2000381821A JP 2000381821 A JP2000381821 A JP 2000381821A JP 2002184648 A JP2002184648 A JP 2002184648A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- green sheets
- ceramic green
- ceramic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 内部電極の周辺部と中央部における厚みの差
に起因するクラックやデラミネーションの発生、絶縁抵
抗の低下などを引き起こすことがなく、信頼性の高い積
層セラミック電子部品を製造することを可能ならしめ
る。 【解決手段】 所定枚数のセラミックグリーンシート１
を、各セラミックグリーンシート１間における内部電極
パターン２が所定の位置関係となるように位置決めして
積層するとともに、所定枚数のセラミックグリーンシー
ト１のうちの少なくとも一部については、内部電極パタ
ーン２の平面位置を、所定の位置関係となるように位置
決めされた位置に対して、行方向及び列方向の少なくと
も一方に３０〜１００μmずらして積層する。
に起因するクラックやデラミネーションの発生、絶縁抵
抗の低下などを引き起こすことがなく、信頼性の高い積
層セラミック電子部品を製造することを可能ならしめ
る。 【解決手段】 所定枚数のセラミックグリーンシート１
を、各セラミックグリーンシート１間における内部電極
パターン２が所定の位置関係となるように位置決めして
積層するとともに、所定枚数のセラミックグリーンシー
ト１のうちの少なくとも一部については、内部電極パタ
ーン２の平面位置を、所定の位置関係となるように位置
決めされた位置に対して、行方向及び列方向の少なくと
も一方に３０〜１００μmずらして積層する。
Description
【０００１】
【発明の属する技術分野】本願発明は、積層セラミック
コンデンサなどの積層セラミック電子部品及びその製造
方法に関する。
コンデンサなどの積層セラミック電子部品及びその製造
方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】例え
ば、代表的な積層セラミック電子部品の１つである積層
セラミックコンデンサは、導電ペースト（内部電極ペー
スト）を塗布することにより、多数個の内部電極パター
ンを行列状に配設したセラミックグリーンシートを所定
枚数積層して圧着することにより積層体を形成し、この
積層体を所定の位置で切断して個々の素子に分割した
後、焼結一体化することにより製造されている。
ば、代表的な積層セラミック電子部品の１つである積層
セラミックコンデンサは、導電ペースト（内部電極ペー
スト）を塗布することにより、多数個の内部電極パター
ンを行列状に配設したセラミックグリーンシートを所定
枚数積層して圧着することにより積層体を形成し、この
積層体を所定の位置で切断して個々の素子に分割した
後、焼結一体化することにより製造されている。
【０００３】ところで、近年のエレクトロニクス技術の
発展に伴い、積層セラミックコンデンサなどの積層セラ
ミック電子部品の小型化、大容量化への要求が大きくな
っており、かかる要求に応えるため、積層セラミック電
子部品を構成するセラミック層の薄層化が進められてお
り、セラミック層の厚みが５μm以下の積層セラミック
電子部品が開発されるに至っている。また、セラミック
層の薄層化が進むにつれて、セラミック層の積層枚数も
増加しており、積層枚数が２００枚を超える積層セラミ
ック電子部品も商品化されるに至っている。
発展に伴い、積層セラミックコンデンサなどの積層セラ
ミック電子部品の小型化、大容量化への要求が大きくな
っており、かかる要求に応えるため、積層セラミック電
子部品を構成するセラミック層の薄層化が進められてお
り、セラミック層の厚みが５μm以下の積層セラミック
電子部品が開発されるに至っている。また、セラミック
層の薄層化が進むにつれて、セラミック層の積層枚数も
増加しており、積層枚数が２００枚を超える積層セラミ
ック電子部品も商品化されるに至っている。
【０００４】しかし、積層セラミック部品の薄層化・多
層化が進むと、内部電極の厚みのばらつきが積層体（積
層チップ）に与える影響が無視できなくなる。特に、ス
クリーン印刷法により、導電ペーストをセラミックグリ
ーンシートに印刷して内部電極パターンを形成する場
合、スクリーン印刷版のたわみにより、個々の内部電極
パターンの形状に対応するスクリーン印刷版の印刷図形
の周辺部では、導電ペーストの吐出量が大きくなり、図
７に模式的に示すように、セラミックグリーンシート５
１に形成される内部電極パターン５２の中央部５２ａ
と、周辺部５２ｂにおいて厚みの差が生じ、周辺部５２
ｂの厚みが中央部５２ａの厚みよりも大きくなる現象
（サドル現象）が発生する。
層化が進むと、内部電極の厚みのばらつきが積層体（積
層チップ）に与える影響が無視できなくなる。特に、ス
クリーン印刷法により、導電ペーストをセラミックグリ
ーンシートに印刷して内部電極パターンを形成する場
合、スクリーン印刷版のたわみにより、個々の内部電極
パターンの形状に対応するスクリーン印刷版の印刷図形
の周辺部では、導電ペーストの吐出量が大きくなり、図
７に模式的に示すように、セラミックグリーンシート５
１に形成される内部電極パターン５２の中央部５２ａ
と、周辺部５２ｂにおいて厚みの差が生じ、周辺部５２
ｂの厚みが中央部５２ａの厚みよりも大きくなる現象
（サドル現象）が発生する。
【０００５】そして、このようなサドル現象の生じた内
部電極パターン５２が配設されたセラミックグリーンシ
ート５１を多数枚積み重ねた場合、厚みの大きい周辺部
５２ｂが同一平面位置に重なるように積層された積層体
が形成されることになり、中央部５２ａと周辺部５２ｂ
の厚みの差が累積されて、積層体内部に歪みが発生す
る。
部電極パターン５２が配設されたセラミックグリーンシ
ート５１を多数枚積み重ねた場合、厚みの大きい周辺部
５２ｂが同一平面位置に重なるように積層された積層体
が形成されることになり、中央部５２ａと周辺部５２ｂ
の厚みの差が累積されて、積層体内部に歪みが発生す
る。
【０００６】そして、このように歪みが発生した積層体
を圧着した場合、圧着後のグリーン積層体内では、内部
電極パターンの厚みの大きい部分（周辺部）と、厚みの
小さい部分（中央部）に密度差が生じ、結果として、セ
ラミックグリーンシート間の接合力にばらつきが生じる
という問題点がある。そして、これらのグリーン積層体
内の密度差やセラミックグリーンシート間の接合力のば
らつきは、焼結過程における焼結性のばらつきを引き起
こし、クラックやデラミネーションの発生の要因になる
という問題点がある。
を圧着した場合、圧着後のグリーン積層体内では、内部
電極パターンの厚みの大きい部分（周辺部）と、厚みの
小さい部分（中央部）に密度差が生じ、結果として、セ
ラミックグリーンシート間の接合力にばらつきが生じる
という問題点がある。そして、これらのグリーン積層体
内の密度差やセラミックグリーンシート間の接合力のば
らつきは、焼結過程における焼結性のばらつきを引き起
こし、クラックやデラミネーションの発生の要因になる
という問題点がある。
【０００７】さらに、グリーン積層体の、内部電極パタ
ーンの厚みの大きい部分では、内部電極パターンの厚み
の小さい部分に比較して、セラミックス層の厚みが部分
的に小さくなるため、電界の集中により絶縁抵抗が低下
しやすくなり、積層セラミック電子部品の信頼性を低下
させるという問題点がある。
ーンの厚みの大きい部分では、内部電極パターンの厚み
の小さい部分に比較して、セラミックス層の厚みが部分
的に小さくなるため、電界の集中により絶縁抵抗が低下
しやすくなり、積層セラミック電子部品の信頼性を低下
させるという問題点がある。
【０００８】さらに、近年においては、積層セラミック
電子部品を構成するセラミック層の厚みが小さくなっ
て、セラミック層と内部電極の厚みに大きな差がなくな
りつつあり、上述のような内部電極パターンの周辺部と
中央部における厚みの差の影響は、さらに増大する傾向
にある。
電子部品を構成するセラミック層の厚みが小さくなっ
て、セラミック層と内部電極の厚みに大きな差がなくな
りつつあり、上述のような内部電極パターンの周辺部と
中央部における厚みの差の影響は、さらに増大する傾向
にある。
【０００９】なお、このような問題を解決する方法とし
て、スクリーン印刷時のインク吐出量を、スクリーン印
刷版の印刷図形の中央部と周辺部とで異ならせる方法も
提案されている（特開平６−３４９６６３号）が、この
方法の場合には、印刷図形の構造などが複雑になり、製
造コストの上昇を招くという問題点がある。
て、スクリーン印刷時のインク吐出量を、スクリーン印
刷版の印刷図形の中央部と周辺部とで異ならせる方法も
提案されている（特開平６−３４９６６３号）が、この
方法の場合には、印刷図形の構造などが複雑になり、製
造コストの上昇を招くという問題点がある。
【００１０】また、セラミックグリーンシートの積層方
向に一層毎に、電極の幅を変更する方法も提案されてい
る（特開平８−２７３９７３号）が、この方法の場合に
は、電気特性に有効に機能する部分の体積効率が、幅の
狭い電極により決定されることになるため、チップの体
積効率が低下してしまうという問題点がある。
向に一層毎に、電極の幅を変更する方法も提案されてい
る（特開平８−２７３９７３号）が、この方法の場合に
は、電気特性に有効に機能する部分の体積効率が、幅の
狭い電極により決定されることになるため、チップの体
積効率が低下してしまうという問題点がある。
【００１１】本願発明は、上記問題点を解決するもので
あり、複雑な製造工程を必要としたり、製造コストの増
大を招いたりすることなく、いわゆるサドル現象による
内部電極の周辺部と中央部における厚みの差に起因する
クラックやデラミネーションの発生、絶縁抵抗の低下な
どを引き起こすことがなく、信頼性の高い積層セラミッ
ク電子部品、及び該積層セラミック電子部品を効率よく
製造することが可能な積層セラミック電子部品の製造方
法を提供することを目的とする。
あり、複雑な製造工程を必要としたり、製造コストの増
大を招いたりすることなく、いわゆるサドル現象による
内部電極の周辺部と中央部における厚みの差に起因する
クラックやデラミネーションの発生、絶縁抵抗の低下な
どを引き起こすことがなく、信頼性の高い積層セラミッ
ク電子部品、及び該積層セラミック電子部品を効率よく
製造することが可能な積層セラミック電子部品の製造方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の積層セラミック電子部品の
製造方法は、セラミック層を介して複数の内部電極が積
層された構造を有する積層セラミック電子部品の製造方
法であって、導電ペーストを塗布することにより、セラ
ミックグリーンシートの表面に行列状に複数の内部電極
パターンを配設する工程と、表面に内部電極パターンが
配設された所定枚数のセラミックグリーンシートを、各
セラミックグリーンシート間における内部電極パターン
の位置関係が所定の位置関係となるように位置決めして
積層するとともに、前記所定枚数のセラミックグリーン
シートのうちの少なくとも一部については、内部電極パ
ターンの平面位置を、前記所定の位置関係となるように
位置決めされた位置に対して、行方向及び列方向の少な
くとも一方に３０〜１００μmずらして積層することに
より積層体を形成する積層工程とを具備することを特徴
としている。
に、本願発明（請求項１）の積層セラミック電子部品の
製造方法は、セラミック層を介して複数の内部電極が積
層された構造を有する積層セラミック電子部品の製造方
法であって、導電ペーストを塗布することにより、セラ
ミックグリーンシートの表面に行列状に複数の内部電極
パターンを配設する工程と、表面に内部電極パターンが
配設された所定枚数のセラミックグリーンシートを、各
セラミックグリーンシート間における内部電極パターン
の位置関係が所定の位置関係となるように位置決めして
積層するとともに、前記所定枚数のセラミックグリーン
シートのうちの少なくとも一部については、内部電極パ
ターンの平面位置を、前記所定の位置関係となるように
位置決めされた位置に対して、行方向及び列方向の少な
くとも一方に３０〜１００μmずらして積層することに
より積層体を形成する積層工程とを具備することを特徴
としている。
【００１３】所定枚数のセラミックグリーンシートを、
各セラミックグリーンシート間における内部電極パター
ンの位置関係が所定の位置関係となるように位置決めし
て積層するとともに、所定枚数のセラミックグリーンシ
ートのうちの少なくとも一部については、内部電極パタ
ーンの平面位置を、所定の位置関係となるように位置決
めされた位置に対して、行方向及び列方向の少なくとも
一方に３０〜１００μmずらして積層することにより、
複雑な製造工程を必要としたり、製造コストの増大を招
いたりすることなく、いわゆるサドル現象による内部電
極の周辺部と中央部における厚みの差に起因するクラッ
クやデラミネーションの発生、絶縁抵抗の低下などを抑
制することが可能になり、信頼性の高い積層セラミック
電子部品を効率よく製造することが可能になる。
各セラミックグリーンシート間における内部電極パター
ンの位置関係が所定の位置関係となるように位置決めし
て積層するとともに、所定枚数のセラミックグリーンシ
ートのうちの少なくとも一部については、内部電極パタ
ーンの平面位置を、所定の位置関係となるように位置決
めされた位置に対して、行方向及び列方向の少なくとも
一方に３０〜１００μmずらして積層することにより、
複雑な製造工程を必要としたり、製造コストの増大を招
いたりすることなく、いわゆるサドル現象による内部電
極の周辺部と中央部における厚みの差に起因するクラッ
クやデラミネーションの発生、絶縁抵抗の低下などを抑
制することが可能になり、信頼性の高い積層セラミック
電子部品を効率よく製造することが可能になる。
【００１４】すなわち、本願発明の積層セラミック電子
部品の製造方法によれば、内部電極パターンの、サドル
現象により厚みが大きくなった周辺部のうちの行方向に
沿った周辺部及び列方向に沿った周辺部の少なくとも一
方どうしが同一平面位置に重なることを防止することが
可能になり、内部電極の周辺部と中央部における厚みの
差に起因するクラックやデラミネーションの発生、絶縁
抵抗の低下などを抑制することが可能になる。
部品の製造方法によれば、内部電極パターンの、サドル
現象により厚みが大きくなった周辺部のうちの行方向に
沿った周辺部及び列方向に沿った周辺部の少なくとも一
方どうしが同一平面位置に重なることを防止することが
可能になり、内部電極の周辺部と中央部における厚みの
差に起因するクラックやデラミネーションの発生、絶縁
抵抗の低下などを抑制することが可能になる。
【００１５】なお、内部電極パターンのずらし距離を３
０〜１００μmとしたのは、内部電極パターンのずらし
距離が３０μm未満になると、内部電極の周辺部と中央
部における厚みの差に起因するクラックやデラミネーシ
ョン、絶縁抵抗の低下などの発生を防止する効果が不十
分になり、また、１００μmを超えると、内部電極の側
端部から素子表面（側面）までの距離が小さくなること
に起因する耐湿負荷特性の劣化や、取得静電容量の低下
などを生じることによる。
０〜１００μmとしたのは、内部電極パターンのずらし
距離が３０μm未満になると、内部電極の周辺部と中央
部における厚みの差に起因するクラックやデラミネーシ
ョン、絶縁抵抗の低下などの発生を防止する効果が不十
分になり、また、１００μmを超えると、内部電極の側
端部から素子表面（側面）までの距離が小さくなること
に起因する耐湿負荷特性の劣化や、取得静電容量の低下
などを生じることによる。
【００１６】また、請求項２の積層セラミック電子部品
の製造方法は、所定枚数のセラミックグリーンシート
の、複数の内部電極パターンが配設された所定の領域を
打ち抜くとともに、少なくとも一部のセラミックグリー
ンシートについては、内部電極パターンの平面位置を行
方向及び列方向の少なくとも一方に３０〜１００μmず
らして打ち抜き、これらの所定枚数の打ち抜きセラミッ
クグリーンシートを積層することにより前記積層体を形
成することを特徴としている。
の製造方法は、所定枚数のセラミックグリーンシート
の、複数の内部電極パターンが配設された所定の領域を
打ち抜くとともに、少なくとも一部のセラミックグリー
ンシートについては、内部電極パターンの平面位置を行
方向及び列方向の少なくとも一方に３０〜１００μmず
らして打ち抜き、これらの所定枚数の打ち抜きセラミッ
クグリーンシートを積層することにより前記積層体を形
成することを特徴としている。
【００１７】所定枚数のセラミックグリーンシートの、
複数の内部電極パターンが配設された所定の領域を打ち
抜くとともに、少なくとも一部のセラミックグリーンシ
ートについては、内部電極パターンの平面位置を行方向
及び列方向の少なくとも一方に３０〜１００μmずらし
て打ち抜き、これらの所定枚数の打ち抜きセラミックグ
リーンシートを積層するようにした場合、位置をずらし
て打ち抜いたセラミックグリーンシートを、位置をずら
さずに打ち抜いた他のセラミックグリーンシートと同様
に積層するだけで、各セラミックグリーンシートに配設
された内部電極パターンの、サドル現象により厚みが大
きくなった周辺部のうちの行方向に沿った周辺部及び列
方向に沿った周辺部の少なくとも一方どうしが同一平面
位置に重ならないように積層することが可能になる。し
たがって、内部電極の周辺部と中央部における厚みの差
に起因するクラックやデラミネーションの発生、絶縁抵
抗の低下などを抑制することが可能になり、信頼性の高
い積層セラミック電子部品をさらに効率よく製造するこ
とができるようになる。
複数の内部電極パターンが配設された所定の領域を打ち
抜くとともに、少なくとも一部のセラミックグリーンシ
ートについては、内部電極パターンの平面位置を行方向
及び列方向の少なくとも一方に３０〜１００μmずらし
て打ち抜き、これらの所定枚数の打ち抜きセラミックグ
リーンシートを積層するようにした場合、位置をずらし
て打ち抜いたセラミックグリーンシートを、位置をずら
さずに打ち抜いた他のセラミックグリーンシートと同様
に積層するだけで、各セラミックグリーンシートに配設
された内部電極パターンの、サドル現象により厚みが大
きくなった周辺部のうちの行方向に沿った周辺部及び列
方向に沿った周辺部の少なくとも一方どうしが同一平面
位置に重ならないように積層することが可能になる。し
たがって、内部電極の周辺部と中央部における厚みの差
に起因するクラックやデラミネーションの発生、絶縁抵
抗の低下などを抑制することが可能になり、信頼性の高
い積層セラミック電子部品をさらに効率よく製造するこ
とができるようになる。
【００１８】また、請求項３の積層セラミック電子部品
の製造方法は、所定枚数のセラミックグリーンシート
に、複数の内部電極パターンを印刷するとともに、少な
くとも一部のセラミックグリーンシートについては、内
部電極パターンの平面位置を行方向及び列方向の少なく
とも一方に３０〜１００μmずらして印刷し、これらの
所定枚数のセラミックグリーンシートを積層することに
より前記積層体を形成することを特徴としている。
の製造方法は、所定枚数のセラミックグリーンシート
に、複数の内部電極パターンを印刷するとともに、少な
くとも一部のセラミックグリーンシートについては、内
部電極パターンの平面位置を行方向及び列方向の少なく
とも一方に３０〜１００μmずらして印刷し、これらの
所定枚数のセラミックグリーンシートを積層することに
より前記積層体を形成することを特徴としている。
【００１９】所定枚数のセラミックグリーンシートに、
複数の内部電極パターンを印刷するとともに、少なくと
も一部のセラミックグリーンシートについては、内部電
極パターンの平面位置を行方向及び列方向の少なくとも
一方に３０〜１００μmずらして印刷し、これらの所定
枚数のセラミックグリーンシートを積層するようにした
場合、位置をずらして印刷したセラミックグリーンシー
トを、位置をずらさずに印刷した他のセラミックグリー
ンシートと同様に積層するだけで、各セラミックグリー
ンシートに配設された内部電極パターンの、いわゆるサ
ドル現象により、厚みが大きくなった周辺部のうちの行
方向に沿った周辺部及び列方向に沿った周辺部の少なく
とも一方どうしが同一平面位置に重ならないように積層
することが可能になる。したがって、内部電極の周辺部
と中央部における厚みの差に起因するクラックやデラミ
ネーションの発生、絶縁抵抗の低下などを抑制すること
が可能になり、信頼性の高い積層セラミック電子部品を
さらに効率よく製造することができるようになる。
複数の内部電極パターンを印刷するとともに、少なくと
も一部のセラミックグリーンシートについては、内部電
極パターンの平面位置を行方向及び列方向の少なくとも
一方に３０〜１００μmずらして印刷し、これらの所定
枚数のセラミックグリーンシートを積層するようにした
場合、位置をずらして印刷したセラミックグリーンシー
トを、位置をずらさずに印刷した他のセラミックグリー
ンシートと同様に積層するだけで、各セラミックグリー
ンシートに配設された内部電極パターンの、いわゆるサ
ドル現象により、厚みが大きくなった周辺部のうちの行
方向に沿った周辺部及び列方向に沿った周辺部の少なく
とも一方どうしが同一平面位置に重ならないように積層
することが可能になる。したがって、内部電極の周辺部
と中央部における厚みの差に起因するクラックやデラミ
ネーションの発生、絶縁抵抗の低下などを抑制すること
が可能になり、信頼性の高い積層セラミック電子部品を
さらに効率よく製造することができるようになる。
【００２０】また、本願発明（請求項４）の積層セラミ
ック電子部品は、セラミック層を介して、平面形状が方
形の複数の内部電極が積層された構造を有する積層セラ
ミック電子部品であって、前記複数の内部電極の少なく
とも一部については、その少なくとも１つの辺が、セラ
ミック層を介して対向する内部電極の対応する辺に対
し、平面位置関係において３０〜１００μmずれている
ことを特徴としている。
ック電子部品は、セラミック層を介して、平面形状が方
形の複数の内部電極が積層された構造を有する積層セラ
ミック電子部品であって、前記複数の内部電極の少なく
とも一部については、その少なくとも１つの辺が、セラ
ミック層を介して対向する内部電極の対応する辺に対
し、平面位置関係において３０〜１００μmずれている
ことを特徴としている。
【００２１】本願発明（請求項４）の積層セラミック電
子部品は、方形の内部電極の少なくとも１つの辺を、セ
ラミック層を介して対向する内部電極の対応する辺に対
して、平面位置関係において、３０〜１００μmずらす
ようにしているので、内部電極の周辺部と中央部におけ
る厚みの差に起因するクラックやデラミネーションの発
生、絶縁抵抗の低下などを防止することが可能になり、
信頼性の高い積層セラミック電子部品を提供することが
可能になる。
子部品は、方形の内部電極の少なくとも１つの辺を、セ
ラミック層を介して対向する内部電極の対応する辺に対
して、平面位置関係において、３０〜１００μmずらす
ようにしているので、内部電極の周辺部と中央部におけ
る厚みの差に起因するクラックやデラミネーションの発
生、絶縁抵抗の低下などを防止することが可能になり、
信頼性の高い積層セラミック電子部品を提供することが
可能になる。
【００２２】
【発明の実施の形態】以下、本願発明の実施の形態を示
してその特徴とするところをさらに詳しく説明する。な
お、以下の実施形態では、積層セラミックコンデンサを
製造する場合を例にとって説明する。
してその特徴とするところをさらに詳しく説明する。な
お、以下の実施形態では、積層セラミックコンデンサを
製造する場合を例にとって説明する。
【００２３】［積層セラミックコンデンサの作製］ まず、誘電体セラミックス粉末を含むセラミックスス
ラリーを準備し、ドクターブレード法などの公知の成型
方法により、焼成後の厚みが３．０μmとなるようなセ
ラミックグリーンシートを形成する。
ラリーを準備し、ドクターブレード法などの公知の成型
方法により、焼成後の厚みが３．０μmとなるようなセ
ラミックグリーンシートを形成する。
【００２４】次いで、上記のようにして形成したセラ
ミックグリーンシートに、内部電極を形成するためのパ
ターン（印刷図形）が形成されたスクリーン印刷版を用
いて導電ペーストを印刷することにより、図１に示すよ
うに、セラミックグリーンシート１の一面（上面）に、
行列状（マトリックス状）に同一形状、同一寸法の内部
電極パターン２を多数個形成し、乾燥する。
ミックグリーンシートに、内部電極を形成するためのパ
ターン（印刷図形）が形成されたスクリーン印刷版を用
いて導電ペーストを印刷することにより、図１に示すよ
うに、セラミックグリーンシート１の一面（上面）に、
行列状（マトリックス状）に同一形状、同一寸法の内部
電極パターン２を多数個形成し、乾燥する。
【００２５】次に、内部電極パターン２が形成された
セラミックグリーンシート１の所定の領域を打ち抜く。
このとき内部電極パターン２が形成されたセラミックグ
リーンシート１のうち、所定のセラミックグリーンシー
ト１（１ａ）については、内部電極パターン２の位置
を、図１の矢印Ｙで示す方向（行方向）に距離Ｌだけず
らした状態（所定の位置決めを行った基準状態）で、図
１の矢印Ｘで示す方向（列方向）に距離Ａ（Ａ＝３０〜
１００μm）だけずらして打ち抜きを行う。これによ
り、内部電極パターン２の位置をずらしていないセラミ
ックグリーンシート１と、内部電極パターン２の位置を
ずらしたセラミックグリーンシート１（１ａ）の２種類
のセラミックグリーンシートが形成される。なお、この
実施形態において、内部電極パターン２の位置を行方向
に距離Ｌだけずらした位置を基準位置としているのは、
積層体を所定の位置で切断して個々の素子に分割した場
合に、図５(ａ)，(ｃ)に示すように、各内部電極１２が
一層ごとに逆の端面側に引き出された構造を有する素子
１１が得られるようにするためである。すなわち、この
内部電極パターン２は、その中央部において切断され
て、２つの内部電極１２（図５）を構成することにな
る。
セラミックグリーンシート１の所定の領域を打ち抜く。
このとき内部電極パターン２が形成されたセラミックグ
リーンシート１のうち、所定のセラミックグリーンシー
ト１（１ａ）については、内部電極パターン２の位置
を、図１の矢印Ｙで示す方向（行方向）に距離Ｌだけず
らした状態（所定の位置決めを行った基準状態）で、図
１の矢印Ｘで示す方向（列方向）に距離Ａ（Ａ＝３０〜
１００μm）だけずらして打ち抜きを行う。これによ
り、内部電極パターン２の位置をずらしていないセラミ
ックグリーンシート１と、内部電極パターン２の位置を
ずらしたセラミックグリーンシート１（１ａ）の２種類
のセラミックグリーンシートが形成される。なお、この
実施形態において、内部電極パターン２の位置を行方向
に距離Ｌだけずらした位置を基準位置としているのは、
積層体を所定の位置で切断して個々の素子に分割した場
合に、図５(ａ)，(ｃ)に示すように、各内部電極１２が
一層ごとに逆の端面側に引き出された構造を有する素子
１１が得られるようにするためである。すなわち、この
内部電極パターン２は、その中央部において切断され
て、２つの内部電極１２（図５）を構成することにな
る。
【００２６】それから、図２，３，及び４に示すよう
に、内部電極パターン２の位置をずらさずに打ち抜いた
セラミックグリーンシート１と、内部電極パターン２の
位置をずらして打ち抜いたセラミックグリーンシート１
（１ａ）とを、図４に示すように交互に積層するととも
に、上下両面側に、内部電極パターンの形成されていな
い外層用のセラミックグリーンシートを所定枚数積層し
た後、厚み方向に圧着することにより、例えば積層数が
３３０層の積層体を形成する。
に、内部電極パターン２の位置をずらさずに打ち抜いた
セラミックグリーンシート１と、内部電極パターン２の
位置をずらして打ち抜いたセラミックグリーンシート１
（１ａ）とを、図４に示すように交互に積層するととも
に、上下両面側に、内部電極パターンの形成されていな
い外層用のセラミックグリーンシートを所定枚数積層し
た後、厚み方向に圧着することにより、例えば積層数が
３３０層の積層体を形成する。
【００２７】次いで、この積層体を３．２×１．６×
１．６mmの大きさの積層型コンデンサが得られるよう
に、所定の切断線に沿って切断した後、空気中におい
て、所定の温度条件で脱脂を行う。
１．６mmの大きさの積層型コンデンサが得られるよう
に、所定の切断線に沿って切断した後、空気中におい
て、所定の温度条件で脱脂を行う。
【００２８】次いで、脱脂後の積層体を熱処理して焼
成を行い、図５(ａ)，(ｂ)に示すように、セラミック層
１１ａを介して、多数枚の内部電極１２が積層配設さ
れ、かつ、内部電極１２が交互に逆側の端面に引き出さ
れた構造を有するセラミック素子１１を得る。
成を行い、図５(ａ)，(ｂ)に示すように、セラミック層
１１ａを介して、多数枚の内部電極１２が積層配設さ
れ、かつ、内部電極１２が交互に逆側の端面に引き出さ
れた構造を有するセラミック素子１１を得る。
【００２９】それから、焼成後のセラミック素子１１
の端面に、Ｃｕ粉末に有機ビヒクルを混合したペースト
を塗布して焼付けを行う。これにより、図５(ａ)に示す
ように、セラミック素子１１中に、セラミック層１１ａ
を介して、多数枚の内部電極１２が積層配設され、か
つ、内部電極１２が交互に逆側の端面に引き出されて、
セラミック素子１１の端面に形成された外部電極１３に
電気的に接続された構造を有する積層セラミックコンデ
ンサが得られる。
の端面に、Ｃｕ粉末に有機ビヒクルを混合したペースト
を塗布して焼付けを行う。これにより、図５(ａ)に示す
ように、セラミック素子１１中に、セラミック層１１ａ
を介して、多数枚の内部電極１２が積層配設され、か
つ、内部電極１２が交互に逆側の端面に引き出されて、
セラミック素子１１の端面に形成された外部電極１３に
電気的に接続された構造を有する積層セラミックコンデ
ンサが得られる。
【００３０】この実施形態の積層セラミックコンデンサ
においては、内部電極パターン２の位置をずらさずに打
ち抜いたセラミックグリーンシート１と、内部電極パタ
ーン２の位置をずらして打ち抜いたセラミックグリーン
シート１（１ａ）を交互に積層するようにしているの
で、図３，図４，図５(ｂ)，(ｃ)に示すように、各セラ
ミックグリーンシート１に配設された内部電極パターン
２の、いわゆるサドル現象により中央部２ａより厚みが
大きくなった周辺部２ｂのうちの行方向（Ｙ方向）に沿
った周辺部２ｂ1どうしが同一平面位置に重なることを
防止して、内部電極パターン２の中央部２ａと周辺部２
ｂにおける厚みの差に起因する積層体内部の密度差を抑
制することが可能になり、セラミックグリーンシート間
の接合力のばらつきを小さくすることが可能になる。そ
の結果、積層体内部における密度差が減少するととも
に、焼成過程における焼結性のばらつきが減少し、クラ
ックやデラミネーションの発生を抑制することが可能に
なる。
においては、内部電極パターン２の位置をずらさずに打
ち抜いたセラミックグリーンシート１と、内部電極パタ
ーン２の位置をずらして打ち抜いたセラミックグリーン
シート１（１ａ）を交互に積層するようにしているの
で、図３，図４，図５(ｂ)，(ｃ)に示すように、各セラ
ミックグリーンシート１に配設された内部電極パターン
２の、いわゆるサドル現象により中央部２ａより厚みが
大きくなった周辺部２ｂのうちの行方向（Ｙ方向）に沿
った周辺部２ｂ1どうしが同一平面位置に重なることを
防止して、内部電極パターン２の中央部２ａと周辺部２
ｂにおける厚みの差に起因する積層体内部の密度差を抑
制することが可能になり、セラミックグリーンシート間
の接合力のばらつきを小さくすることが可能になる。そ
の結果、積層体内部における密度差が減少するととも
に、焼成過程における焼結性のばらつきが減少し、クラ
ックやデラミネーションの発生を抑制することが可能に
なる。
【００３１】すなわち、この実施形態では、内部電極パ
ターン２の行方向（Ｙ方向）に沿った周辺部２ｂ1は重
ならないが、図５(ａ)に示すように、内部電極パターン
２の列方向に沿った辺（周辺部）２ｂ2は一層おきに重
なることになる。しかし、内部電極パターン２の行方向
（Ｙ方向）に沿った周辺部２ｂ1は、図５(ｂ)からもわ
かるように、特に位置をずらしていない場合にはセラミ
ックグリーンシート１を介して、積層方向のすべての内
部電極パターン２において重なり（同一平面位置での重
なり）が生じる部分であるのに対して、内部電極パター
ン２の列方向に沿った辺（周辺部）２ｂ2はセラミック
グリーンシート１を介して隣り合う（対向する）内部電
極パターン２の列方向に沿った辺（周辺部）２ｂ2とは
重ならず、一層おきに重なる部分であり、かつ辺の長さ
も、図５(ｃ)などに示すように、行方向に沿った一対の
周辺部２ｂ1の全長に比べて大幅に短いことから、その
影響は比較的小さく、内部電極パターン２の行方向（Ｙ
方向）に沿った周辺部２ｂ 1の重なりを防止するだけで
も、クラックやデラミネーションの発生、絶縁抵抗の低
下などを大幅に抑制することが可能になる。
ターン２の行方向（Ｙ方向）に沿った周辺部２ｂ1は重
ならないが、図５(ａ)に示すように、内部電極パターン
２の列方向に沿った辺（周辺部）２ｂ2は一層おきに重
なることになる。しかし、内部電極パターン２の行方向
（Ｙ方向）に沿った周辺部２ｂ1は、図５(ｂ)からもわ
かるように、特に位置をずらしていない場合にはセラミ
ックグリーンシート１を介して、積層方向のすべての内
部電極パターン２において重なり（同一平面位置での重
なり）が生じる部分であるのに対して、内部電極パター
ン２の列方向に沿った辺（周辺部）２ｂ2はセラミック
グリーンシート１を介して隣り合う（対向する）内部電
極パターン２の列方向に沿った辺（周辺部）２ｂ2とは
重ならず、一層おきに重なる部分であり、かつ辺の長さ
も、図５(ｃ)などに示すように、行方向に沿った一対の
周辺部２ｂ1の全長に比べて大幅に短いことから、その
影響は比較的小さく、内部電極パターン２の行方向（Ｙ
方向）に沿った周辺部２ｂ 1の重なりを防止するだけで
も、クラックやデラミネーションの発生、絶縁抵抗の低
下などを大幅に抑制することが可能になる。
【００３２】さらに、この実施形態の積層セラミック電
子部品の製造方法によれば、内部電極パターン２の周辺
部２ｂの厚み増加に伴う、セラミックグリーンシート
（セラミック層）の厚みの低下を防止することが可能に
なり、積層型電子部品の信頼性を向上させることが可能
になる。さらに、この実施形態の積層セラミック電子部
品の製造方法によれば、内部電極を一層毎に交互にずら
せるようにしているので、従来のように、内部電極幅を
一層毎に変更する場合に比較して、素子の有効体積を大
きくすることが可能になる。
子部品の製造方法によれば、内部電極パターン２の周辺
部２ｂの厚み増加に伴う、セラミックグリーンシート
（セラミック層）の厚みの低下を防止することが可能に
なり、積層型電子部品の信頼性を向上させることが可能
になる。さらに、この実施形態の積層セラミック電子部
品の製造方法によれば、内部電極を一層毎に交互にずら
せるようにしているので、従来のように、内部電極幅を
一層毎に変更する場合に比較して、素子の有効体積を大
きくすることが可能になる。
【００３３】なお、この実施形態では、行方向（Ｙ方
向）に沿った周辺部２ｂ1どうしが同一平面位置に重な
ることを防止するように構成しているが、周辺部２ｂの
うちの列方向（Ｘ方向）に沿った周辺部２ｂ1どうし及
び行方向（Ｙ方向）に沿った周辺部２ｂ2どうしのいず
れもが、同一平面位置に重なることを防止するように構
成することも可能である。その場合には、例えば、(ａ)
内部電極パターンの位置をずらしていないセラミックグ
リーンシート、(ｂ)内部電極パターンの位置を列方向に
のみずらしたセラミックグリーンシート、(ｃ)内部電極
パターンの位置を行方向及び列方向の両方にずらしたセ
ラミックグリーンシートなどの複数種類の打ち抜きセラ
ミックグリーンシートが得られるような態様でセラミッ
クグリーンシートを打ち抜き、これらの複数種類のセラ
ミックグリーンシートを所定の順序で積層することによ
り、周辺部のうちの列方向（Ｘ方向）に沿った周辺部ど
うし及び行方向（Ｙ方向）に沿った周辺部どうしのいず
れもが、同一平面位置に連続して重ならないように構成
することができる。
向）に沿った周辺部２ｂ1どうしが同一平面位置に重な
ることを防止するように構成しているが、周辺部２ｂの
うちの列方向（Ｘ方向）に沿った周辺部２ｂ1どうし及
び行方向（Ｙ方向）に沿った周辺部２ｂ2どうしのいず
れもが、同一平面位置に重なることを防止するように構
成することも可能である。その場合には、例えば、(ａ)
内部電極パターンの位置をずらしていないセラミックグ
リーンシート、(ｂ)内部電極パターンの位置を列方向に
のみずらしたセラミックグリーンシート、(ｃ)内部電極
パターンの位置を行方向及び列方向の両方にずらしたセ
ラミックグリーンシートなどの複数種類の打ち抜きセラ
ミックグリーンシートが得られるような態様でセラミッ
クグリーンシートを打ち抜き、これらの複数種類のセラ
ミックグリーンシートを所定の順序で積層することによ
り、周辺部のうちの列方向（Ｘ方向）に沿った周辺部ど
うし及び行方向（Ｙ方向）に沿った周辺部どうしのいず
れもが、同一平面位置に連続して重ならないように構成
することができる。
【００３４】また、上記実施形態では、所定のセラミッ
クグリーンシートについては、内部電極パターンの位置
を、行方向に距離Ｌだけずらした状態で、列方向に距離
Ａ（Ａ＝３０〜１００μm）だけずらして打ち抜くこと
により、内部電極パターンの位置をずらしていない打ち
抜きセラミックグリーンシートと、内部電極パターンの
位置をずらした打ち抜きセラミックグリーンシートを得
るようにしているが、内部電極パターンを印刷する際
に、所定のセラミックグリーンシートについては、内部
電極パターンの位置を、列方向に距離Ａ（Ａ＝３０〜１
００μm）だけずらして印刷を行うことにより、打ち抜
き工程で内部電極パターンの位置をずらして打ち抜くこ
とを必要とせずに、内部電極パターンの位置が列方向に
ずれたセラミックグリーンシートを得るように構成する
ことも可能である。
クグリーンシートについては、内部電極パターンの位置
を、行方向に距離Ｌだけずらした状態で、列方向に距離
Ａ（Ａ＝３０〜１００μm）だけずらして打ち抜くこと
により、内部電極パターンの位置をずらしていない打ち
抜きセラミックグリーンシートと、内部電極パターンの
位置をずらした打ち抜きセラミックグリーンシートを得
るようにしているが、内部電極パターンを印刷する際
に、所定のセラミックグリーンシートについては、内部
電極パターンの位置を、列方向に距離Ａ（Ａ＝３０〜１
００μm）だけずらして印刷を行うことにより、打ち抜
き工程で内部電極パターンの位置をずらして打ち抜くこ
とを必要とせずに、内部電極パターンの位置が列方向に
ずれたセラミックグリーンシートを得るように構成する
ことも可能である。
【００３５】また、この実施形態では、内部電極パター
ン２の位置を列方向に距離Ａだけずらせるように構成し
ているが、内部電極パターン２の位置を、図１に示す距
離Ｗ（内部電極パターン２の幅と内部電極パターン２ど
うしの列方向のギャップを加えた距離）に、さらに距離
Ａを加えた距離（Ｗ＋Ａ）だけずらせるように構成する
ことも可能である。
ン２の位置を列方向に距離Ａだけずらせるように構成し
ているが、内部電極パターン２の位置を、図１に示す距
離Ｗ（内部電極パターン２の幅と内部電極パターン２ど
うしの列方向のギャップを加えた距離）に、さらに距離
Ａを加えた距離（Ｗ＋Ａ）だけずらせるように構成する
ことも可能である。
【００３６】［特性の測定］内部電極パターン２を、列
方向（図１の矢印Ｘで示す方向）に距離Ａだけずらすと
ともに、列方向へのずらし距離Ａを表１のように変化さ
せて積層セラミックコンデンサを作製し、得られた各積
層セラミックコンデンサについて、静電容量（μＦ）、
超音波探傷器による内部構造欠陥の有無（内部欠陥発生
数）、Ｄ．Ｆ．（tanδ）(％)、絶縁抵抗ＩＲ（logＩ
Ｒ）（印加電圧：１０Ｖ、印加時間：２分）を調べると
ともに、高温負荷試験、耐湿負荷試験を行った。その結
果を表１に示す。なお、表１において、内部電極パター
ンのずらし距離Ａの欄に＊印を付したものは本願発明の
範囲外の試料である。
方向（図１の矢印Ｘで示す方向）に距離Ａだけずらすと
ともに、列方向へのずらし距離Ａを表１のように変化さ
せて積層セラミックコンデンサを作製し、得られた各積
層セラミックコンデンサについて、静電容量（μＦ）、
超音波探傷器による内部構造欠陥の有無（内部欠陥発生
数）、Ｄ．Ｆ．（tanδ）(％)、絶縁抵抗ＩＲ（logＩ
Ｒ）（印加電圧：１０Ｖ、印加時間：２分）を調べると
ともに、高温負荷試験、耐湿負荷試験を行った。その結
果を表１に示す。なお、表１において、内部電極パター
ンのずらし距離Ａの欄に＊印を付したものは本願発明の
範囲外の試料である。
【００３７】
【表１】
【００３８】なお、内部欠陥発生数は試料１００００個
について調べた結果である。また、高温負荷試験は、１
２５℃、２０Ｖの条件で試験を行い、１０００時間まで
に、抵抗値が１ＭΩ以下となった試料を不良と判定し
た。なお、高温負荷試験不良発生数は、試料１０００個
について試験を行ったときの不良発生数である。
について調べた結果である。また、高温負荷試験は、１
２５℃、２０Ｖの条件で試験を行い、１０００時間まで
に、抵抗値が１ＭΩ以下となった試料を不良と判定し
た。なお、高温負荷試験不良発生数は、試料１０００個
について試験を行ったときの不良発生数である。
【００３９】また、耐湿負荷試験は、８５℃、９０−９
５％Ｒｈの条件で加速的に試験を行い、５００時間経過
までに、抵抗値が１ＭΩ以下となった試料を不良と判定
した。なお、耐湿負荷試験不良発生数は、試料１０００
個について試験を行ったときの不良発生数である。
５％Ｒｈの条件で加速的に試験を行い、５００時間経過
までに、抵抗値が１ＭΩ以下となった試料を不良と判定
した。なお、耐湿負荷試験不良発生数は、試料１０００
個について試験を行ったときの不良発生数である。
【００４０】表１より、Ａの値が３０μm未満の場合、
高温負荷試験、耐湿負荷試験で、不良が発生し、さら
に、内部構造欠陥も発生することが確認された。また、
Ａの値が１００μmを超えると、静電容量の減少が大き
くなるばかりでなく、内部電極の側端部から素子表面
（側面）までの距離が小さくなることに起因する耐湿負
荷特性の劣化が生じることが確認された。一方、Ａの値
が３０〜１００μmの範囲にある場合には、各特性が良
好で、信頼性の高い積層セラミックコンデンサが得られ
ることが確認された。
高温負荷試験、耐湿負荷試験で、不良が発生し、さら
に、内部構造欠陥も発生することが確認された。また、
Ａの値が１００μmを超えると、静電容量の減少が大き
くなるばかりでなく、内部電極の側端部から素子表面
（側面）までの距離が小さくなることに起因する耐湿負
荷特性の劣化が生じることが確認された。一方、Ａの値
が３０〜１００μmの範囲にある場合には、各特性が良
好で、信頼性の高い積層セラミックコンデンサが得られ
ることが確認された。
【００４１】また、上記実施形態では、内部電極パター
ンの位置をずらしていないセラミックグリーンシート
と、内部電極パターンの位置をずらしたセラミックグリ
ーンシートを交互に積層するようにしているが、本願発
明においては、内部電極の周辺部と中央部における厚み
の差に起因するクラックやデラミネーションの発生、絶
縁抵抗の低下などを抑制することができる程度に、サド
ル現象が生じた厚みの大きい周辺部が同一平面位置に重
なるように積層されることを抑制できればよいので、積
層方向の所定の１又は２以上の所定の領域においては、
上述のように内部電極パターンの位置をずらしたセラミ
ックグリーンシートと位置をずらしていないセラミック
グリーンシートを交互の積層し、積層方向の他の領域で
は、特に内部電極パターンの位置をずらしていないセラ
ミックグリーンシートのみを積層するように構成するこ
とも可能である。
ンの位置をずらしていないセラミックグリーンシート
と、内部電極パターンの位置をずらしたセラミックグリ
ーンシートを交互に積層するようにしているが、本願発
明においては、内部電極の周辺部と中央部における厚み
の差に起因するクラックやデラミネーションの発生、絶
縁抵抗の低下などを抑制することができる程度に、サド
ル現象が生じた厚みの大きい周辺部が同一平面位置に重
なるように積層されることを抑制できればよいので、積
層方向の所定の１又は２以上の所定の領域においては、
上述のように内部電極パターンの位置をずらしたセラミ
ックグリーンシートと位置をずらしていないセラミック
グリーンシートを交互の積層し、積層方向の他の領域で
は、特に内部電極パターンの位置をずらしていないセラ
ミックグリーンシートのみを積層するように構成するこ
とも可能である。
【００４２】また、内部電極パターンの位置をずらした
セラミックグリーンシートと位置をずらしていないセラ
ミックグリーンシートを交互に積層するのではなく、所
定の間隔で内部電極パターンの位置をずらしたセラミッ
クグリーンシートを挿入したり、逆に、所定の間隔で内
部電極パターンの位置をずらしていないセラミックグリ
ーンシートを挿入したりするように構成することも可能
である。
セラミックグリーンシートと位置をずらしていないセラ
ミックグリーンシートを交互に積層するのではなく、所
定の間隔で内部電極パターンの位置をずらしたセラミッ
クグリーンシートを挿入したり、逆に、所定の間隔で内
部電極パターンの位置をずらしていないセラミックグリ
ーンシートを挿入したりするように構成することも可能
である。
【００４３】なお、上記実施形態では、積層セラミック
コンデンサを例にとって説明したが、本願発明は積層セ
ラミックコンデンサに限らず、積層バリスタ、積層ＬＣ
複合部品、多層基板などの種々の積層セラミック電子部
品に広く適用することが可能である。
コンデンサを例にとって説明したが、本願発明は積層セ
ラミックコンデンサに限らず、積層バリスタ、積層ＬＣ
複合部品、多層基板などの種々の積層セラミック電子部
品に広く適用することが可能である。
【００４４】また、上記実施形態では、図１に示すよう
に、内部電極パターンを縦横に整列させて行列状に配設
したセラミックグリーンシートを積層して積層セラミッ
ク電子部品を製造する場合を例にとって説明したが、図
６に示すように、内部電極パターン２が、１行ごとに半
ピッチずらして配設されたセラミックグリーンシート１
を積層して積層セラミック電子部品を製造する場合に
も、上記実施形態の場合に準じて本願発明を適用するこ
とが可能であり、その場合にも、上記実施形態の場合と
同様の効果を得ることができる。
に、内部電極パターンを縦横に整列させて行列状に配設
したセラミックグリーンシートを積層して積層セラミッ
ク電子部品を製造する場合を例にとって説明したが、図
６に示すように、内部電極パターン２が、１行ごとに半
ピッチずらして配設されたセラミックグリーンシート１
を積層して積層セラミック電子部品を製造する場合に
も、上記実施形態の場合に準じて本願発明を適用するこ
とが可能であり、その場合にも、上記実施形態の場合と
同様の効果を得ることができる。
【００４５】本願発明は、さらにその他の点においても
上記実施形態に限定されるものではなく、セラミックグ
リーンシートを構成するセラミック材料の種類や内部電
極パターンを構成する電極ペーストの種類、内部電極パ
ターンの具体的な配設態様、セラミックグリーンシート
の積層数などに関し、発明の要旨の範囲内において、種
々の応用、変形を加えることが可能である。
上記実施形態に限定されるものではなく、セラミックグ
リーンシートを構成するセラミック材料の種類や内部電
極パターンを構成する電極ペーストの種類、内部電極パ
ターンの具体的な配設態様、セラミックグリーンシート
の積層数などに関し、発明の要旨の範囲内において、種
々の応用、変形を加えることが可能である。
【００４６】
【発明の効果】上述のように、本願発明（請求項１）の
積層セラミック電子部品の製造方法は、所定枚数のセラ
ミックグリーンシートを、各セラミックグリーンシート
間における内部電極パターンの位置関係が所定の位置関
係となるように位置決めして積層するとともに、所定枚
数のセラミックグリーンシートのうちの少なくとも一部
については、内部電極パターンの平面位置を、所定の位
置関係となるように位置決めされた位置に対して、行方
向及び列方向の少なくとも一方に３０〜１００μmずら
して積層することにより、複雑な製造工程を必要とした
り、製造コストの増大を招いたりすることなく、いわゆ
るサドル現象による内部電極の周辺部と中央部における
厚みの差に起因するクラックやデラミネーションの発
生、絶縁抵抗の低下などを抑制することが可能になり、
信頼性の高い積層セラミック電子部品を効率よく製造す
ることができる。すなわち、本願発明の積層セラミック
電子部品の製造方法によれば、内部電極パターンの、サ
ドル現象により厚みが大きくなった周辺部のうちの行方
向に沿った周辺部及び列方向に沿った周辺部の少なくと
も一方どうしが同一平面位置に重なることを防止するこ
とが可能になり、内部電極の周辺部と中央部における厚
みの差に起因するクラックやデラミネーションの発生、
絶縁抵抗の低下などを抑制することができる。
積層セラミック電子部品の製造方法は、所定枚数のセラ
ミックグリーンシートを、各セラミックグリーンシート
間における内部電極パターンの位置関係が所定の位置関
係となるように位置決めして積層するとともに、所定枚
数のセラミックグリーンシートのうちの少なくとも一部
については、内部電極パターンの平面位置を、所定の位
置関係となるように位置決めされた位置に対して、行方
向及び列方向の少なくとも一方に３０〜１００μmずら
して積層することにより、複雑な製造工程を必要とした
り、製造コストの増大を招いたりすることなく、いわゆ
るサドル現象による内部電極の周辺部と中央部における
厚みの差に起因するクラックやデラミネーションの発
生、絶縁抵抗の低下などを抑制することが可能になり、
信頼性の高い積層セラミック電子部品を効率よく製造す
ることができる。すなわち、本願発明の積層セラミック
電子部品の製造方法によれば、内部電極パターンの、サ
ドル現象により厚みが大きくなった周辺部のうちの行方
向に沿った周辺部及び列方向に沿った周辺部の少なくと
も一方どうしが同一平面位置に重なることを防止するこ
とが可能になり、内部電極の周辺部と中央部における厚
みの差に起因するクラックやデラミネーションの発生、
絶縁抵抗の低下などを抑制することができる。
【００４７】また、請求項２の積層セラミック電子部品
の製造方法のように、所定枚数のセラミックグリーンシ
ートの、複数の内部電極パターンが配設された所定の領
域を打ち抜くとともに、少なくとも一部のセラミックグ
リーンシートについては、内部電極パターンの平面位置
を行方向及び列方向の少なくとも一方に３０〜１００μ
mずらして打ち抜き、これらの所定枚数の打ち抜きセラ
ミックグリーンシートを積層するようにした場合、位置
をずらして打ち抜いたセラミックグリーンシートを、位
置をずらさずに打ち抜いた他のセラミックグリーンシー
トと同様に積層するだけで、各セラミックグリーンシー
トに配設された内部電極パターンの、サドル現象により
厚みが大きくなった周辺部のうちの行方向に沿った周辺
部及び列方向に沿った周辺部の少なくとも一方どうしが
同一平面位置に重ならないように積層することが可能に
なり、クラックやデラミネーション、絶縁抵抗の低下な
どのない信頼性の高い積層セラミック電子部品をさらに
効率よく製造することができるようになる。
の製造方法のように、所定枚数のセラミックグリーンシ
ートの、複数の内部電極パターンが配設された所定の領
域を打ち抜くとともに、少なくとも一部のセラミックグ
リーンシートについては、内部電極パターンの平面位置
を行方向及び列方向の少なくとも一方に３０〜１００μ
mずらして打ち抜き、これらの所定枚数の打ち抜きセラ
ミックグリーンシートを積層するようにした場合、位置
をずらして打ち抜いたセラミックグリーンシートを、位
置をずらさずに打ち抜いた他のセラミックグリーンシー
トと同様に積層するだけで、各セラミックグリーンシー
トに配設された内部電極パターンの、サドル現象により
厚みが大きくなった周辺部のうちの行方向に沿った周辺
部及び列方向に沿った周辺部の少なくとも一方どうしが
同一平面位置に重ならないように積層することが可能に
なり、クラックやデラミネーション、絶縁抵抗の低下な
どのない信頼性の高い積層セラミック電子部品をさらに
効率よく製造することができるようになる。
【００４８】また、請求項３の積層セラミック電子部品
の製造方法のように、所定枚数のセラミックグリーンシ
ートに、複数の内部電極パターンを印刷するとともに、
少なくとも一部のセラミックグリーンシートについて
は、内部電極パターンの平面位置を行方向及び列方向の
少なくとも一方に３０〜１００μmずらして印刷し、こ
れらの所定枚数のセラミックグリーンシートを積層する
ようにした場合、位置をずらして印刷したセラミックグ
リーンシートを、位置をずらさずに印刷した他のセラミ
ックグリーンシートと同様に積層するだけで、各セラミ
ックグリーンシートに配設された内部電極パターンの、
サドル現象により厚みが大きくなった周辺部のうちの行
方向に沿った周辺部及び列方向に沿った周辺部の少なく
とも一方どうしが同一平面位置に重ならないように積層
することが可能になり、クラックやデラミネーション、
絶縁抵抗の低下などのない信頼性の高い積層セラミック
電子部品をさらに効率よく製造することが可能になる。
の製造方法のように、所定枚数のセラミックグリーンシ
ートに、複数の内部電極パターンを印刷するとともに、
少なくとも一部のセラミックグリーンシートについて
は、内部電極パターンの平面位置を行方向及び列方向の
少なくとも一方に３０〜１００μmずらして印刷し、こ
れらの所定枚数のセラミックグリーンシートを積層する
ようにした場合、位置をずらして印刷したセラミックグ
リーンシートを、位置をずらさずに印刷した他のセラミ
ックグリーンシートと同様に積層するだけで、各セラミ
ックグリーンシートに配設された内部電極パターンの、
サドル現象により厚みが大きくなった周辺部のうちの行
方向に沿った周辺部及び列方向に沿った周辺部の少なく
とも一方どうしが同一平面位置に重ならないように積層
することが可能になり、クラックやデラミネーション、
絶縁抵抗の低下などのない信頼性の高い積層セラミック
電子部品をさらに効率よく製造することが可能になる。
【００４９】また、本願発明（請求項４）の積層セラミ
ック電子部品は、方形の内部電極の少なくとも１つの辺
を、セラミック層を介して対向する内部電極の対応する
辺に対して、平面位置関係において、３０〜１００μm
ずらすようにしているので、内部電極の周辺部と中央部
における厚みの差に起因するクラックやデラミネーショ
ンの発生、絶縁抵抗の低下などを防止することが可能に
なり、信頼性の高い積層セラミック電子部品を提供する
ことができる。
ック電子部品は、方形の内部電極の少なくとも１つの辺
を、セラミック層を介して対向する内部電極の対応する
辺に対して、平面位置関係において、３０〜１００μm
ずらすようにしているので、内部電極の周辺部と中央部
における厚みの差に起因するクラックやデラミネーショ
ンの発生、絶縁抵抗の低下などを防止することが可能に
なり、信頼性の高い積層セラミック電子部品を提供する
ことができる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法を実施するのに用いた、内部電極パ
ターンが行列状に配設されたセラミックグリーンシート
を示す図である。
電子部品の製造方法を実施するのに用いた、内部電極パ
ターンが行列状に配設されたセラミックグリーンシート
を示す図である。
【図２】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法において、セラミックグリーンシー
トを積層する方法を説明する図である。
電子部品の製造方法において、セラミックグリーンシー
トを積層する方法を説明する図である。
【図３】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法において、セラミックグリーンシー
トを積層する場合における内部電極パターンの位置関係
を説明する図である。
電子部品の製造方法において、セラミックグリーンシー
トを積層する場合における内部電極パターンの位置関係
を説明する図である。
【図４】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法において、セラミックグリーンシー
トを積層する場合における内部電極パターンの位置関係
を説明する図である。
電子部品の製造方法において、セラミックグリーンシー
トを積層する場合における内部電極パターンの位置関係
を説明する図である。
【図５】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法により製造された積層セラミック電
子部品を示す図であり、(ａ)は正面断面図、(ｂ)は側面
断面図、(ｃ)は内部電極の重なり状態を示す図である。
電子部品の製造方法により製造された積層セラミック電
子部品を示す図であり、(ａ)は正面断面図、(ｂ)は側面
断面図、(ｃ)は内部電極の重なり状態を示す図である。
【図６】本願発明の一実施形態にかかる積層セラミック
電子部品の製造方法を実施するのに用いられる、内部電
極パターンが行列状に配設されたセラミックグリーンシ
ートの変形例を示す図である。
電子部品の製造方法を実施するのに用いられる、内部電
極パターンが行列状に配設されたセラミックグリーンシ
ートの変形例を示す図である。
【図７】従来の積層セラミック電子部品の製造方法にお
いて形成された積層体を模式的に示す図である。
いて形成された積層体を模式的に示す図である。
１（１ａ）セラミックグリーンシート ２ 内部電極パターン ２ａ 内部電極パターンの中央部 ２ｂ 内部電極パターンの周辺部 ２ｂ1 内部電極パターンの行方向の周辺部 ２ｂ2 内部電極パターンの行方向の周辺部 Ａ 内部電極パターンの列方向へのずらし距離 １１ セラミック素子 １１ａ セラミック層 １２ 内部電極 １３ 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 欣也 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E082 AA01 AB03 BC32 BC38 EE04 EE35 FG06 FG26 FG54 GG10 GG28 JJ03 JJ23 LL01 LL02 MM21 MM24 PP09
Claims (4)
- 【請求項１】セラミック層を介して複数の内部電極が積
層された構造を有する積層セラミック電子部品の製造方
法であって、 導電ペーストを塗布することにより、セラミックグリー
ンシートの表面に行列状に複数の内部電極パターンを配
設する工程と、 表面に内部電極パターンが配設された所定枚数のセラミ
ックグリーンシートを、各セラミックグリーンシート間
における内部電極パターンの位置関係が所定の位置関係
となるように位置決めして積層するとともに、前記所定
枚数のセラミックグリーンシートのうちの少なくとも一
部については、内部電極パターンの平面位置を、前記所
定の位置関係となるように位置決めされた位置に対し
て、行方向及び列方向の少なくとも一方に３０〜１００
μmずらして積層することにより積層体を形成する積層
工程とを具備することを特徴とする積層セラミック電子
部品の製造方法。 - 【請求項２】所定枚数のセラミックグリーンシートの、
複数の内部電極パターンが配設された所定の領域を打ち
抜くとともに、少なくとも一部のセラミックグリーンシ
ートについては、内部電極パターンの平面位置を行方向
及び列方向の少なくとも一方に３０〜１００μmずらし
て打ち抜き、これらの所定枚数の打ち抜きセラミックグ
リーンシートを積層することにより前記積層体を形成す
ることを特徴とする請求項１記載の積層セラミック電子
部品の製造方法。 - 【請求項３】所定枚数のセラミックグリーンシートに、
複数の内部電極パターンを印刷するとともに、少なくと
も一部のセラミックグリーンシートについては、内部電
極パターンの平面位置を行方向及び列方向の少なくとも
一方に３０〜１００μmずらして印刷し、これらの所定
枚数のセラミックグリーンシートを積層することにより
前記積層体を形成することを特徴とする請求項１記載の
積層セラミック電子部品の製造方法。 - 【請求項４】セラミック層を介して、平面形状が方形の
複数の内部電極が積層された構造を有する積層セラミッ
ク電子部品であって、 前記複数の内部電極の少なくとも一部については、その
少なくとも１つの辺が、セラミック層を介して対向する
内部電極の対応する辺に対し、平面位置関係において３
０〜１００μmずれていることを特徴とする積層セラミ
ック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381821A JP2002184648A (ja) | 2000-12-15 | 2000-12-15 | 積層セラミック電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381821A JP2002184648A (ja) | 2000-12-15 | 2000-12-15 | 積層セラミック電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184648A true JP2002184648A (ja) | 2002-06-28 |
Family
ID=18849749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381821A Withdrawn JP2002184648A (ja) | 2000-12-15 | 2000-12-15 | 積層セラミック電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184648A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7326310B2 (en) | 2003-08-28 | 2008-02-05 | Tdk Corporation | Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet |
| US7387870B2 (en) | 2003-08-28 | 2008-06-17 | Tdk Corporation | Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet |
| JP2009200092A (ja) * | 2008-02-19 | 2009-09-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| CN102810399A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电容器 |
| JP2013078932A (ja) * | 2011-09-30 | 2013-05-02 | Samsung Electro-Mechanics Co Ltd | スクリーン印刷板及びこれを利用した積層型セラミックキャパシタの製造方法及び積層型セラミックキャパシタ |
| CN103247441A (zh) * | 2012-02-13 | 2013-08-14 | 株式会社村田制作所 | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 |
| JP2014049906A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 圧電素子、音響発生器、音響発生装置及び電子機器 |
| US9060461B2 (en) | 2012-11-05 | 2015-06-16 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component |
| US9449763B2 (en) | 2013-06-05 | 2016-09-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same |
| US20170186541A1 (en) * | 2015-12-29 | 2017-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| US20170352483A1 (en) * | 2016-06-07 | 2017-12-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US10304618B2 (en) | 2015-10-08 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and board having the same |
| US10319520B2 (en) | 2015-12-30 | 2019-06-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same |
| US10347428B2 (en) | 2016-07-05 | 2019-07-09 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| KR20190121231A (ko) | 2018-12-17 | 2019-10-25 | 삼성전기주식회사 | 적층형 커패시터 |
-
2000
- 2000-12-15 JP JP2000381821A patent/JP2002184648A/ja not_active Withdrawn
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7387870B2 (en) | 2003-08-28 | 2008-06-17 | Tdk Corporation | Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet |
| US7326310B2 (en) | 2003-08-28 | 2008-02-05 | Tdk Corporation | Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet |
| JP2009200092A (ja) * | 2008-02-19 | 2009-09-03 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| US8559160B2 (en) | 2011-05-31 | 2013-10-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| CN102810399A (zh) * | 2011-05-31 | 2012-12-05 | 三星电机株式会社 | 多层陶瓷电容器 |
| US8797710B2 (en) | 2011-05-31 | 2014-08-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| JP2013078932A (ja) * | 2011-09-30 | 2013-05-02 | Samsung Electro-Mechanics Co Ltd | スクリーン印刷板及びこれを利用した積層型セラミックキャパシタの製造方法及び積層型セラミックキャパシタ |
| US9190213B2 (en) | 2012-02-13 | 2015-11-17 | Murata Manufacturing Co., Ltd. | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor |
| JP2013165210A (ja) * | 2012-02-13 | 2013-08-22 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
| KR101462587B1 (ko) * | 2012-02-13 | 2014-11-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서의 제조방법 및 적층 세라믹 콘덴서 |
| CN103247441A (zh) * | 2012-02-13 | 2013-08-14 | 株式会社村田制作所 | 层叠陶瓷电容器的制造方法及层叠陶瓷电容器 |
| JP2014049906A (ja) * | 2012-08-30 | 2014-03-17 | Kyocera Corp | 圧電素子、音響発生器、音響発生装置及び電子機器 |
| US9060461B2 (en) | 2012-11-05 | 2015-06-16 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component, manufacturing method therefor, serial taping electronic component, manufacturing method therefor, and direction identification method for laminated ceramic electronic component |
| US9449763B2 (en) | 2013-06-05 | 2016-09-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same |
| US10304618B2 (en) | 2015-10-08 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and board having the same |
| US10049820B2 (en) * | 2015-12-29 | 2018-08-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having first and second internal electrode base patterns exposed to different respective end and side surfaces of a body, and method of manufacturing the same |
| US10181380B2 (en) | 2015-12-29 | 2019-01-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component having first and second internal elctrode patterns alternately stacked, and method of manufacturing the same |
| US20170186541A1 (en) * | 2015-12-29 | 2017-06-29 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| US10319520B2 (en) | 2015-12-30 | 2019-06-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same |
| US10720278B2 (en) | 2015-12-30 | 2020-07-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with decreased high voltage stress defects and board having the same |
| US20170352483A1 (en) * | 2016-06-07 | 2017-12-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US10529487B2 (en) * | 2016-06-07 | 2020-01-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor with internal electrodes having different edge positions |
| US10347428B2 (en) | 2016-07-05 | 2019-07-09 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| KR20190121231A (ko) | 2018-12-17 | 2019-10-25 | 삼성전기주식회사 | 적층형 커패시터 |
| US11075035B2 (en) | 2018-12-17 | 2021-07-27 | Samsung Electro-Mechanics Co., Ltd. | Multilayered capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6829134B2 (en) | Laminated ceramic electronic component and method for manufacturing the same | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
| KR101533411B1 (ko) | 적층형 세라믹 전자부품 | |
| US9627142B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| KR20140121727A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR102061507B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 | |
| KR20140085097A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP2002184648A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2020053577A (ja) | 電子部品 | |
| KR20160084217A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판 | |
| JP3316731B2 (ja) | 積層セラミック電子部品 | |
| JP2004047536A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR20150007595A (ko) | 적층 세라믹 커패시터 | |
| US6982862B2 (en) | Multilayer capacitor | |
| JPH10312933A (ja) | 積層セラミック電子部品 | |
| US20140285946A1 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| WO2012014692A1 (ja) | セラミック多層基板およびその製造方法 | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| JPH10335168A (ja) | 積層セラミックコンデンサ | |
| JP5869335B2 (ja) | 積層コンデンサ | |
| US8885323B2 (en) | Multilayered ceramic electronic component and fabricating method thereof | |
| JP6591771B2 (ja) | 積層コンデンサ | |
| JP2005327999A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |