JP2005327999A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2005327999A JP2005327999A JP2004146681A JP2004146681A JP2005327999A JP 2005327999 A JP2005327999 A JP 2005327999A JP 2004146681 A JP2004146681 A JP 2004146681A JP 2004146681 A JP2004146681 A JP 2004146681A JP 2005327999 A JP2005327999 A JP 2005327999A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- internal electrode
- ceramic
- sides
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入を抑制するとともに、デラミネーションやクラックの発生などの構造欠陥の発生を抑制することが可能で、しかも、積層数を変えることなく取得容量を調整すること可能な積層セラミックコンデンサを提供する。
【解決手段】セラミック素子1中に、セラミック層を介して積層された内部電極が交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサにおいて、内部電極2a,2bの、引き出し方向(矢印Aの方向)に沿う、互いに対向する一対の辺12a,12bを、凹部(谷)32と凸部(山)31が交互に繰り返す凹凸形状(ジグザグ形状)とし、かつ、セラミック素子1の端面に、一対の辺12a,12bの凹部(谷)32どうしを結ぶ線で規定される領域が露出するように構成する。
【選択図】図2
【解決手段】セラミック素子1中に、セラミック層を介して積層された内部電極が交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサにおいて、内部電極2a,2bの、引き出し方向(矢印Aの方向)に沿う、互いに対向する一対の辺12a,12bを、凹部(谷)32と凸部(山)31が交互に繰り返す凹凸形状(ジグザグ形状)とし、かつ、セラミック素子1の端面に、一対の辺12a,12bの凹部(谷)32どうしを結ぶ線で規定される領域が露出するように構成する。
【選択図】図2
Description
セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサに関し、詳しくは、内部電極の構造に特徴を有する積層セラミックコンデンサに関する。
積層セラミックコンデンサは、例えば、図14に断面図を示し、図15に要部の分解斜視図を示すように、セラミック素子51中に、平面形状が長方形の複数の内部電極52a,52bがセラミック層53を介して積層され、かつ、セラミック層53を介して互いに対向する内部電極52a,52bが交互にセラミック素子51の逆側の端面54a,54bに引き出されて、該端面に形成された外部電極55a,55bに接続された構造を有している。
ところで、近年、大容量化への要求から、セラミック層、内部電極層の多層化、薄層化が進んでおり、上述のような構造を有する積層コンデンサにおいては、層間剥離(デラミネーション)や、クラックの発生などの構造欠陥が発生しやすいという問題点がある。
そこで、図16に示すように、内部電極52a,52bの周縁部を凹凸形状として、内部電極52a,52bとセラミック層53との結合を強固にし、層間剥離(デラミネーション)や、クラックの発生などの構造欠陥が発生することを、抑制防止するようにした積層セラミックコンデンサが提案されている(特許文献1)。
しかしながら、上記特許文献1の積層セラミックコンデンサでは、内部電極52a,52bの引き出し部63a,63bがセラミック層の幅方向全体からセラミック素子の端面に引き出されるように構成されており、引き出し部の幅が広いため、セラミック素子51の端面の内部電極の露出部分から内部にめっき液(外部電極にNiめっきやSnめっきを施す際に使用するめっき液)が浸入して特性の低下を招いたり、外部から浸入する水分の影響を受けたりしやすいという問題点がある。
なお、この問題点は、図14および図15に示した、内部電極がその幅全体でセラミック素子の端面に引き出されている従来の積層セラミックコンデンサの場合にも当てはまるものである。
なお、この問題点は、図14および図15に示した、内部電極がその幅全体でセラミック素子の端面に引き出されている従来の積層セラミックコンデンサの場合にも当てはまるものである。
また、特許文献1の積層セラミックコンデンサでは、内部電極52a,52bの引き出し部63a,63b(図16)がセラミック層の幅方向全体からセラミック素子の端面に引き出されるように構成されているため、内部電極の位置をずらせることにより取得静電容量の微調整を行うことができる範囲が狭く、所望の特性を備えた積層セラミックコンデンサを製造することが困難であるという問題点がある。
特開平9−260201号公報
本発明は、上記問題点を解決するものであり、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入、層間剥離(デラミネーション)やクラックの発生などの構造欠陥の発生を抑制防止することが可能で、しかも、取得容量を容易に調整することが可能な、信頼性が高く所望の特性を備えた積層セラミックコンデンサを提供することを目的とする。
上記課題を解決するために、本発明(請求項1)の積層セラミックコンデンサは、
セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記内部電極の、引き出し方向に沿う、互いに対向する一対の辺が、凹部と凸部が交互に繰り返す凹凸形状を有しているとともに、
前記セラミック素子の端面には、前記一対の辺の凹部どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴としている。
セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記内部電極の、引き出し方向に沿う、互いに対向する一対の辺が、凹部と凸部が交互に繰り返す凹凸形状を有しているとともに、
前記セラミック素子の端面には、前記一対の辺の凹部どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴としている。
また、請求項2の積層セラミックコンデンサは、
前記対向する一対の辺の凹凸形状が、山と谷が交互に、かつ規則的に繰り返すジグザグ形状であり、
前記セラミック素子の端面には、前記一対の辺の谷どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴としている。
前記対向する一対の辺の凹凸形状が、山と谷が交互に、かつ規則的に繰り返すジグザグ形状であり、
前記セラミック素子の端面には、前記一対の辺の谷どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴としている。
また、請求項3の積層セラミックコンデンサは、請求項2記載の積層セラミックコンデンサにおいて、前記セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、対向する他方の内部電極における一対の辺の山に重なり、かつ、一方の内部電極における一対の辺の谷が、対向する他方の内部電極における一対の辺の谷に重なっていることを特徴としている。
また、請求項4の積層セラミックコンデンサは、請求項2記載の積層セラミックコンデンサにおいて、前記セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、他方の内部電極における一対の辺の谷に対向し、かつ、前記一方の内部電極における一対の辺の谷が、他方の内部電極における一対の辺の山に対向していることを特徴としている。
本発明(請求項1)の積層セラミックコンデンサは、内部電極の、引き出し方向に沿う、互いに対向する一対の辺が、凹部と凸部が交互に繰り返す凹凸形状を有しているとともに、セラミック素子の端面には、一対の辺の凹部どうしを結ぶ線で規定される、幅の狭い領域が露出するように構成されているので、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入、層間剥離(デラミネーション)やクラックの発生などの構造欠陥の発生を抑制することが可能になる
さらに、内部電極の、引き出し方向に沿う、互いに対向する一対の辺を、凸部と凹部が交互に繰り返す凹凸形状にしているので、一対の辺の凹部どうしを結ぶ線で規定される所定の狭幅部が露出するように内部電極の位置をずらして積層する(すなわち、内部電極を一つ隣の凹部、あるいは2つ目以降の凹部どうしを結ぶ線で規定される狭幅部においてセラミック素子の端面に引き出す)ことにより、積層数を変えることなく取得容量を容易に調整することが可能になる。その結果、信頼性が高く所望の特性を備えた積層セラミックコンデンサを提供することができるようになる。
さらに、内部電極の、引き出し方向に沿う、互いに対向する一対の辺を、凸部と凹部が交互に繰り返す凹凸形状にしているので、一対の辺の凹部どうしを結ぶ線で規定される所定の狭幅部が露出するように内部電極の位置をずらして積層する(すなわち、内部電極を一つ隣の凹部、あるいは2つ目以降の凹部どうしを結ぶ線で規定される狭幅部においてセラミック素子の端面に引き出す)ことにより、積層数を変えることなく取得容量を容易に調整することが可能になる。その結果、信頼性が高く所望の特性を備えた積層セラミックコンデンサを提供することができるようになる。
さらに、内部電極の、引き出し方向に沿う、互いに対向する一対の辺を、凹部と凸部が交互に繰り返す凹凸形状に形成しているので、内部電極とセラミック層との結合を強固にし、層間剥離(デラミネーション)や、クラックの発生などの構造欠陥が発生することを抑制することが可能になる。
なお、内部電極の互いに対向する一対の辺の凹凸形状としては、山と谷が繰り返されるジグザグ形状、曲線状の波形の形状、パルス波形型の形状など種々の形状を採用することが可能である。
また、請求項2の積層セラミックコンデンサのように、対向する一対の辺の凹凸形状を、山と谷が交互に、かつ規則的に繰り返すジグザグ形状とし、セラミック素子の端面に、一対の辺の谷どうしを結ぶ線で規定される領域が露出するようにした場合、内部電極の狭幅部を確実にセラミック素子の端面に露出させて、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入を抑制することが可能になり、本発明をより実効あらしめることが可能になる。
なお、一対の辺の谷どうしを結ぶ線で規定される領域を露出させる場合においては、谷の最も深い部分どうしを結ぶ線で規定される領域が露出するように構成することが望ましいが、いくらかのずれがあっても狭幅部をセラミック素子の端面に露出させることが可能であり、そのような態様も本発明の範囲に含まれるものである。
なお、一対の辺の谷どうしを結ぶ線で規定される領域を露出させる場合においては、谷の最も深い部分どうしを結ぶ線で規定される領域が露出するように構成することが望ましいが、いくらかのずれがあっても狭幅部をセラミック素子の端面に露出させることが可能であり、そのような態様も本発明の範囲に含まれるものである。
また、請求項3の積層セラミックコンデンサのように、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、対向する他方の内部電極における一対の辺の山に重なり、かつ、一方の内部電極における一対の辺の谷が、対向する他方の内部電極における一対の辺の谷に重なるようにした場合、内部電極の狭幅部を確実にセラミック素子の端面に露出させて、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入を抑制することが可能になるとともに、内部電極の有効面積(重なり面積)を確実に把握し、かつ、調整することが容易になり、本発明をより実効あらしめることが可能になる。
また、請求項4の積層セラミックコンデンサのように、セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、他方の内部電極における一対の辺の谷に対向し、かつ、一方の内部電極における一対の辺の谷が、他方の内部電極における一対の辺の山に対向するように構成した場合にも、内部電極の狭幅部を確実にセラミック素子の端面に露出させて、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入を抑制することが可能になるとともに、内部電極の有効面積を確実に把握し、かつ、調整することが容易になり、本発明をより実効あらしめることが可能になる。
さらに、一方の内部電極における一対の辺の谷(山)と、他方の内部電極における一対の辺の山(谷)が対向するように構成した場合、同じパターンの内部電極を備えた積層セラミックコンデンサにおいて、内部電極の重なり面積を減らすことが可能になり、製造することが可能な積層セラミックコンデンサの特性の幅を広げることが可能になる。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
図1は本発明の一実施例(実施例1)にかかる積層セラミックコンデンサを示す正面断面図であり、図2(a)は図1の積層セラミックコンデンサの内部電極の重なり状態を示す平面図、図2(b)はセラミック層を介して互いに対向する一対の内部電極の構成を示す平面図、図3は実施例1の積層セラミックコンデンサを示す分解斜視図である。
また、図4は実施例1の積層セラミックコンデンサの製造に用いたセラミックグリーンシートを示す平面図、図5は容量を変えた積層セラミックコンデンサを製造するために用いたセラミックグリーンシートを示す平面図である。
また、図4は実施例1の積層セラミックコンデンサの製造に用いたセラミックグリーンシートを示す平面図、図5は容量を変えた積層セラミックコンデンサを製造するために用いたセラミックグリーンシートを示す平面図である。
この実施例1の積層セラミックコンデンサは、図1、図2(a),(b),図3に示すように、セラミック素子1中に、複数の内部電極2a,2bがセラミック層3を介して積層され、かつ、セラミック層3を介して互いに対向する内部電極2a,2bが交互にセラミック素子1の逆側の端面4a,4bに引き出されて、該端面4a,4bに形成された外部電極5a,5bに接続された構造を有している。また、各内部電極2a,2bの引き出し側と逆側には、ダミー電極7b,7aが配設されている。
そして、内部電極2a,2bの引き出し方向(図2(a),(b)に矢印Aで示す方向)に沿う、互いに対向する一対の辺12a,12b(図2(b)参照)が、山31と谷32が交互に、かつ規則的に繰り返すジグザグ状に形成されている。そして、セラミック素子1の端面4a,4bには、一対の辺12a,12bの谷32どうしを結ぶ線で規定される領域(狭幅部)が露出するように構成されている。なお、ダミー電極7a,7bも狭幅部が露出するように構成されている。
また、セラミック層3を介して互いに対向する一対の内部電極2a,2bについてみた場合に、一対の内部電極2a,2bが互いに対向する有効面積部分R1(図4)において、一方の内部電極2aにおける一対の辺12a,12aの山31および谷32と、他方の内部電極2bにおける一対の辺12b,12bの山31および谷32が互いに重なるように構成されている。
次に、この積層セラミックコンデンサの製造方法について説明する。
セラミック原料粉体としてチタン酸バリウム材料、樹脂バインダーとしてポリビニルブチラール、可塑材としてフタル酸ジオクチル、溶剤としてエタノール、トルエンを配合して作製したセラミックスラリーを用いて、厚さ10μmのセラミックグリーンシートを作製する。
セラミック原料粉体としてチタン酸バリウム材料、樹脂バインダーとしてポリビニルブチラール、可塑材としてフタル酸ジオクチル、溶剤としてエタノール、トルエンを配合して作製したセラミックスラリーを用いて、厚さ10μmのセラミックグリーンシートを作製する。
そして、図4に示すように、このセラミックグリーンシート43a,43b上に、卑金属の導電性ペーストをスクリーン印刷法により印刷して、互いに対向する辺41a,41bが、山31と谷32が交互に、かつ規則的に繰り返すジグザグ状の形状を有する内部電極パターン42a,42bを複数形成する。なお、図4は、順次積層されるセラミックグリーンシートの内、n層目のセラミックグリーンシート43bとその上下に積層されるn+1層目とn−1層目のセラミックグリーンシート43a,43aを示している。
ただし、n層目のセラミックグリーンシート43bと、n+1層目およびn−1層目のセラミックグリーンシート43aとしては、内部電極パターン42a,42bの配設パターンが同じセラミックグリーンシートを用い、積層時に位置をずらせて積層するように構成することも可能であり、また、内部電極パターン42a,42bをずらして印刷したセラミックグリーンシートを用いるように構成することも可能である。
次いで、このセラミックグリーンシート43a,43bを所定枚数積層するとともに、その上下両面側に内部電極パターンの形成されていない外層用のセラミックグリーンシート(図示せず)を積層し、圧着する。
それから、圧着された積層体を、完成品(図1参照)の寸法が、長さ3.2mm×幅1.6mm×高さ1.6mmになるように所定の位置(例えば、図4の線Lで示す位置)で切断して、個々の積層素子(未焼成のセラミック素子)に分割する。
そして、未焼成のセラミック素子を脱脂した後、さらにN2+H2の雰囲気炉において焼成する。
そして、未焼成のセラミック素子を脱脂した後、さらにN2+H2の雰囲気炉において焼成する。
その後、外部電極形成用の導電ペーストとして、銅粉末を導電成分とする導電ペーストを塗布、焼付けし、その上にNiめっき、Snめっきを順次施す。
これにより、図1に示すような構造を有する積層セラミックコンデンサ(試料1の本発明の実施例にかかる積層セラミックコンデンサ)が得られる。
これにより、図1に示すような構造を有する積層セラミックコンデンサ(試料1の本発明の実施例にかかる積層セラミックコンデンサ)が得られる。
また、図5に示すように、内部電極パターン42a,42bの位置を、山および谷を一つ分ずらしてセラミックグリーンシート43a,43bを積層することにより、内部電極(内部電極パターン)が重なり合う領域R2の面積(有効面積)を、図4に示す試料1の積層セラミックコンデンサの領域R1の有効面積とは異ならせて容量調整を行い、所望の特性を有する積層セラミックコンデンサ(試料2の本発明の実施例にかかる積層セラミックコンデンサ)を作製した。
なお、図5において、図4と同一符号を付した部分は、同一または相当する部分を示す。なお、この試料2の積層セラミックコンデンサを製造するにあたっては、セラミックグリーンシート43a,43bとして、内部電極パターン42a,42bをずらして配設したセラミックグリーンシートを用いることも可能である。
なお、図5において、図4と同一符号を付した部分は、同一または相当する部分を示す。なお、この試料2の積層セラミックコンデンサを製造するにあたっては、セラミックグリーンシート43a,43bとして、内部電極パターン42a,42bをずらして配設したセラミックグリーンシートを用いることも可能である。
また、比較のため、図6に示すような、長方形の内部電極パターン42a,42bを配設したセラミックグリーンシート43a,43bを用いて、図8に示すような比較例1の積層セラミックコンデンサを作製するとともに、図7に示すような中央部に狭幅部を備えた内部電極パターン42a,42bを配設したセラミックグリーンシート43a,43bを用いて、図9に示すような比較例2の積層セラミックコンデンサを作製した。
なお、図6,図7,図8および図9において、図1〜4および図5と同一符号を付した部分は、同一または相当する部分を示す。
なお、図6,図7,図8および図9において、図1〜4および図5と同一符号を付した部分は、同一または相当する部分を示す。
試料1,2の本発明の実施例の試料、および比較例1,2の試料について、スチーム圧力2026.5hPa×10時間のPCT試験(超加速耐湿性試験)を行った後の絶縁抵抗(IR)の劣化を割合(%)を調べた。その結果を表1に示す。
表1に示すように、比較例1の内部電極パターンの場合、内部電極の位置を引き出し方向にずらすことにより、セラミックグリーンシートの積層枚数を一定として容量を調整することが可能であるが、比較例1の試料においてはPCT試験後に0.1%の絶縁抵抗の劣化が認められた。
また、比較例2の試料の場合、PCT試験後の絶縁抵抗の劣化は認められなかったが、比較例2の内部電極パターンの場合、狭幅部の位置をずらすことができないので、セラミックグリーンシートの積層枚数を変えることなく容量を調整することができないという問題がある。
一方、試料1および2の本発明の実施例にかかる試料の場合、いずれも、一対の辺12a,12bの谷32どうしを結ぶ線で規定される狭幅部がセラミック素子1の端面4a,4bに露出するように構成されているため、PCT試験後においても絶縁抵抗の劣化は認められなかった。
また、本発明の実施例にかかる積層セラミックコンデンサ(試料1および2)の場合には、内部電極パターンの位置を、山および谷を一つ分ずらしてセラミックグリーンシートを積層することにより、セラミック素子の端面に内部電極の狭幅部を露出させて、外部からの水分の影響などを抑制しつつ、積層枚数を変えることなく容量調整を行うことができる。
さらに、実施例の試料(上述の試料1)と、比較例1および比較例2の試料について、取得すべき容量の大きさが変化したときの、内部電極の積み枚数と、たわみ保持試験の不良発生数の関係を調べた。なお、たわみ保持試験は、たわみ量2mm、保持時間5秒の条件で行った。その結果を表2に示す。
内部電極が長方形である比較例1の試料の場合、積み枚数を変えずに各容量の積層セラミックコンデンサを製造することができた。また、たわみ保持試験でも不良の発生は認められなかった。ただし、この比較例1の場合には、上述のように、PCT試験後に0.1%の絶縁抵抗の劣化が認められており、この点で問題を包含している。
一方、内部電極に狭幅部を設けた比較例2の試料の場合、取得すべき容量の変化に応じて積み枚数を変えることが必要となり、たわみ保持試験でも不良の発生が認められた。
これに対し、本発明の実施例にかかる試料1の場合、積み枚数を変えずに各容量の積層セラミックコンデンサを製造することができた。また、たわみ保持試験でも不良の発生は認められなかった。
上述の結果から、本発明によれば、外部からの水分の影響を受けにくくして、高信頼性を確保することが可能で、かつ、積層枚数を変更することなく容量設計を容易に変更することが可能な積層セラミックコンデンサが得られることがわかる。
上述の結果から、本発明によれば、外部からの水分の影響を受けにくくして、高信頼性を確保することが可能で、かつ、積層枚数を変更することなく容量設計を容易に変更することが可能な積層セラミックコンデンサが得られることがわかる。
図10は本発明の他の実施例(実施例2)にかかる積層セラミックコンデンサを示す正面断面図、図11(a)は図10の積層セラミックコンデンサの内部電極の重なり状態を示す平面図、図11(b)はセラミック層を介して互いに対向する一対の内部電極の構成を示す平面図である。
また、図12は実施例2の積層セラミックコンデンサの製造に用いたセラミックグリーンシートを示す平面図、図13は容量を変えた積層セラミックコンデンサを製造するために用いたセラミックグリーンシートを示す平面図である。
なお、図10,図11(a),(b)、図12,図13において、図1,図2(a),(b),図4,図5と同一符号を付した部分は、同一または相当部分を示している。
また、図12は実施例2の積層セラミックコンデンサの製造に用いたセラミックグリーンシートを示す平面図、図13は容量を変えた積層セラミックコンデンサを製造するために用いたセラミックグリーンシートを示す平面図である。
なお、図10,図11(a),(b)、図12,図13において、図1,図2(a),(b),図4,図5と同一符号を付した部分は、同一または相当部分を示している。
この実施例2の積層セラミックコンデンサは、図10,図11(a),(b)に示すように、セラミック層3を介して互いに対向する一対の内部電極2a,2bの有効面積部分(重なり部分)において、一方の内部電極2a(2b)における一対の辺12a(12b)の山31と、他方の内部電極2b(2a)における一対の辺12b(12a)の谷32が対向し、一方の内部電極2a(2b)における一対の辺12a(12b)の谷32と、他方の内部電極2b(2a)における一対の辺12b(12a)の山31が対向している。
この実施例2の積層セラミックコンデンサは、図12に示すような、互いに対向する辺41a,41bが、山31と谷32が交互に、かつ規則的に繰り返すジグザグ状の形状を有する内部電極パターン42a,42bが配設されたセラミックグリーンシート43a,43bを用意し、これを、上述のような、対向する一対の内部電極パターンにおいて、一方の内部電極パターンの山31と他方の内部電極パターンの谷32が対向し、一方の内部電極パターンの谷32と他方の内部電極パターンの山31が対向するように積層することにより製造することができる。なお、その他の工程については、上記実施例1の場合と同様とすることができる。
また、この実施例2の構成の積層セラミックコンデンサにおいても、図13に示すように、内部電極パターン42a,42bの位置を、山と谷を一つ分ずらしてセラミックグリーンシート43a,43bを積層することにより、セラミック素子の端面に内部電極の狭幅部を露出させつつ、かつ、積層枚数を変えることなく、容量調整を行うことができる。
さらに、この実施例2の構成の積層セラミックコンデンサにおいては、図10,図11(a),(b)に示すように、一方の内部電極2a(2b)における一対の辺の谷32(山31)と、他方の内部電極2b(2a)における一対の辺の山31(谷32)が対向するように構成されているので、同じパターンの内部電極2a,2bを備えた実施例1の積層セラミックコンデンサの場合よりも、内部電極2a,2bの重なり面積を減らすことが可能になり、製造することが可能な積層セラミックコンデンサの特性の幅を広げることが可能になる。
なお、上記実施例1および2では、内部電極の、引き出し方向に沿う、互いに対向する一対の辺の形状が山と谷が交互に、かつ規則的に繰り返すジグザグ形状である場合を例にとって説明したが、曲線の波形形状や、パルス波形型の形状などの種々の形状とすることが可能である。
本発明はさらにその他の点においても上記実施例1および2に限られるものではなく、積層セラミックコンデンサを構成するセラミックの種類、内部電極およびセラミック層の積層数、内部電極の具体的な構造、セラミック層を介して隣り合う内部電極の配設態様などに関し、発明の範囲内において種々の応用、変形を加えることが可能である。
上述のように、本発明によれば、内部電極の狭幅部がセラミック素子の端面に露出するようにして、内部電極が引き出されたセラミック素子の端面からのめっき液や水分の浸入を抑制することが可能になるとともに、製造工程でセラミックグリーンシートをずらして積層することにより積層枚数を変えることなく容量調整を行うことが可能になり、所望の特性を有し、かつ、外部からの水分などの影響を受けない信頼性の高い積層セラミックコンデンサを得ることが可能になる。
したがって、本発明は、セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサに広く適用することが可能である。
したがって、本発明は、セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサに広く適用することが可能である。
1 セラミック素子
2a,2b 内部電極
3 セラミック層
4a,4b セラミック素子の端面
5a,5b 外部電極
7a,7b ダミー電極
12a,12b 内部電極の互いに対向する一対の辺
31 山
32 谷
41a,41b 内部電極パターンの互いに対向する辺
42a,42b 内部電極パターン
43a,43b セラミックグリーンシート
R1 試料1の積層セラミックコンデンサの有効面積
R2 試料2の積層セラミックコンデンサの有効面積
2a,2b 内部電極
3 セラミック層
4a,4b セラミック素子の端面
5a,5b 外部電極
7a,7b ダミー電極
12a,12b 内部電極の互いに対向する一対の辺
31 山
32 谷
41a,41b 内部電極パターンの互いに対向する辺
42a,42b 内部電極パターン
43a,43b セラミックグリーンシート
R1 試料1の積層セラミックコンデンサの有効面積
R2 試料2の積層セラミックコンデンサの有効面積
Claims (4)
- セラミック素子中に、セラミック層を介して内部電極が積層され、かつ、該内部電極が、交互にセラミック素子の逆側の端面に引き出され、該端面に形成された外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記内部電極の、引き出し方向に沿う、互いに対向する一対の辺が、凹部と凸部が交互に繰り返す凹凸形状を有しているとともに、
前記セラミック素子の端面には、前記一対の辺の凹部どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴とする積層セラミックコンデンサ。 - 前記対向する一対の辺の凹凸形状が、山と谷が交互に、かつ規則的に繰り返すジグザグ形状であり、
前記セラミック素子の端面には、前記一対の辺の谷どうしを結ぶ線で規定される領域が露出するように構成されていること
を特徴とする請求項1記載の積層セラミックコンデンサ。 - 前記セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、対向する他方の内部電極における一対の辺の山に重なり、かつ、一方の内部電極における一対の辺の谷が、対向する他方の内部電極における一対の辺の谷に重なっていることを特徴とする請求項2記載の積層セラミックコンデンサ。
- 前記セラミック層を介して互いに対向する一対の内部電極についてみた場合に、一対の内部電極が互いに対向する有効面積部分において、一方の内部電極における一対の辺の山が、他方の内部電極における一対の辺の谷に対向し、かつ、前記一方の内部電極における一対の辺の谷が、他方の内部電極における一対の辺の山に対向していることを特徴とする請求項2記載の積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146681A JP2005327999A (ja) | 2004-05-17 | 2004-05-17 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004146681A JP2005327999A (ja) | 2004-05-17 | 2004-05-17 | 積層セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327999A true JP2005327999A (ja) | 2005-11-24 |
Family
ID=35474077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004146681A Withdrawn JP2005327999A (ja) | 2004-05-17 | 2004-05-17 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327999A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006126333A1 (ja) | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
US8310805B2 (en) * | 2008-06-11 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same |
JP2012532455A (ja) * | 2009-07-01 | 2012-12-13 | ケメット エレクトロニクス コーポレーション | 高電圧能力を有する高静電容量の多層 |
US8456799B2 (en) | 2010-11-22 | 2013-06-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
JP2014013872A (ja) * | 2012-07-04 | 2014-01-23 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
CN103871736A (zh) * | 2012-12-10 | 2014-06-18 | 三星电机株式会社 | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 |
US11501924B2 (en) * | 2019-11-13 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
WO2023233835A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2004
- 2004-05-17 JP JP2004146681A patent/JP2005327999A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006126333A1 (ja) | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
EP1884967A1 (en) * | 2005-05-26 | 2008-02-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and method for manufacturing same |
EP1884967A4 (en) * | 2005-05-26 | 2011-11-16 | Murata Manufacturing Co | MULTILAYER CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME |
US8310805B2 (en) * | 2008-06-11 | 2012-11-13 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same |
JP2012532455A (ja) * | 2009-07-01 | 2012-12-13 | ケメット エレクトロニクス コーポレーション | 高電圧能力を有する高静電容量の多層 |
US8456799B2 (en) | 2010-11-22 | 2013-06-04 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
JP2014013872A (ja) * | 2012-07-04 | 2014-01-23 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
CN103871736A (zh) * | 2012-12-10 | 2014-06-18 | 三星电机株式会社 | 多层陶瓷电容器及制造该多层陶瓷电容器的方法 |
JP2014116571A (ja) * | 2012-12-10 | 2014-06-26 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
US9165715B2 (en) | 2012-12-10 | 2015-10-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor with electrodes having lead-out parts and method of manufacturing the same |
US11501924B2 (en) * | 2019-11-13 | 2022-11-15 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
WO2023233835A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5332475B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP6834091B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
JP2023052913A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP7196946B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2020053577A (ja) | 電子部品 | |
JP5852321B2 (ja) | 積層セラミックコンデンサ | |
JP3879605B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2012142451A (ja) | グラビア印刷装置およびそれを用いた積層セラミック電子部品の製造方法 | |
US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
CN107045936A (zh) | 层叠陶瓷电容器 | |
JP2002184648A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2005327999A (ja) | 積層セラミックコンデンサ | |
JP2009239204A (ja) | 電子部品の製造方法 | |
JP7484046B2 (ja) | セラミック電子部品およびその製造方法 | |
JP2015053512A (ja) | 積層セラミックコンデンサ | |
JP2015043423A (ja) | 積層セラミックコンデンサ | |
JP6591771B2 (ja) | 積層コンデンサ | |
JP2009246105A (ja) | 積層コンデンサ | |
JP2018056292A (ja) | 積層型電子部品 | |
JP2011134832A (ja) | 積層セラミックコンデンサおよびその製法 | |
JP2016048803A (ja) | 積層セラミックコンデンサ | |
JP4973077B2 (ja) | セラミック積層体の製造方法 | |
JP5006510B2 (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |