JP2009239204A - 電子部品の製造方法 - Google Patents

Abstract

【課題】チップ素体の面を覆う部分の厚みと稜部を覆う部分の厚みとの差がより小さい電極層を形成する。
【解決手段】本発明の電子部品の製造方法では、チップ素体の端面及び端面の周囲の稜部を導体ペーストに浸漬して導体ペーストを付与した後、付与された導体ペーストにおいて端面を覆う部分をプレートに押し付け、チップ素体を平面から引き離して、チップ素体に導体ペースト層を形成する層形成工程を複数回行う。この複数層形成工程では、少なくとも３回は層形成工程を行い、複数回行う層形成工程のうち連続して行なう３回の層形成工程では、１回目及び２回目の層形成工程においてチップ素体を平面から引き離す速度は、３回目の層形成工程においてチップ素体を平面から引き離す速度より速いことを特徴とする。
【選択図】図７

Description

本発明は、略直方体形状のチップ素体に電極層が形成された電子部品の製造方法に関する。

内部電極を有する略直方体形状のチップ素体と、チップ素体の互いに対向する一対の面の表面にそれぞれ形成された外部電極とを備えるチップ状の電子部品がある。この電子部品の外部電極を形成する方法として、下記特許文献１に記載された方法がある。その方法では、チップ素体の一対の面のうち一方の面を導電ペースト中に浸漬することにより素体チップの端面に導電ペーストの膜を形成し、焼き付けて、外部電極の下地となる電極層を形成する。
特開平５−１４４６６２号公報

上記特許文献１の技術では、チップ素体の一方の面を導電ペースト中に浸漬し、その後、持ち上げる。すると、一方の面に形成された導電ペーストの膜は山形状になり、中央部が厚くなる。そして、チップ素体の一方の面の周囲の稜部では導電ペーストの厚みが一方の面の厚みより薄くなる。

この場合、次のような問題がある。導電ペーストの膜は、焼成後に電極層となり、更にめっき処理が行われる。このめっき処理を行う際に、電極層における稜部の厚みが薄いと、めっき液がチップ素体の稜部からチップ素体の内部へ侵入する虞がある。チップ素体の内部にめっき液が侵入すると、電子部品としての特性の劣化やショートが発生する場合があるので問題である。

そこで、稜部の厚みを厚くするために、チップ素体を導電ペースト中に浸漬する際に、その浸漬深さを大きくしてより多くの量の導電ペーストをチップ素体に塗布する方法や、複数回上述の浸漬塗布を行うことが考えられる。しかし、この場合は、チップ素体の端面における導電ペーストの厚みが厚くなり、より突出した山形状となる。すると、その突出した分だけ電子部品としての寸法が大きくなるので問題である。

上記問題点を解消する為に、本発明は、電極層においてチップ素体の稜部を覆う部分の厚さを適正に確保すると共に、面を覆う部分の厚みの増大を抑制することが可能な電子部品の製造方法を提供することを目的とする。

本発明の電子部品の製造方法では、略直方体形状に形成され、第１の面と、第１の面に垂直且つ隣り合う４つの側面と、第１の面の周囲の稜部と、を有するチップ素体を準備する準備工程と、第１の面及び稜部を導体ペーストに浸漬してチップ素体に導体ペーストを付与した後、付与された導体ペーストにおいて第１の面を覆う部分を平面に押し付け、チップ素体を平面から引き離して、チップ素体に導体ペースト層を形成する層形成工程を複数回行うことにより、第１の面及び稜部を覆う複数層の導体ペースト層を形成する複数層形成工程と、複数層の導体ペースト層を熱処理して電極層を形成する熱処理工程と、を備え、複数層形成工程は、少なくとも連続して行う３回の層形成工程を含み、当該３回の層形成工程のうち１回目及び２回目の層形成工程においてチップ素体を平面から引き離す速度は、３回目の層形成工程においてチップ素体を平面から引き離す速度より速いことを特徴とする。

本発明の電子部品の製造方法では、少なくとも層形成工程を３回行うことにより、少なくとも３層の導体ペースト層をチップ素体に形成する。各層形成工程では、導体ペーストをチップ素体の第１の面と稜部とに浸漬塗布後、第１の面を覆う部分を平面に押し付けて、引き離す。これにより、塗布された導体ペーストのうち、第１の面を覆う厚さの厚い中央部分の一部が平面に付着する。この層形成工程を複数回行うが、そのうち連続して行う３回の層形成工程では、１回目と２回目の層形成工程においてチップ素体を平面から引き離す速度は、３回目の層形成工程においてチップ素体を平面から引き離す速度より速い。これにより、１回目及び２回目の層形成工程において、平面に付着する導体ペーストの量を３回目の層形成工程において平面に付着する導体ペーストの量より多くすることができる。よって、１回目及び２回目の層形成工程において形成される導体ペースト層は、第１の面を覆う部分が、３回目の層形成工程において形成される導体ペースト層の第１の面を覆う部分より薄くなる。これにより、層形成工程を少なくとも３回行うものの、第１の面を覆う部分の厚さが増大することを抑制できる。そして、層形成工程を少なくとも３回行うことにより、稜部を覆う導体ペーストの厚さを十分確保することができる。このため、第１の面を覆う部分の厚さが増大することを抑制して、稜部を覆う部分について適正な厚さを確保することができる。また、３回目の層形成工程において、比較的ゆっくりチップ素体を平面から引き上げるので、導体ペースト中に泡が発生するのを抑制すると共に、第１の面を覆う部分について適正な厚さを確保することができる。

好ましくは、複数層形成工程では、３回目の層形成工程によって複数層の導体ペースト層のうち最外層を形成する。この場合、最外層の形状を整えることができるので、電極層の外観を整えることができる。

好ましくは、複数層形成工程では、１回目の層形成工程によって複数層の導体ペースト層のうち最内層を形成する。この場合、連続する３回の層形成工程によって電極層を構成する複数の導体ペースト層を形成することができる。

好ましくは、複数層形成工程において最後に行う層形成工程では、既に形成された複数の導体ペースト層全体を覆うように、最外層の導体ペースト層を形成する。この場合、電極層の外観を整えることができる。

本発明の電子部品の製造方法によれば、電極層においてチップ素体の稜部を覆う部分の厚さを適正に確保すると共に、面を覆う部分の厚みの増大を抑制することができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。

図１及び図２を参照して、本実施形態に係る電子部品の構成について説明する。図１は、本実施形態に係る電子部品の概略斜視図である。図２は、図１に示す電子部品の概略断面図である。本実施形態に係る電子部品Ｃは、積層型のセラミックコンデンサである。電子部品Ｃは、略直方体形状で、チップ素体１と、チップ素体１に形成された第１の外部電極２及び第２の外部電極３と、を備えている。

チップ素体１は、略直方体形状で、互いに対向する端面１１及び端面１２と、端面１１，１２に垂直且つ隣り合う４つの側面１３とを備えている。端面１１，１２及び側面１３は、略平面状の面である。このチップ素体１は、端面１１，１２、側面１３の間の稜部が丸みを帯びている。端面１１の周囲の稜部１１Ｒは、端面１１と各４つの側面１３との間の４つの部分と、隣り合う２つの側面１３と端面１１との間に位置する４つの角部とを含む。端面１２の周囲の稜部１２Ｒは、端面１２と各４つの側面１３との間の４つの部分と、隣り合う２つの側面１３と端面１２との間に位置する４つの角部とを含む。

チップ素体１は、誘電体層１５と内部電極層１６とが交互に積層して形成されている。誘電体層１５と内部電極層１６とは、４つの側面１３のうち１組の互いに対向する２つの側面１３の対向方向に積層されている。この内部電極層１６は、第１の内部電極層１６ａと第２の内部電極層１６ｂとで構成され、第１の内部電極層１６ａと第２の内部電極層１６ｂとは交互に配置されている。そして、第１の内部電極層１６ａは、第２の内部電極層１６ｂより端面１１側にずれて、端面１１から露出している。第２の内部電極層１６ｂは、第１の内部電極層１６ａより端面１２側にずれて、端面１２から露出している。

端面１１には、第１の外部電極２が形成されている。これにより、第１の内部電極層１６ａと第１の外部電極２とは、電気的且つ物理的に接続されている。また、端面１２には、第２の外部電極３が形成されている。これにより、第２の内部電極層１６ｂと第２の外部電極３とは、電気的且つ物理的に接続されている。

第１の外部電極２は、チップ素体１の端面１１と、稜部１１Ｒと、４つの側面１３における端面１１側の部分とを覆っている。第２の外部電極２は、チップ素体１の端面１２と、稜部１２Ｒと、４つの側面１３における端面１２側の部分とを覆っている。第１及び第２の外部電極２，３は、それぞれ電極層と当該電極層を覆うめっき層とで構成されている。

この電子部品Ｃの製造方法について説明する。図３は、本実施形態に係る電子部品の製造方法の概要を示すフロー図である。本実施形態に係る電子部品の製造方法では、まず、上述したチップ素体１を準備する（チップ素体の準備工程Ｓ１）。チップ素体の準備工程Ｓ１では、次のようにしてチップ素体１を形成する。まず、誘電体層１５となるセラミックグリーンシートを形成する。セラミックグリーンシートは、セラミックスラリーをＰＥＴフィルムに塗布後、乾燥して形成する。セラミックスラリーは、チタン酸バリウムを主成分とする誘電体材料にブチラール系樹脂を加え、更に、溶剤、可塑剤等を加えて混合分散することにより得られる。

次に、セラミックグリーンシートに、内部電極層１６となる電極パターンを形成する。電極パターンは、電極ペーストをスクリーン印刷等により印刷後、乾燥することにより形成する。電極ペーストは、Ｎｉ粉末にバインダー（例えば、エチルセルロース系樹脂）や溶剤（例えば、ジヒドロターピネオール系溶剤）等を混合したものである。このように電極パターンが形成された複数のセラミックグリーンシートを積層する。そして、積層方向と垂直に切断して直方体形状のグリーンチップを形成し、このグリーンチップを焼成する。焼成後、バレル研磨を行うことにより角部を丸く形成し、稜部１１Ｒ,１２Ｒが形成され、チップ素体１を得る。

次に、チップ素体１の端面１１側に複数層の導体ペースト層を形成する（第１の層形成工程Ｓ２；複数層形成工程）。続いて、チップ素体１の端面１２側に複数層の導体ペースト層を形成する（第２の層形成工程Ｓ３；複数層形成工程）。その後、チップ素体１の端面１１，１２にそれぞれ形成された複数層の導体ペースト層を焼成して、電極層を得る（焼成工程Ｓ４；熱処理工程）。続いて、めっき処理を施して、電極層を覆うめっき層を形成して（めっき工程Ｓ５）、第１及び第２の外部電極２，３がチップ素体１に形成され、電子部品Ｃが完成する。

引き続いて、図４を参照して、第１の層形成工程Ｓ２について詳細に説明する。第１の層形成工程Ｓ２では、３層の導体ペースト層を形成する。１層目の導体ペースト層は、第１のディップ工程Ｓ１１と第１のブロット工程Ｓ１２と第１の乾燥工程Ｓ１３とを含む１回目の層形成工程により形成される。２層目の導体ペースト層は、第２のディップ工程Ｓ１４と第２のブロット工程Ｓ１５と第２の乾燥工程Ｓ１６とを含む２回目の層形成工程により形成される。３層目の導体ペースト層は、第３のディップ工程Ｓ１７と第３のブロット工程Ｓ１８と第３の乾燥工程Ｓ１９とを含む３回目の層形成工程により形成される。

これらの各工程について、図５〜図７を参照して詳細に説明する。図５〜図７は、チップ素体１に塗布された導体ペーストの形状の特徴を示すために、チップ素体の断面を模式的に示している。

第１のディップ工程Ｓ１１では、チップ素体１に導体ペースト４を浸漬塗布（ディップ）する。まず、プレート状の塗布用ベッド５上に導体ペースト４を載せる。導電ペースト４は、例えば、銀、パラジウム、銀パラジウム、又は銅などの導体紛に樹脂性のバインダと有機溶剤とを混合させたペースト状のものである。チップ素体１の端面１１を塗布用ベッド５に突き当てて、導体ペースト４中に端面１１と稜部１１Ｒとを浸漬する（図５（ａ））。その後、チップ素体１を導体ペースト４から引き上げる（図５（ｂ））。

図５（ｂ）に示すように、チップ素体１に付与された導体ペースト２１は、端面１１を覆う部分２１ａの中央部が突出する。そして、端面１１を覆う部分２１ａの中央部の厚さが、稜部１１Ｒを覆う部分２１ｂの厚さより厚くなる。そこで、端面１１を覆う部分２１ａの中央部の厚さを薄くするために、第１のブロット工程Ｓ１２を行う。

第１のブロット工程Ｓ１２では、チップ素体１に付与された導体ペースト２１においてチップ素体１の端面１１を覆う部分２１ａをプレート６に押し付け（図５（ｃ））、その後、第１の所定の速度で引き離す（図５（ｄ））。プレート６は、その上面が平面の金属性の板である。このプレート６の平面に部分２１ａを押し付ける。チップ素体１をプレート６から引き離す第１の所定の速度は、５．０〜１０．０mm/sec程度である。

このように、端面１１を覆う部分２１ａをプレート６に押し付けて、第１の所定の速度で引き離すので、端面１１を覆う部分２１ａの一部２３がプレート６上に付着して残る。このため、端面１１を覆う部分２１ａにおける中央部の突出した部分がなくなり、中央部が凹んだ状態となる。すなわち、端面１１を覆う部分２１ａの中央部の厚さが、稜部１１Ｒを覆う部分２１ｂの厚さより薄くなる。

その後、第１の乾燥工程Ｓ１３において、チップ素体１に付与された導体ペースト２１を乾燥させて、１層目の導体ペースト層３１を得る。この１層目の導体ペースト層３１は、端面１１を覆う部分３１ａの中央部の厚さが、稜部１１Ｒを覆う部分３１ｂの厚さより薄い。

引き続いて、第２のディップ工程Ｓ１４において、１層目の導体ペースト層３１が形成されたチップ素体１に、導体ペースト４を再び付与する。すなわち、導体ペースト４中に１層目の導体ペースト層３１を浸漬し（図６（ａ））、チップ素体１を導体ペースト４から引き上げて（図６（ｂ））、１層目の導体ペースト層３１全体を覆うように導体ペースト４を塗布する。

一層目の導体ペースト層３１は、部分２１ｂが厚く、部分２１ａの中央部が凹んでいる。一般的には、一部が凹んだ面をペースト中に浸漬すると、凹んだ部分にエアが溜まりやすくなる。本実施形態では、凹んだ部分も導体ペーストで形成され、濡れ性を確保できるので、導体ペースト４が凹んだ部分にも濡れ広がり、エアが溜まることを防止できる。

図６（ｂ）に示すように、チップ素体１に付与された導体ペースト２４は、１層目の導体ペースト層３１における部分３１ａを覆う部分２４ａの中央部が突出する。そして、この部分２４ａの中央部の厚さが、１層目の導体ペースト層３１における部分３１ｂを覆う部分２４ｂの厚さより厚くなる。部分２４ａは、１層目の導体ペースト層３１の部分３１ａの上からチップ素体１の端面１１を覆う部分である。部分２４ｂは、１層目の導体ペースト層３１の部分３１ｂの上からチップ素体１の稜部１１Ｒを覆う部分である。

引き続いて、部分２４ａの中央部の厚さを薄くするために、第２のブロット工程Ｓ１５を行う。第２のブロット工程Ｓ１５では、チップ素体１に付与された導体ペースト２４における部分２４ａをプレート６に押し付け（図６（ｃ））、その後、第１の所定の速度で引き離す（図６（ｄ））。このように、端面１１を覆う部分２４ａをプレート６に押し付けて、第１の所定の速度で引き離すので、端面１１を覆う部分２４ａの一部２５がプレート６上に付着する。

このため、部分２４ａにおける中央部の突出した部分がなくなり、中央部が凹んだ状態となる。すなわち、端面１１を覆う部分２４ａの中央部の厚さが、稜部１１Ｒを覆う部分２４ｂの厚さより薄くなる。その後、第２の乾燥工程Ｓ１６において、チップ素体１に付与された導体ペースト２４を乾燥させて、２層目の導体ペースト層３４を得る。この２層目の導体ペースト層３４は、端面１１を覆う部分３４ａの中央部の厚さが、稜部１１Ｒを覆う部分３４ｂの厚さより薄い。

引き続いて、第３のディップ工程Ｓ１７において、１層目及び２層目の導体ペースト層３１，３４が形成されたチップ素体１に、導体ペースト７を再び浸漬塗布する。導体ペースト７は、塗布用ベッド５上に、第１及び第２のディップ工程Ｓ１１，Ｓ１４における導体ペースト４より厚く載せられている。この導体ペースト７中に、１層目及び２層目の導体ペースト層３１，３４を含み、チップ素体１において第１の外部電極２を形成する領域を浸漬する（図７（ａ））。すなわち、チップ素体１を第１及び第２のディップ工程Ｓ１１，Ｓ１４より深く浸漬させる。その後、チップ素体１を導体ペースト４から引き上げる（図７（ｂ））。これにより、チップ素体１に塗布された導体ペースト２６は、１層目及び２層目の導体ペースト層３１，３４全域を覆い、更に、チップ素体１の側面１３の端面１１側の一部を覆っている。

図７（ｂ）に示すように、チップ素体１に付与された導体ペースト２６は、２層目の導体ペースト層３４における部分３４ａを覆う部分２６ａの中央部が突出する。そして、この部分２６ａの中央部の厚さが、２層目の導体ペースト層３４における部分３４ｂを覆う部分２６ｂの厚さより厚くなる。部分２６ａは、１層目及び２層目の導体ペースト層３１，３４の部分３１ａ，３４ａの上からチップ素体１の端面１１を覆う部分である。部分２６ｂは、１層目及び２層目の導体ペースト層３１，３４の部分３１ｂ，３４ｂの上からチップ素体１の稜部１１Ｒを覆う部分である。

第３のブロット工程Ｓ１８では、チップ素体１に付与された導体ペースト２６における部分２６ａをプレート６に押し付け（図７（ｃ））、その後、第２の所定の速度で引き離す（図７（ｄ））。チップ素体１をプレート６から引き離す第２の所定の速度は、第１及び第２のブロット工程Ｓ１２，Ｓ１５においてチップ素体１をプレート６から引き離す第１の所定の速度より遅い。例えば、第２の所定の速度は、０．１〜１．０mm/ sec程度である。

このように、端面１１を覆う部分２６ａをプレート６に押し付けて、第２の所定の速度で引き離すので、端面１１を覆う部分２６ａの一部２７がプレート６上に付着し、部分２６ａの表面が比較的平らになる。再度、部分２６ａをプレート６に押し付け、その後、第２の所定の速度で引き離す（図７（ｅ））。これにより、端面１１を覆う部分２６ａの一部２８がプレート６上に付着し、部分２６ａの表面がより平らになる。

その後、第３の乾燥工程Ｓ１９において、チップ素体１に付与された導体ペースト２６を乾燥させて、３層目の導体ペースト層を得る。第２の層形成工程Ｓ３では、チップ素体１の端面１２側に、第１の層形成工程Ｓ２と同様な手順で３層の導体ペースト層を形成する。

以上のように、本実施形態に係る電子部品の製造方法では、３回の層形成工程のうち、１回目と２回目の層形成工程においてチップ素体１をプレート６から引き離す速度は、３回目の層形成工程においてチップ素体１をプレートから引き離す速度より速い。これにより、１回目及び２回目の層形成工程において形成される導体ペースト層３１，３４は、端面１１を覆う部分３１ａ，３４ａの厚さは、３回目の層形成工程において形成される導体ペースト層の端面１１を覆う部分より薄くなる。特に、３回の層形成工程のうち、１回目と２回目の層形成工程においてチップ素体１をプレート６から引き離す速度を５．０〜１０．０mm/sec程度とするので、１回目及び２回目の層形成工程において形成される導体ペースト層３１，３４は、端面１１を覆う部分３１ａ，３４ａが凹む。これにより、層形成工程を３回行うものの、端面１１を覆う部分の厚さが増大することを抑制できる。そして、層形成工程を３回行うことにより、稜部１１Ｒを覆う導体ペースト層の厚さを十分確保することができる。このため、端面１１を覆う部分の厚さが増大することを抑制して、稜部１１Ｒを覆う部分について適正な厚さを確保することができる。また、３回目の層形成工程において、比較的ゆっくりチップ素体１をプレート６から引き上げるので、導体ペースト２６中に泡が発生するのを抑制すると共に、端面１１を覆う部分について適正な厚さを確保することができる。

この３層の導体ペースト層を焼成することにより、稜部を覆う部分の厚さが厚い導体層を得ることができる。よって、この導体層にめっき処理を行う際に、稜部１１Ｒ，１２Ｒからチップ素体１の内部へめっき液が侵入することを防止できる。更に、形成される第１及び第２の外部電極２，３は、図１に示すように、その端面１１，１２を覆おう部分２ａ，３ａの中央部が突出することを抑制できるので、電子部品Ｃとしての外形寸法の精度を高めることができる。

また、最後（３回目）に行う層形成工程では、既に形成された１層目及び２層目の導体ペースト層３１，３４全体を覆うように、最後の導体ペースト層を形成する。このため、電極層の外観を整えることができる。

本実施形態に係る電子部品の製造方法の効果を示すために、本実施形態に係る電子部品と比較例に係る電子部品の製造方法により形成した電子部品とを比較する。本実施形態に係る電子部品は、上述したように、層形成工程を３回行い、１回目及び２回目においてチップ素体をプレートから引き離す速度は０．１mm/sec、３回目においてチップ素体をプレートから引き離す速度は９．０mm/secとした。

第１の比較例に係る電子部品は、層形成工程を２回行い、１回目及び２回目においてチップ素体をプレートから引き離す速度は９．０mm/secとした。第２の比較例に係る電子部品は、層形成工程を２回行い、１回目においてチップ素体をプレートから引き離す速度は０．１mm/sec、２回目においてチップ素体をプレートから引き離す速度は９．０mm/secとした。

各電子部品の互いに対向する側面と平行な中央断面において、電極層の端面１１を覆う部分の中央部の厚さと、稜部１１Ｒを覆う部分の厚さとを測定した。第１の比較例に係る電子部品の端面１１を覆う部分の中央部の厚さは１２０μｍ、稜部１１Ｒを覆う部分の厚さは、１４．２μｍであった。第２の比較例に係る電子部品の端面１１を覆う部分の中央部の厚さは７７．８μｍ、稜部１１Ｒを覆う部分の厚さは、１５．６μｍであった。本実施例に係る電子部品の端面１１を覆う部分の中央部の厚さは７１．３μｍ、稜部１１Ｒを覆う部分の厚さは、２５．９μｍであった。このように、本実施形態に係る電子部品の製造方法によれば、端面１１を覆う部分の中央部の厚さがより薄く、稜部の厚さがより厚くなり、両者の厚みの差を小さくできることが示された。

なお、本発明は、上記実施形態に限られず、種々の変形が可能である。例えば、上記実施形態では、層形成工程を３回行うこととしたが、４回以上行ってもよい。この場合、複数の層形成工程のうち、連続する３回の層形成工程では、１回目及び２回目の層形成工程においてチップ素体１をプレート６から引き離す速度は、３回目の層形成工程においてチップ素体１をプレート６から引き離す速度より早く行う。層形成工程を４回以上行う場合、上述した連続する３回の層形成工程を最後の３回とすることが好ましい。

また、上記実施形態では、プレート６はその上面が平面の金属性の板であり、チップ素体１の部分２１ａをプレート６の平面に押し付けることとしたが、これに限られない。プレート６の上面に薄く導体ペーストが残っている場合でも、このプレート６の上面に残った導体ペーストの上から部分２１ａを押し付けてもよい。

また、例えば、上記実施形態では、電子部品Ｃがコンデンサであるとしたが、これに限られず、電子部品Ｃは、抵抗、インダクタ、バリスタ等の機能を発揮するものでもよい。

本実施形態に係る電子部品の概略斜視図である。 本実施形態に係る電子部品の概略断面図である。 本実施形態に係る電子部品の製造方法の概略を示すフロー図である。 本実施形体に係る電子部品の製造方法の詳細を示すフロー図である。 本実施形態に係る電子部品の製造方法を示す図である。 本実施形態に係る電子部品の製造方法を示す図である。 本実施形態に係る電子部品の製造方法を示す図である。

符号の説明

Ｃ…電子部品、１…チップ素体、２…第１の外部電極、３…第２の外部電極、４，７…導体ペースト、６…プレート（平面）、１１，１２…端面（第１の面）、１１Ｒ，１２Ｒ…稜部、１３…側面、２１，２４，２６…導体ペースト、２１ａ，２４ａ，２６ａ…部分、３１，３４…導体ペースト層。

Claims (4)

1. 略直方体形状に形成され、第１の面と、前記第１の面に垂直且つ隣り合う４つの側面と、前記第１の面の周囲の稜部と、を有するチップ素体を準備する準備工程と、
   前記第１の面及び前記稜部を導体ペーストに浸漬して前記チップ素体に導体ペーストを付与した後、付与された導体ペーストにおいて前記第１の面を覆う部分を平面に押し付け、前記チップ素体を前記平面から引き離して、前記チップ素体に導体ペースト層を形成する層形成工程を複数回行うことにより、前記第１の面及び前記稜部を覆う複数層の導体ペースト層を形成する複数層形成工程と、
   前記複数層の導体ペースト層を熱処理して電極層を形成する熱処理工程と、
   を備え、
   前記複数層形成工程は、少なくとも連続して行う３回の前記層形成工程を含み、
   当該３回の層形成工程のうち１回目及び２回目の前記層形成工程において前記チップ素体を前記平面から引き離す速度は、３回目の前記層形成工程において前記チップ素体を前記平面から引き離す速度より速いことを特徴とする電子部品の製造方法。
2. 前記複数層形成工程では、前記３回目の層形成工程によって前記複数層の導体ペースト層のうち最外層を形成することを特徴とする請求項１に記載の電子部品の製造方法。
3. 前記複数層形成工程では、前記１回目の層形成工程によって前記複数層の導体ペースト層のうち最内層を形成することを特徴とする請求項２に記載の電子部品の製造方法。
4. 前記複数層形成工程において最後に行う前記層形成工程では、既に形成された複数の導体ペースト層全体を覆うように、最外層の導体ペースト層を形成することを特徴とする請求項１〜３のいずれか１項に記載の電子部品の製造方法。

Images